KR101131568B1 - 반도체 장치의 보호 회로 - Google Patents

반도체 장치의 보호 회로 Download PDF

Info

Publication number
KR101131568B1
KR101131568B1 KR1020100095667A KR20100095667A KR101131568B1 KR 101131568 B1 KR101131568 B1 KR 101131568B1 KR 1020100095667 A KR1020100095667 A KR 1020100095667A KR 20100095667 A KR20100095667 A KR 20100095667A KR 101131568 B1 KR101131568 B1 KR 101131568B1
Authority
KR
South Korea
Prior art keywords
level
voltage
external driving
driving voltage
unit
Prior art date
Application number
KR1020100095667A
Other languages
English (en)
Inventor
추신호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100095667A priority Critical patent/KR101131568B1/ko
Priority to US13/217,348 priority patent/US20120081823A1/en
Application granted granted Critical
Publication of KR101131568B1 publication Critical patent/KR101131568B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 반도체 장치의 보호 회로에 관한 것으로, 외부로부터 인가되는 외부 구동 전압과 기준 클램프 전압을 비교하고, 상기 비교 결과에 대응하는 레벨을 가진 신호를 출력하는 전압 비교부; 및 상기 전압 비교부에서 출력되는 상기 신호에 응답하여 상기 외부 구동 전압의 레벨을 상기 기준 클램프 전압의 레벨보다 낮게 설정하는 내부회로 보호부를 포함한다.

Description

반도체 장치의 보호 회로{Input circuit Structure Of Semiconductor Device}
본 발명은 반도체 집적 회로에 관한 것으로서, 특히 반도체 장치의 보호 회로에 관한 것이다.
일반적으로, 반도체 장치는 내부 회로를 구동하기 위해 외부로부터 외부 구동 전압을 인가 받아 내부 구동 레벨로 변경한다.
그러나, 외부 구동 전압은 내부 회로로 인가되는 과정에서 레벨이 변동이 발생하는데, 이때 외부 구동 전압이 급격하게 클램핑(Clamping)되는 경우가 있다. 따라서, 반도체 장치는 클램프 전압으로부터 내부 회로가 손상되는 것을 방지하기 위해, 입출력 패드와 내부 회로 사이에 보호 회로를 적용하고 있다.
한편, 반도체 장치는 반도체 기술이 고속, 고집적화됨에 따라 내부 회로를 구성하는 트랜지스터들의 게이트 산화막의 두께를 점점 얇게 형성하고 있고, 이에 따라 내부 소자의 전압에 대한 저항성이 점점 떨어지고 있다.
그에 의해, 클램프 전압이 보호 회로로 인가되어도 보호 회로가 제대로 동작하지 않게 되므로, 내부 회로를 보호하는데 한계가 있다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로, 내부 회로를 보호할 수 있는 반도체 장치의 보호 회로를 제공하는데 있다.
본 발명의 일 실시예에 따른 반도체 장치의 보호 회로는, 외부로부터 인가되는 외부 구동 전압과 기준 클램프 전압을 비교하고, 상기 비교 결과에 대응하는 레벨을 가진 신호를 출력하는 전압 비교부; 및 상기 전압 비교부에서 출력되는 상기 신호에 응답하여 상기 외부 구동 전압의 레벨을 상기 기준 클램프 전압의 레벨보다 낮게 설정하는 내부회로 보호부를 포함한다.
본 발명의 다른 실시예에 따른 반도체 장치의 보호 회로는, 외부로부터 인가되는 외부 구동 전압을 1/2 레벨을 가진 외부 구동 전압으로 분배하는 전압 분배부; 상기 전압 분배부로부터 인가된 상기 1/2 레벨을 가진 외부 구동 전압과 1/2 레벨을 가진 기준 클램프 전압을 비교하고, 상기 비교 결과에 대응하는 레벨을 가진 신호를 출력하는 전압 비교부; 및 상기 전압 비교부에서 출력되는 상기 신호에 응답하여 외부로 방출시키는 전류의 양을 조절하는 내부회로 보호부를 포함한다.
본 발명의 또 다른 실시예에 따른 반도체 장치의 보호 회로는, 외부로부터 인가되는 외부 구동 전압의 전압 레벨에 따라 1/n 레벨을 가진 외부 구동 전압으로 분배하는 전압 분배부; 상기 전압 분배부로부터 인가된 상기 1/n 레벨을 가진 외부 구동 전압과 1/n 레벨을 가진 기준 클램프 전압을 비교하고, 상기 비교 결과에 대응하는 레벨을 가진 신호를 출력하는 전압 비교부; 및 상기 전압 비교부에서 출력되는 상기 신호에 응답하여 상기 외부 구동 전압의 레벨을 상기 기준 클램프 전압의 레벨보다 낮게 설정하는 내부회로 보호부를 포함한다.
본 발명의 또 다른 실시예에 따른 반도체 장치의 보호 회로는, 외부로부터 인가되는 외부 구동 전압과 기준 클램프 전압을 비교하고, 상기 비교 결과에 대응하는 레벨을 가진 신호를 출력하는 전압 비교부; 및 상기 전압 비교부에서 출력되는 상기 신호에 응답하여 외부로 방출시키는 전류의 양을 조절하는 내부회로 보호부를 포함한다.
본 발명에 따른 반도체 장치의 보호 회로는, 외부 구동 전압과 기준 클램핑 전압을 비교하고, 비교 결과에 따라 내부 회로로 제공되는 전압의 레벨을 조절함으로써, 내부 회로를 보호할 수 있다.
도1은 본 발명의 일 실시예에 따른 반도체 장치의 보호 회로를 나타낸 블록도,
도2는 본 발명의 일 실시예에 따른 반도체 장치의 보호 회로를 나타낸 상세 회로도,
도3은 본 발명의 다른 실시예에 따른 반도체 장치의 보호 회로를 나타낸 블록도,
도4는 본 발명의 다른 실시예에 따른 반도체 장치의 보호 회로를 나타낸 상세 회로도,
도5는 도4의 전압 분배부를 나타내는 상세 회로도,
도6은 본 발명의 또 다른 실시예에 따른 반도체 장치의 보호 회로를 나타낸 블록도,
도7은 본 발명의 또 다른 실시예에 따른 반도체 장치의 보호 회로를 나타낸 상세 회로도, 및
도8은 도7의 전압 분배부를 나타낸 상세 회로도이다.
도1은 본 발명의 일 실시예에 따른 반도체 장치의 보호 회로를 나타낸 블록도이며, 도2는 본 발명의 일 실시예에 따른 반도체 장치의 보호 회로를 나타낸 상세 회로도이다.
도1 및 도2에 도시된 바와 같이, 본 발명의 일실시예에 따른 반도체 장치의 보호 회로(100)는 전압 비교부(140) 및 내부회로 보호부(120)를 포함한다.
전압 비교부(140)는 외부로부터 인가되는 외부 구동 전압(VDD)과 기준 클램프 전압(V_clamp)의 전압 레벨의 비교하고, 비교 결과에 대응하는 레벨 값을 가지는 입력 신호(in)를 출력한다.
이러한, 전압 비교부(140)는 비교부(142)를 포함한다.
상기 비교부(142)는 도2에 도시된 바와 같이, 외부 구동 전압단(VDD)과 연결되어 전류 미러를 형성하는 제1 내지 제4 미러 트랜지스터들(T2, T3, T4, T5)과, 차동 쌍을 구성하는 제1 및 제2 입력 트랜지스터들(T6, T7) 및 전류 소스인 싱크 트랜지스터(T8)를 포함한다.
비교부(142)의 동작 방법을 설명하면, 비교부(142)는 외부로부터 인가되는 외부 구동 전압(VDD)과, 기준 클램프 전압(V_clamp)을 제1 및 제2 입력 트랜지스터들(T6, T7) 각각으로 인가 받는다.
전압 비교부(140)는 제1 및 제2 입력 트랜지스터들(T6, T7)로 인가된 외부 구동 전압(VDD)과, 기준 클램프 전압(V_clamp)을 비교한다.
비교 결과, 전압 비교부(140)는 외부 구동 전압(VDD)이 기준 클램프 전압(V_clamp)보다 높은 경우에, 출력단을 통해 전원 전압 레벨이 로우 상태인 신호(in)를 출력한다.
반면에, 전압 비교부(140)는 외부 구동 전압(VDD)이 기준 클램프 전압(V_clamp)보다 낮은 경우에, 출력단을 통해 전원 전압 레벨이 하이 상태인 신호(in)를 출력한다.
이때, 본 발명에 따른 반도체 장치의 보호 회로는 비교부(142)로부터 출력되는 신호(in)의 레벨을 반전시켜 내부회로 보호부(120)로 제공하는 반전부(144)를 더 포함한다. 반전부(144)는 도2와 같이, 비교부(142)의 출력단에 연결되며 일 예로 인버터일 수 있다.
상기 내부회로 보호부(120)는 전압 비교부(140)으로부터 출력되는 신호(in)에 응답하여 외부로 방출시키는 전류의 양을 조절함으로써, 내부 회로를 보호 할 수 있다.
상기 내부회로 보호부(120)는 도2에 도시된 바와 같이, 공급 전원단(VDD)과 접지 전원단(VSS) 사이에 연결되는 엔모스 트랜지스터(T1)를 포함한다. 이때, 엔모스 트랜지스터(T1)의 게이트단은 반전부(144)의 입력단과 연결되며, 엔모스 트랜지스터(T1)의 드레인단은 바디와 전기적으로 연결된다.
이러한 내부회로 보호부(120)의 동작 방법을 설명하면, 전압 비교부(140)로부터 출력되는 신호(in)에 기초하여 전류를 외부로 방출하여 외부 구동 전압(VDD)의 레벨을 내부 소자가 영향을 받지 않을 정도의 레벨로 낮춤으로써, 내부 회로를 보호한다.
보다 구체적으로, 상기 내부회로 보호부(120)는 전압 비교부(140)로부터 하이 레벨 상태의 신호가 인가되면, 턴온되어 전류를 외부로 방출시킨다. 반면에, 내부회로 보호부(120)는 전압 비교부(140)로부터 로우 레벨 상태의 신호가 인가되면, 턴오프되어 외부 구동 전압의 레벨을 유지되도록 한다.
이처럼, 본 발명에 따른 반도체 장치의 보호회로(100)는 외부로부터 인가되는 구동 전압(VDD)의 레벨과 기준 클램프 전압(V-clamp)을 비교하고, 그 결과에 따라 해당 신호를 출력하면, 보호 회로부(120)에서 해당 출력에 응답하여 전류의 방출 량을 조절한다. 이에 따라, 본 발명에 따른 반도체 장치의 보호회로(100)는 내부 회로로 입력되는 신호의 레벨을 정함으로써 내부 회로를 보호할 수 있다.
도3은 본 발명의 다른 실시예에 따른 반도체 장치의 보호 회로를 나타낸 블록도이며, 도4는 본 발명의 다른 실시예에 따른 반도체 장치의 보호 회로를 나타낸 상세 회로도이다.
도3 및 도4에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 반도체 장치의 보호 회로(100)는 전압 분배부(160), 전압 비교부(140) 및 내부회로 보호부(120)를 포함한다.
상기 전압 분배부(160)는 외부 구동 전압(VDD)의 레벨을 절반으로 분배한다.
이때, 외부 구동 전압(VDD)의 레벨을 분배하는 것은, 내부 회로에서 기준 클램프 전압(V_clamp)을 설정하는데, 외부로부터 입력되는 클램프 전압 즉, 외부 구동 전압(VDD)이 상당히 높기 때문에 기준 클램프 전압(V_clamp)을 설정한다 하여도 반도체 장치 내부에서 설정하기는 상당히 높은 레벨이다. 따라서, 기준 클램프 전압(V_clamp)의 레벨을 내부에서 생성하기 쉬운 레벨로 설정하기 위해 분배를 하는데, 이때 그 기준 클램프 전압(V_clamp)과 동일한 조건을 만들기 위해 외부 구동 전압(VDD)의 레벨을 절반으로 생성하는 것이다.
이러한, 전압 분배부(160)는 도4에 도시된 바와 같이, 공급 전원단(VDD)과 접지 전원단(VSS) 사이에 다이오드 형태로 연결된 두 개의 엔모스 트랜지스터(TR1, TR2)가 서로 직렬로 연결된다. 반면에, 상기 전압 분배부(160)는 본 발명의 실시 예와 같이 엔모스 트랜지스터(TR1, TR2)로 한정되는 것이 아니라, 도5와 같이 두 개의 저항(R1, R2)으로 대체할 수도 있다.
이때, 두 개의 엔모스 트랜지스터(TR1, TR2) 사이에 형성된 노드를 통해 외부 구동 전압의 1/2 레벨을 가지는 신호가 전압 비교부(140)로 출력된다.
상기 전압 비교부(140)는 외부로부터 인가되는 1/2레벨을 가지는 기준 클램프 전압(V_clamp/2)과 1/2레벨을 가지는 외부 구동 전압(VDD/2)의 전압 레벨을 비교하고, 비교 결과에 대응하는 레벨 값을 가지는 입력 신호(in)로서 출력시킨다. 이러한, 전압 비교부(140)는 비교부(142)를 포함한다.
상기 전압 비교부(142)는 도4에 도시된 바와 같이, 외부 구동 전압단(VDD)과 연결되어 전류 미러를 구비하는 제1 내지 제4 미러 트랜지스터들(T2, T3, T4, T5)과, 차동 쌍을 구성하는 제1 및 제2 입력 트랜지스터들(T6, T7) 및 전류 소스인 싱크 트랜지스터(T8)를 포함한다.
전압 비교부(140)의 동작 방법을 설명하면, 전압 비교부(140)는 전압 분배부(160)로부터 인가되는 1/2레벨을 가지는 외부 구동 전압(VDD/2)과, 1/2레벨을 가지는 기준 클램프 전압(V_clamp/2) 각각을 제1 및 제2 입력 트랜지스터들(T6, T7)로 인가받는다.
전압 비교부(140)는 제1 및 제2 입력 트랜지스터들(T6, T7)로 인가된 1/2레벨을 가지는 외부 구동 전압(VDD/2)과, 1/2레벨을 가지는 기준 클램프 전압(V_clamp/2)을 비교한다.
비교 결과, 전압 비교부(140)는 1/2레벨을 가지는 외부 구동 전압(VDD/2)이 1/2레벨을 가지는 기준 클램프 전압(V_clamp/2)보다 높은 경우에, 출력단을 통해 전원 전압 레벨이 로우 상태인 신호(in)를 출력한다.
반면에, 전압 비교부(140)는 1/2레벨을 가지는 외부 구동 전압(VDD/2)이 1/2레벨을 가지는 기준 클램프 전압(V_clamp/2)보다 낮은 경우에, 출력단을 통해 전원 전압 레벨이 하이 상태인 신호(in)를 출력한다.
이때, 본 발명에 따른 반도체 장치의 보호 회로는 비교부(142)로부터 출력되는 신호(in)의 레벨을 반전시켜 내부회로 보호부(120)로 제공하는 반전부(144)를 더 포함한다. 반전부(144)는 도4와 같이, 비교부(142)의 출력단에 연결되며 일 예로 인버터일 수 있다.
상기 내부회로 보호부(120)는 전압 비교부(140)으로부터 출력되는 신호(in)에 응답하여 외부로 방출시키는 전류의 양을 조절함으로써, 내부 회로를 보호 할 수 있다.
상기 내부회로 보호부(120)는 도4에 도시된 바와 같이, 공급 전원단(VDD)과 접지 전원단(VSS) 사이에 연결되는 엔모스 트랜지스터(T1)를 포함한다. 이때, 엔모스 트랜지스터(T1)의 게이트단은 전압 비교부(140)의 출력단에 형성된 인버터의 입력단과 연결되며, 엔모스 트랜지스터(T1)의 드레인단은 바디와 전기적으로 연결된다.
이러한, 내부회로 보호부(120)의 동작 방법을 설명하면, 전압 비교부(140)로부터 출력되는 신호(in)에 기초하여 전류를 외부로 방출하여 외부 구동 전압(VDD)의 레벨을 내부 소자가 영향을 받지 않을 정도의 레벨로 낮춤으로써, 내부 회로를 보호한다.
보다 구체적으로, 상기 내부회로 보호부(120)는 전압 비교부(140)로부터 하이 레벨 상태의 신호가 인가되면, 턴온되어 전류를 외부로 방출시킨다. 반면에, 내부회로 보호부(120)는 전압 비교부(140)로부터 로우 레벨 상태의 신호가 인가되면, 턴오프되어 외부 구동 전압의 레벨을 유지되도록 한다.
이처럼, 본 발명에 따른 반도체 장치의 보호회로(100)는 외부로부터 인가되는 2분배된 구동 전압(VDD/2)의 레벨과 2 분배된 기준 클램프 전압(V_clamp/2)을 비교하고, 그 결과에 따라 해당 신호를 출력하면, 보호 회로부(120)에서 해당 출력에 응답하여 전류의 방출 량을 조절한다.
더하여, 외부 구동 전압과 기준 클램프 전압의 레벨을 내부에서 생성하기 쉬운 레벨로 설정함으로써, 내부 소자의 신뢰성을 높일 수 있다.
도6은 본 발명의 또 다른 실시예에 따른 반도체 장치의 보호 회로를 나타낸 블록도이며, 도7은 본 발명의 또 다른 실시예에 따른 반도체 장치의 보호 회로를 나타낸 상세 회로도이다.
도6 및 도7에 도시된 바와 같이, 본 발명의 일실시예에 따른 반도체 장치의 보호 회로(100)는 전압 분배부(160), 전압 비교부(140) 및 내부회로 보호부(120)를 포함한다.
상기 전압 분배부(160)는 외부 구동 전압(VDD)의 레벨을 1/n으로 분배한다.
이러한, 상기 전압 분배부(160)는, 도4에서 외부 구동 전압의 레벨을 절반으로 분배하였지만, 그에 한정되는 것이 아니라 본 실시 예와 같이, 외부 구동 전압(VDD)의 증가에 비례하여 1/n으로 분배할 수 있다.
이때, 외부 구동 전압(VDD)의 1/n 레벨을 분배하는 것은, 내부 회로에서 기준 클램프 전압(V_clamp)을 설정하는데, 외부로부터 입력되는 클램프 전압 즉, 외부 구동 전압(VDD)이 상당히 높기 때문에 기준 클램프 전압(V_clamp)을 설정한다 하여도 반도체 장치 내부에서 설정하기는 상당히 높은 레벨이다. 따라서, 기준 클램프 전압(V_clamp)의 레벨을 내부에서 생성하기 쉬운 레벨로 설정하기 위해 최대한 낮게 분배를 해야 한다.
이러한, 전압 분배부(160)는 도7에 도시된 바와 같이, 공급 전원단(VDD)과 접지 전원단(VSS) 사이에 n 개의 엔모스 트랜지스터(TR1~TRn)가 서로 직렬로 연결된다. 반면에, 상기 전압 분배부(160)는 본 발명의 실시 예와 같이 엔모스 트랜지스터(TR1~TRn)로 한정되는 것이 아니라, 도8과 같이, n 개의 저항(R1~ Rn)으로 대체할 수도 있다.
이때, 1/n 레벨을 가지는 외부 구동 전압(VDD)은 제n-1 엔모스 트랜지스터(TRn-1)와 제n 엔모스 트랜지스터(TRn) 사이에 형성된 노드를 통해 외부 구동 전압의 1/n 레벨을 가지는 신호가 전압 비교부(140)로 입력된다. 반면에, 전압 분배부(160)가 n개의 저항으로 이루어진 경우, 1/n 레벨을 가지는 외부 구동 전압(VDD)은 제n-1 저항(Rn-1)와 제n 저항(Rn) 사이에 형성된 노드를 통해 외부 구동 전압의 1/n 레벨을 가지는 신호가 전압 비교부(140)로 입력될 수 있다.
상기 전압 비교부(140)는 외부로부터 인가되는 1/n레벨을 가지는 기준 클램프 전압(V_clamp/n)과 1/n레벨을 가지는 외부 구동 전압(VDD/n)들의 레벨을 비교하고, 비교 결과에 대응하는 레벨 값을 가지는 입력 신호(in)를 출력시킨다. 이러한, 전압 비교부(140)는 비교부(142)를 포함한다.
상기 전압 비교부(140)는 도7에 도시된 바와 같이, 외부 구동 전압단(VDD)과 연결되어 전류 미러를 구비하는 제1 내지 제4 미러 트랜지스터들(T2, T3, T4, T5)과, 차동 쌍을 구성하는 제1 및 제2 입력 트랜지스터들(T6, T7) 및 전류 소스인 싱크 트랜지스터(T8)를 포함한다.
전압 비교부(140)의 동작 방법을 설명하면, 전압 비교부(140)는 전압 분배부(160)로부터 인가되는 1/n레벨을 가지는 외부 구동 전압(VDD/n)과, 1/n레벨을 가지는 기준 클램프 전압(V_clamp/n) 각각을 제1 및 제2 입력 트랜지스터들(T6, T7)로 인가받는다.
전압 비교부(140)는 제1 및 제2 입력 트랜지스터들(T6, T7)로 인가된 1/n레벨을 가지는 외부 구동 전압(VDD/n)과, 1/n레벨을 가지는 기준 클램프 전압(V_clamp/n)을 비교한다.
비교 결과, 전압 비교부(140)는 1/n레벨을 가지는 외부 구동 전압(VDD/n)이 1/n레벨을 가지는 기준 클램프 전압(V_clamp/n)보다 높은 경우에, 출력단을 통해 전원 전압 레벨이 로우 상태인 신호(in)를 출력한다.
반면에, 전압 비교부(140)는 1/n레벨을 가지는 외부 구동 전압(VDD/n)이 1/n레벨을 가지는 기준 클램프 전압(V_clamp/n)보다 낮은 경우에, 출력단을 통해 전원 전압 레벨이 하이 상태인 신호(in)를 출력한다.
상기 내부회로 보호부(120)는 도7과 같이, 공급 전원단(VDD)과 접지 전원단(VSS) 사이에 연결되는 엔모스 트랜지스터(T1)를 포함한다. 이때, 엔모스 트랜지스터(T1)의 게이트단은 반전부(144)의 입력단과 연결되며, 엔모스 트랜지스터(T1)의 드레인단은 바디와 전기적으로 연결된다.
이러한 내부회로 보호부(120)의 동작 방법을 설명하면, 전압 비교부(140)로부터 출력되는 신호(in)에 기초하여 전류를 외부로 방출하여 외부 구동 전압(VDD)의 레벨을 내부 소자가 영향을 받지 않을 정도의 레벨로 낮춤으로써, 내부 회로를 보호한다.
보다 구체적으로, 상기 내부회로 보호부(120)는 전압 비교부(140)로부터 하이 레벨 상태의 신호가 인가되면, 턴온되어 전류를 외부로 방출시킨다. 반면에, 내부회로 보호부(120)는 전압 비교부(140)로부터 로우 레벨 상태의 신호가 인가되면, 턴오프되어 외부 구동 전압의 레벨을 유지되도록 한다.
이처럼, 본 발명에 따른 반도체 장치의 보호회로(100)는 외부로부터 인가되는 구동 전압(VDD/n)의 레벨과 기준 클램프 전압(V_clamp/n)을 비교하고, 그 결과에 따라 해당 신호를 출력하면, 보호 회로부(120)에서 해당 출력에 응답하여 전류의 방출 량을 조절한다.
더하여, 외부 구동 전압과 기준 클램프 전압의 레벨을 내부에서 생성하기 쉬운 레벨로 설정함으로써, 내부 소자의 신뢰성을 높일 수 있다.
기술 분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 보호 회로 120: 내부 회로 보호부
140: 전압 비교부 160: 전압 분배부

Claims (22)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 외부로부터 인가되는 외부 구동 전압을 1/2 레벨을 가진 외부 구동 전압으로 분배하는 전압 분배부;
    상기 전압 분배부로부터 인가된 상기 1/2 레벨을 가진 외부 구동 전압과 1/2 레벨을 가진 기준 클램프 전압을 비교하고, 상기 비교 결과에 대응하는 레벨을 가진 신호를 출력하는 전압 비교부; 및
    상기 전압 비교부에서 출력되는 상기 신호에 응답하여 외부로 방출시키는 전류의 양을 조절하는 내부회로 보호부를 포함하는 반도체 장치의 보호 회로.
  7. 제6항에 있어서,
    상기 전압 분배부는,
    공급 전원단과 접지 전원단 사이에 두 개의 엔모스 트랜지스터들이 직렬로 연결되는 반도체 장치의 보호 회로.
  8. 제7 항에 있어서,
    상기 두 개의 엔모스 트랜지스터들 사이에 형성된 노드를 통해 상기 1/2 레벨을 가진 외부 구동 전압이 상기 전압 비교부로 입력되는 상기 하는 반도체 장치의 보호 회로.
  9. 제8 항에 있어서,
    상기 전압 비교부는,
    상기 1/2 레벨을 가진 외부 구동 전압과 상기 1/2 레벨을 가진 기준 클램프 전압을 비교하는 비교부; 및
    상기 비교부로부터 출력되는 상기 신호의 레벨을 반전시키는 반전부를 포함하는 반도체 장치의 보호 회로.
  10. 제9 항에 있어서,
    상기 내부 회로 보호부는 공급 전원단과 접지 전원단 사이에 연결되는 엔모스 트랜지스터를 포함하는 반도체 장치의 보호 회로.
  11. 제10 항에 있어서,
    상기 내부 회로 보호부는,
    상기 비교부로부터 하이 레벨 상태의 상기 신호의 레벨이 인가되면, 턴온되어 상기 외부 구동 전압의 레벨이 상기 기준 클램프 전압의 레벨보다 낮아지도록 하는 반도체 장치의 보호 회로.
  12. 제11 항에 있어서,
    상기 내부 회로 보호부는,
    상기 비교부로부터 로우 레벨 상태의 상기 신호의 레벨이 인가되면, 턴오프되어 상기 상기 외부 구동 전압의 레벨을 유지하는 반도체 장치의 보호 회로.
  13. 외부로부터 인가되는 외부 구동 전압의 전압 레벨에 따라 1/n 레벨을 가진 외부 구동 전압으로 분배하는 전압 분배부;
    상기 전압 분배부로부터 인가된 상기 1/n 레벨을 가진 외부 구동 전압과 1/n 레벨을 가진 기준 클램프 전압을 비교하고, 상기 비교 결과에 대응하는 레벨을 가진 신호를 출력하는 전압 비교부; 및
    상기 전압 비교부에서 출력되는 상기 신호에 응답하여 상기 외부 구동 전압의 레벨을 상기 기준 클램프 전압의 레벨보다 낮게 설정하는 내부회로 보호부를 포함하는 반도체 장치의 보호 회로.
  14. 제13 항에 있어서,
    상기 전압 분배부는,
    공급 전원단과 접지 전원단 사이에 n개의 엔모스 트랜지스터들이 직렬로 연결되는 반도체 장치의 보호 회로.
  15. 제14 항에 있어서,
    상기 n개의 엔모스 트랜지스터들 중 제n-1 엔모스 트랜지스터와 제n 엔모스 트랜지스터 사이에 형성된 노드를 통해 상기 1/n 레벨을 가진 외부 구동 전압을 상기 전압 비교부로 입력하는 상기 하는 반도체 장치의 보호 회로.
  16. 제15 항에 있어서,
    상기 전압 비교부는,
    상기 1/n 레벨을 가진 외부 구동 전압과 상기 1/n 레벨을 가진 기준 클램프 전압을 비교하는 비교부; 및
    상기 비교부로부터 출력되는 상기 신호의 레벨을 반전시키는 반전부를 포함하는 반도체 장치의 보호 회로.
  17. 제16 항에 있어서,
    상기 내부 회로 보호부는 공급 전원단과 접지 전원단 사이에 연결되는 엔모스 트랜지스터를 포함하는 반도체 장치의 보호 회로.
  18. 제17 항에 있어서,
    상기 내부 회로 보호부는,
    상기 비교부로부터 하이 레벨 상태의 상기 신호의 레벨이 출력되면, 턴온되어 상기 외부 구동 전압의 레벨이 상기 기준 클램프 전압의 레벨보다 낮아지도록 하는 반도체 장치의 보호 회로.
  19. 제18 항에 있어서,
    상기 내부 회로 보호부는,
    상기 비교부로부터 로우 레벨 상태의 상기 신호의 레벨이 출력되면, 턴오프되어 상기 상기 외부 구동 전압의 레벨을 유지하는 반도체 장치의 보호 회로.
  20. 외부로부터 인가되는 외부 구동 전압을 분배하여 1/n로 분배된 레벨 값을 출력하는 전압 분배부;
    상기 전압 분배부의 출력 값과 기준 클램프 전압을 비교하고, 상기 비교 결과에 대응하는 레벨을 가진 신호를 출력하는 전압 비교부; 및
    상기 전압 비교부에서 출력되는 상기 신호에 응답하여 외부로 방출시키는 전류의 양을 조절하는 내부회로 보호부를 포함하는 반도체 장치의 보호 회로.
  21. 삭제
  22. 제20 항에서,
    상기 기준 클램프 전압은 1/n로 분배된 레벨 값을 가지는 반도체 장치의 보호 회로.
KR1020100095667A 2010-09-30 2010-09-30 반도체 장치의 보호 회로 KR101131568B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100095667A KR101131568B1 (ko) 2010-09-30 2010-09-30 반도체 장치의 보호 회로
US13/217,348 US20120081823A1 (en) 2010-09-30 2011-08-25 Protection circuit of semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100095667A KR101131568B1 (ko) 2010-09-30 2010-09-30 반도체 장치의 보호 회로

Publications (1)

Publication Number Publication Date
KR101131568B1 true KR101131568B1 (ko) 2012-04-04

Family

ID=45889640

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100095667A KR101131568B1 (ko) 2010-09-30 2010-09-30 반도체 장치의 보호 회로

Country Status (2)

Country Link
US (1) US20120081823A1 (ko)
KR (1) KR101131568B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9182767B2 (en) 2013-03-11 2015-11-10 Qualcomm Incorporated Devices and methods for calibrating and operating a snapback clamp circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040091973A (ko) * 2003-04-23 2004-11-03 주식회사 하이닉스반도체 메모리 장치용 감지 증폭기의 구동전압 제어 장치
JP2007306664A (ja) * 2006-05-09 2007-11-22 Rohm Co Ltd 過電圧保護回路ならびにそれを用いた充電装置および電子機器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009267072A (ja) * 2008-04-25 2009-11-12 Hitachi Ltd 保護回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040091973A (ko) * 2003-04-23 2004-11-03 주식회사 하이닉스반도체 메모리 장치용 감지 증폭기의 구동전압 제어 장치
JP2007306664A (ja) * 2006-05-09 2007-11-22 Rohm Co Ltd 過電圧保護回路ならびにそれを用いた充電装置および電子機器

Also Published As

Publication number Publication date
US20120081823A1 (en) 2012-04-05

Similar Documents

Publication Publication Date Title
US7106107B2 (en) Reliability comparator with hysteresis
US7430100B2 (en) Buffer circuit with enhanced overvoltage protection
US10274981B2 (en) Voltage dropping apparatus, voltage switching apparatus, and internal voltage supply apparatus using the same
US9819332B2 (en) Circuit for reducing negative glitches in voltage regulator
JP2016184837A (ja) 半導体装置
JP2007123881A (ja) デバイス保護システム、デバイス保護方法、微小電子回路システム、トリクル電流設定方法（デバイスのストレスを避ける方法）
US20150381149A1 (en) Semiconductor device
KR101131568B1 (ko) 반도체 장치의 보호 회로
JP2012209762A (ja) レベル生成回路
US10361557B2 (en) Semiconductor device
JP2015142323A (ja) ドライバ回路、および、インピーダンス調整回路
US20100289536A1 (en) Circuit for generating power-up signal of semiconductor memory apparatus
JPH04208563A (ja) 複数の集積回路間で集積回路の電界効果トランジスタの電気特性の固有不均一を補償する方法及び装置
KR20140002915A (ko) 전원 회로
US10691151B2 (en) Devices and methods for dynamic overvoltage protection in regulators
US8593179B2 (en) Delay circuit and inverter for semiconductor integrated device
TWI535198B (zh) 差分信號驅動器
KR20100012975A (ko) 반도체 메모리 장치
KR100650816B1 (ko) 내부 회로 보호 장치
US8816723B1 (en) Buffer circuit
KR101124339B1 (ko) 반도체 장치의 내부 보호 회로
US20150091541A1 (en) Internal voltage generation circuit
JP6794395B2 (ja) 半導体装置
US20090189643A1 (en) Constant voltage generating device
KR100549938B1 (ko) 반도체 메모리 장치의 내부 전압 변환회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee