TWI535198B - 差分信號驅動器 - Google Patents

差分信號驅動器 Download PDF

Info

Publication number
TWI535198B
TWI535198B TW102123763A TW102123763A TWI535198B TW I535198 B TWI535198 B TW I535198B TW 102123763 A TW102123763 A TW 102123763A TW 102123763 A TW102123763 A TW 102123763A TW I535198 B TWI535198 B TW I535198B
Authority
TW
Taiwan
Prior art keywords
node
coupled
switch
output node
differential signal
Prior art date
Application number
TW102123763A
Other languages
English (en)
Other versions
TW201444275A (zh
Inventor
李永勝
Original Assignee
威盛電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 威盛電子股份有限公司 filed Critical 威盛電子股份有限公司
Publication of TW201444275A publication Critical patent/TW201444275A/zh
Application granted granted Critical
Publication of TWI535198B publication Critical patent/TWI535198B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)
  • Dc Digital Transmission (AREA)

Description

差分信號驅動器
本發明係關於一種差分信號驅動器(Differential Signaling Driver)，特別係關於可產生穩定且精確之差分輸出信號之差分信號驅動器。
近年來，差分信號電路係普遍地使用於資料傳輸領域，其包括：低電壓差分信號(Low Voltage Differential Signaling，LVDS)、高清晰度多媒體介面(High Definition Multimedia Interface，HDMI)，以及通用序列匯流排(Universal Serial Bus，USB)等等。差分信號電路具有節省功率消耗以及阻絕雜訊之優點。然而，差分信號電路通常會面臨共模雜訊(Common Mode Noise)之問題。由於差分信號電路之差分輸出節點之間之一共模節點(Common Mode Node)通常為浮接(Float)，差分信號電路之一共模電位有可能會是一隨機值，此隨機值將導致輸出信號不穩定。另外，差分信號電路之共模電位通常無法獨立地進行調整。
在一些習知技術中，常於差分信號電路內加進一共模回授迴路(Common Mode Feedback Loop)以控制共模電位。然而，此設計之缺點在於，共模回授迴路容易引起電路不穩定或是差分信號電路運行速度下降。因此，有必要設計一種 全新的差分信號電路，以解決先前技術之所有問題。
在較佳實施例中，本發明提供一種差分信號驅動器，包括：一電流源，連接於一操作電位和一第一節點之間，並供應一驅動電流至該第一節點；一差分信號產生器，連接於該第一節點和一第二節點之間，並接收一數位輸入信號，且根據該數位輸入信號於一第一輸出節點和一第二輸出節點產生一對差分輸出信號；以及一第一電阻器，連接於該第二節點和一接地電位之間，其中，該差分信號產生器係根據該數位輸入信號，耦接該第一輸出節點至該操作電位並耦接該第二輸出節點至該接地電位，或是耦接該第一輸出節點至該接地電位並耦接該第二輸出節點至該操作電位。
在一些實施例中，該差分信號產生器包括：一第一切換器，耦接於該第一節點和該第一輸出節點之間；以及一第四切換器，耦接於該第二輸出節點和該第二節點之間，其中該第一切換器和該第四切換器係根據該數位輸入信號選擇性地導通或斷路。
在一些實施例中，該差分信號產生器包括：一第二切換器，耦接於該第一節點和該第二輸出節點之間；以及一第三切換器，耦接於該第一輸出節點和該第二節點之間，其中該第二切換器和該第三切換器係根據該數位輸入信號選擇性地導通或斷路。
在一些實施例中，該差分信號產生器包括：一第二電阻器，耦接於該第一輸出節點和一第三節點之間；以及一 第三電阻器，耦接於該第三節點和該第二輸出節點之間。
在一些實施例中，該第一電阻器、該第二電阻器，以及該第三電阻器之任一者為一可調電阻網路元件，其中該可調電阻網路元件包括：複數可調支路，並聯耦接於該可調電阻網路元件之一第一端和一第二端之間，其中每一該等可調支路包括一電阻器和一電晶體，而其中該等電晶體之複數個控制端係用於接收一控制信號。
在一些實施例中，該控制信號係由一使用者所輸入。
在一些實施例中，該可調電阻網路元件更包括：一比較器，比較該第一端和該第二端之間之一電位差與一參考電位差，並根據該第一端和該第二端之間之該電位差產生一比較信號，其中該控制信號係根據該比較信號而產生。
在另一較佳實施例中，本發明提供一種差分信號驅動器，包括：一第一電阻器，連接於一操作電位和一第一節點之間；一差分信號產生器，連接於該第一節點和一第二節點之間，並接收一數位輸入信號，且根據該數位輸入信號於一第一輸出節點和一第二輸出節點產生一對差分輸出信號；以及一電流源，連接於該第二節點和一接地電位之間，並從該第二節點汲取一電流，其中，該差分信號產生器係根據該數位輸入信號，耦接該第一輸出節點至該操作電位並耦接該第二輸出節點至該接地電位，或是耦接該第一輸出節點至該接地電位並耦接該第二輸出節點至該操作電位。
100、200、300、400‧‧‧差分信號驅動器
110‧‧‧電流源
120、220、320‧‧‧差分信號產生器
131‧‧‧第一切換器
132‧‧‧第二切換器
133‧‧‧第三切換器
134‧‧‧第四切換器
600‧‧‧可調電阻網路元件
610-1、610-2、…、610-N‧‧‧可調支路
620‧‧‧雙差分比較器(比較器)
630‧‧‧計數器
Is‧‧‧測試電流源
N1‧‧‧第一節點
N2‧‧‧第二節點
N3‧‧‧第三節點
NE1‧‧‧第一輸出節點
NE2‧‧‧第二輸出節點
M1、M2、M3、M4‧‧‧N型金氧半場效電晶體
MA-1、MA-2、…、MA-N‧‧‧電晶體
R1‧‧‧第一電阻器
R2‧‧‧第二電阻器
R3‧‧‧第三電阻器
Rs‧‧‧測試電阻器
RA-1、RA-2、…、RA-N‧‧‧電阻器
SIN‧‧‧數位輸入信號
SINB‧‧‧反相數位輸入信號
SOUT+、SOUT-‧‧‧差分輸出信號
SC‧‧‧控制信號
SM‧‧‧比較信號
T1‧‧‧可調電阻網路元件之第一端
T2‧‧‧可調電阻網路元件之第二端
VDD‧‧‧操作電位
VSS‧‧‧接地電位
VCM‧‧‧共模電位
VREF1‧‧‧第一參考電位
VREF2‧‧‧第二參考電位
第1圖係顯示根據本發明一實施例所述之差分信號驅動器之示意圖；第2圖係顯示根據本發明較佳實施例所述之差分信號驅動器之示意圖；第3圖係顯示根據本發明一實施例所述之差分信號驅動器之示意圖；第4圖係顯示根據本發明一實施例所述之差分信號驅動器之示意圖；第5A圖係顯示根據本發明一實施例所述之差分輸出信號之波形圖；第5B圖係顯示根據本發明一實施例所述之差分輸出信號之波形圖；第5C圖係顯示根據本發明一實施例所述之第三節點之共模電位之波形圖；以及第6圖係顯示根據本發明一實施例所述之可調電阻網路元件之示意圖。
為讓本發明之目的、特徵和優點能更明顯易懂，下文特舉出本發明之具體實施例，並配合所附圖式，作詳細說明如下。
第1圖係顯示根據本發明一實施例所述之差分信號驅動器(Differential Signaling Driver)100之示意圖。在較佳實施例中，差分信號驅動器100可以支援一行動產業處理器介 面(Mobile Industry Processor Interface，MIPI)規格，並可套用至一行動裝置中，例如：一智慧型手機(Smart Phone)、一平板電腦(Tablet Computer)，或是一筆記型電腦(Notebook Computer)。行動產業處理器介面標準通常需要非常低的電壓，例如：當一輸出電位係維持於0.1V至0.3V之間時，一共模電位約為0.2V。如第1圖所示，差分信號驅動器100包括：一電流源110、一差分信號產生器120，以及一第一電阻器R1。電流源110供應一驅動電流，該驅動電流係從一操作電位VDD流至一第一節點N1。差分信號產生器120係連接於第一節點N1和一第二節點N2之間。差分信號產生器120接收一數位輸入信號SIN，並根據數位輸入信號SIN產生一對差分輸出信號SOUT+、SOUT-。在一些實施例中，差分輸出信號SOUT+、SOUT-之振幅通常遠小於數位輸入信號SIN之振幅。舉例來說，操作電位VDD約等於1V，一接地電位VSS約等於0V，數位輸入信號SIN之電位約等於1V或0V，而差分輸出信號SOUT+、SOUT-之任一者之電位約等於300mV或100mV。第一電阻器R1係連接於第二節點N1和接地電位VSS之間。由於差分信號產生器120並未浮接(Float)而係經由第一電阻器R1耦接一固定電位(例如，接地電位VSS)，於本發明中，差分信號產生器120之一共模電位(Common Mode Voltage)將能被有效地制定。
第2圖係顯示根據本發明較佳實施例所述之差分信號驅動器200之示意圖。如第2圖所示，差分信號驅動器200之一差分信號產生器220包括：一第一切換器131、一第二切換器132、一第三切換器133、一第四切換器134、一第二電阻器 R2，以及一第三電阻器R3。在本實施例中，除了數位輸入信號SIN以外，更使用一反相器(Inverter)(未顯示)藉由反轉數位輸入信號SIN之邏輯值來產生一反相數位輸入信號SINB。第一切換器131係耦接於第一節點N1和一第一輸出節點NE1之間，並根據數位輸入信號SIN選擇性地導通(Closed)或斷路(Open)。第二切換器132係耦接於第一節點N1和一第二輸出節點NE2之間，並根據反相數位輸入信號SINB選擇性地導通或斷路。第三切換器133係耦接於第一輸出節點NE1和第二節點N2之間，並根據反相數位輸入信號SINB選擇性地導通或斷路。第四切換器134係耦接於第二輸出節點NE2和第二節點N2之間，並根據數位輸入信號SIN選擇性地導通或斷路。第二電阻器R2係耦接於第一輸出節點NE1和一第三節點N3之間。第三電阻器R3係耦接於第三節點N3和第二輸出節點NE2之間。第一輸出節點NE1和第二輸出節點NE2係用於輸出前述之一對差分輸出信號SOUT+、SOUT-。
在一些實施例中，差分信號驅動器200可以用下列方式進行運作。若第一切換器131和第四切換器134係根據數位輸入信號SIN而導通，且第二切換器132和第三切換器133係根據反相數位輸入信號SINB而斷路，則將形成一第一電流路徑，該第一電流路徑係通過第一切換器131、第二電阻器R2、第三電阻器R3、第四切換器134，以及第一電阻器R1。因此，第一輸出節點NE1將會耦接至操作電位VDD，第二輸出節點NE2將會耦接至接地電位VSS，而差分輸出信號SOUT+、SOUT-之間之一差值(SOUT+減去SOUT-)將會是一正數。反之，若第一切 換器131和第四切換器134係根據數位輸入信號SIN而斷路，且第二切換器132和第三切換器133係根據反相數位輸入信號SINB而導通，則將形成一第二電流路徑，該第二電流路徑係通過第二切換器132、第三電阻器R3、第二電阻器R2、第三切換器133，以及第一電阻器R1。因此，第一輸出節點NE1將會耦接至接地電位VSS，第二輸出節點NE2將會耦接至操作電位VDD，而差分輸出信號SOUT+、SOUT-之間之該差值(SOUT+減去SOUT-)將會是一負數。
必須注意的是，在上述實施例中，由於介於第一輸出節點NE1和第二輸出節點NE2之間之第三節點N3(共模節點)係本質上經由第一電阻器R1耦接至一固定電位(例如，接地電位VSS)，故第三節點N3之一共模電位VCM並非浮接，而係限制於一狹窄範圍內。另外，沒有任何共模回授迴路加進本發明中，所以本發明之差分信號驅動器可以在不減少穩定度或不降低運行速度之情況下，依然能阻拒共模雜訊並產生精準之差分輸出信號SOUT+、SOUT-。還有，共模電位VCM可藉由改變第一電阻器R1之電阻值來進行調整，而差分輸出信號SOUT+、SOUT-之電位亦可藉由改變電流源110所提供之電流值來進行調整。因此，在本發明中，共模電位和差分輸出信號均可獨立地進行控制，以符合特定規格，例如：行動產業處理器介面標準。
第3圖係顯示根據本發明一實施例所述之差分信號驅動器300之示意圖。第3圖與第2圖相似。在本實施例中，第一切換器131、第二切換器132、第三切換器133，以及第四 切換器134係以四個N型金氧半場效電晶體(N-type Metal Oxide Semiconductor Field Effect Transistors，以下簡稱NMOS電晶體)M1、M2、M3、M4實施之。第3圖之差分信號驅動器300之其餘特徵皆與第2圖之差分信號驅動器200相似，故此二實施例均可達成相似之操作效果。必須了解的是，本發明並不限於此。在一些實施例中，第一切換器131、第二切換器132、第三切換器133，以及第四切換器134係以四個P型金氧半場效電晶體(P-type Metal Oxide Semiconductor Field Effect Transistors，以下簡稱PMOS電晶體)實施之。在一些實施例中，第一切換器131和第二切換器132係以PMOS電晶體實施之，而第三切換器133和第四切換器134係以NMOS電晶體實施之。在此情況下，第一切換器131和第三切換器133係根據數位輸入信號SIN選擇性地導通或斷路，而第二切換器132和第四切換器134係根據反相數位輸入信號SINB選擇性地導通或斷路。在一些實施例中，第一切換器131、第二切換器132、第三切換器133，以及第四切換器134係以四個雙載子接面電晶體(Bipolar Junction Transistor，BJT)實施之。
第4圖係顯示根據本發明一實施例所述之差分信號驅動器400之示意圖。第4圖與第1圖相似。如第4圖所示，第一電阻器R1係連接於操作電位VDD和第一節點N1之間，而電流源110供應一驅動電流，其中該驅動電流係從第二節點N2流至接地電位VSS。和第1圖相比，第4圖中之電流源110和第一電阻器R1之位置係互相對調。差分信號產生器120之內部結構可以如第2、3圖所示。由於差分信號產生器120仍經由第一電阻 器R1耦接至一固定電位(例如，操作電位VDD)，故差分信號驅動器400之一共模電位亦可有效地制定。因此，差分輸出信號SOUT+、SOUT-將為精確值。另外，共模電位VCM和差分輸出信號SOUT+、SOUT-之電位可以獨立地進行調整，如第2、3圖所示。第4圖之差分信號驅動器400之其餘特徵皆與第1、2、3圖之差分信號驅動器200相似，故此二實施例均可達成相似之操作效果。
第5A圖係顯示根據本發明一實施例所述之差分輸出信號SOUT+之波形圖。第5B圖係顯示根據本發明一實施例所述之差分輸出信號SOUT-之波形圖。第5C圖係顯示根據本發明一實施例所述之第三節點N3之共模電位VCM之波形圖。在第5A、5B、5C圖中，橫軸代表時間，而縱軸代表每一信號之振幅。第5A、5B、5C圖可以顯示本發明之任一差分信號驅動器之量測結果。如第5A、5B、5C圖所示，差分輸出信號SOUT+、SOUT-之電位可以約等於100mV或300mV，而共模電位VCM可以約等於200mV。除了差分輸出信號SOUT+、SOUT-之轉換位準過程以外，共模電位VCM幾乎是偏壓於200mV之一固定電位，其有助於改善差分信號驅動器之輸出精準度。因此，本發明之差分信號驅動器可以產生符合行動產業處理器介面標準之共模電位與差分輸出信號電位。
在一些實施例中，本發明之每一差分信號驅動器之元件參數可以如下列所述。操作電位VDD約等於1V。接地電位VSS約等於0V。數位輸入信號SIN和反相數位輸入信號SINB之任一者之電位可以約等於1V或0V。電流源110之驅動電流約 等於4mA。第一電阻器R1之電阻值約等於25Ω。第二電阻器R2和第三電阻器R3之電阻值均約等於50Ω。
第6圖係顯示根據本發明一實施例所述之可調電阻網路元件(Resistor Tuning Network Element，RTN Element)600之示意圖。為了提供精確之電阻值，第一電阻器R1、第二電阻器R2，以及第三電阻器R3之任一者可以是一可調電阻網路元件600，而可調電阻網路元件600係作為一等效電阻器。如第6圖所示，可調電阻網路元件600包括複數條可調支路610-1、610-2、…、610-N(N為一正整數)、一測試電流源Is、一測試電阻器Rs、一雙差分比較器(Dual Differential Comparator)(亦可簡稱為一比較器)620，以及一計數器630。可調電阻網路元件600之一第一端T1和一第二端T2係作為該等效電阻器之二端。該等可調支路610-1、610-2、…、610-N係並聯耦接於可調電阻網路元件600之第一端T1和第二端T2之間。每一該等可調支路610-1、610-2、…、610-N包括一電阻器和一切換器(例如，一電晶體)。舉例來說，可調支路610-1包括一電阻器RA-1和一電晶體MA-1、可調支路610-2包括一電阻器RA-2和一電晶體MA-2、…，依此類推。在一些實施例中，這些電阻器可以選擇為彼此具有二倍數之電阻值。例如，電阻器RA-1之電阻值為64Ω，而電阻器RA-2至RA-N之電阻值分別為32Ω、16Ω、…等等。在另一實施例中，這些電阻器亦可具有其他數值之電阻值。該等電晶體MA-1、MA-2、…、MA-N之複數個控制端係用於接收一控制信號SC。在一些實施例中，該等電晶體MA-1、MA-2、…、MA-N係以複數個NMOS電晶體、複 數個PMOS電晶體，或是複數個雙載子接面電晶體實施之。該等電晶體MA-1、MA-2、…、MA-N係藉由耦合至其電晶體閘極之控制信號SC來選擇性地啟動，以選擇性地控制可調電阻網路元件600之電阻值。在此情況下，第一端T1和第二端T2之間可產生相當多種電阻值，例如，逐漸從0.512Ω遞增至64Ω之各種電阻值，其係根據控制信號SC之數值而決定。雙差分比較器620具有一第一正輸入端、一第一負輸入端、一第二正輸入端、一第二負輸入端，以及一輸出端，其中該第一正輸入端係耦接至可調電阻網路元件600之第一端T1和測試電流源Is，該第一負輸入端係耦接至可調電阻網路元件600之第二端T2和測試電阻器Rs，該第二正輸入端係耦接至一第一參考電位VREF1，該第二負輸入端係耦接至一第二參考電位VREF2，而該輸出端係用於輸出一比較信號SM。計數器630係耦接至雙差分比較器620之該輸出端，並根據比較信號SM產生控制信號SC(例如，控制信號SC可包括複數個數位控制信號，像<1：N>，以控制該等可調支路610-1、610-2、…、610-N，其中控制信號SC之每一位元係對應地控制該等電晶體MA-1、MA-2、…、MA-N之一者)。測試電流源Is產生電流至第一端T1之一電流。該電流係流經該等可調支路610-1、610-2、…、610-N，以產生第一端T1和第二端T2之間之一電位差(該電位差因此係位於雙差分比較器620之該第一正輸入端和該第一負輸入端之間)。第一端T1和第二端T2之間之該電位差係等於來自測試電流源Is之該電流乘以該等可調支路610-1、610-2、…、610-N之一總電阻值。第一參考電位VREF1和第二參考電位VREF2係適當地設計，使得 其間差值(VREF1減去VREF2)係等於來自測試電流源Is之該電流乘以第一端T1和第二端T2之間之一所需電阻值。在一些實施例中，第一參考電位VREF1和第二參考電位VREF2係於電路製造期間即設定為固定值。在其他實施例中，第一參考電位VREF1和第二參考電位VREF2可根據使用者需要進行調整。雙差分比較器620係用於比較該第一正輸入端和該第一負輸入端之間之該電位差以及該第二正輸入端和該第二負輸入端之間之一參考電位差。若該第一正輸入端和該第一負輸入端之間之該電位差係大於該第二正輸入端和該第二負輸入端之間之該參考電位差(亦即，第一端T1和第二端T2之間之該等可調支路610-1、610-2、…、610-N之該總電阻值係大於該所需電阻值)，則雙差分比較器620將會輸出高邏輯值(Logic High)之比較信號SM，使得計數器630調整控制信號SC，以減少該等可調支路610-1、610-2、…、610-N之該總電阻值。反之，若該第一正輸入端和該第一負輸入端之間之該電位差係小於該第二正輸入端和該第二負輸入端之間之該參考電位差(亦即，第一端T1和第二端T2之間之該等可調支路610-1、610-2、…、610-N之該總電阻值係小於該所需電阻值)，則雙差分比較器620將會輸出低邏輯值(Logic Low)之比較信號SM，使得計數器630調整控制信號SC，以增加該等可調支路610-1、610-2、…、610-N之該總電阻值。舉例來說，假設可調電阻網路元件600之一所需電阻值為50Ω。第一參考電位VREF1和第二參考電位VREF2係設計為可提供特定之一參考電位差，其中該參考電位差係對應於前述之該所需電阻值。若目前可調電阻網路元件600之一總 電阻值係等於60Ω，則雙差分比較器620即藉由比較第一端T1和第二端T2之間之一電位差以及該參考電位差來判斷該總電阻值係過高，因而控制計數器630啟動該等可調支路610-1、610-2、…、610-N中更多電晶體，直至該總電阻值下降至恰成50Ω為止。反之，若目前可調電阻網路元件600之該總電阻值係過低，則雙差分比較器620亦可判斷得知，並控制計數器630關閉該等可調支路610-1、610-2、…、610-N中更多電晶體，以增加該總電阻值。在另一實施例中，可調電阻網路元件600僅包括該等可調支路610-1、610-2、…、610-N，而一使用者係直接輸入控制信號SC以控制該等電晶體MA-1、MA-2、…、MA-N。藉由選擇性地導通及不導通該等電晶體MA-1、MA-2、…、MA-N，可調電阻網路元件600之該總電阻值可精確地調整至任意所需值。可調電阻網路元件600可以套用至第1-4圖所示之每一差分信號驅動器中。
值得注意的是，以上所述之信號電位、電流、電阻值，以及其餘元件參數均非為本發明之限制條件。設計者可以根據不同需求而調整這些設定值。
在本說明書以及申請專利範圍中的序數，例如「第一」、「第二」、「第三」等等，彼此之間並沒有順序上的先後關係，其僅用於標示區分兩個具有相同名字之不同元件。
本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧差分信號驅動器
110‧‧‧電流源
120‧‧‧差分信號產生器
N1‧‧‧第一節點
N2‧‧‧第二節點
R1‧‧‧第一電阻器
SIN‧‧‧數位輸入信號
SOUT+、SOUT-‧‧‧差分輸出信號
VDD‧‧‧操作電位
VSS‧‧‧接地電位

Claims (10)

  1. 一種差分信號驅動器，包括：一電流源，連接於一操作電位和一第一節點之間，並供應一驅動電流至該第一節點；一差分信號產生器，連接於該第一節點和一第二節點之間，並接收一數位輸入信號，且根據該數位輸入信號於一第一輸出節點和一第二輸出節點產生一對差分輸出信號；以及一第一電阻器，連接於該第二節點和一接地電位之間，其中，該差分信號產生器係根據該數位輸入信號，耦接該第一輸出節點至該操作電位並耦接該第二輸出節點至該接地電位，或是耦接該第一輸出節點至該接地電位並耦接該第二輸出節點至該操作電位；其中該第一電阻器係以一可調電阻網路元件來實施，其中該可調電阻網路元件包括：複數可調支路，並聯耦接於該可調電阻網路元件之一第一端和一第二端之間，其中每一該等可調支路包括一電阻器和一電晶體，而其中該等電晶體各自具有一控制端以選擇性地啟動該等電晶體；以及一比較器，比較一參考電位差與該第一端和該第二端之間之一電位差，並根據該參考電位差和該第一端和該第二端之間之該電位差來輸出一比較信號，其中該比較信號係耦合至該等可調支路之該等電晶體之該等控制端。
  2. 如申請專利範圍第1項所述之差分信號驅動器，其中該差分信號產生器包括： 一第一切換器，耦接於該第一節點和該第一輸出節點之間；以及一第四切換器，耦接於該第二輸出節點和該第二節點之間，其中該第一切換器和該第四切換器係根據該數位輸入信號選擇性地導通或斷路。
  3. 如申請專利範圍第1項所述之差分信號驅動器，其中該差分信號產生器包括：一第二切換器，耦接於該第一節點和該第二輸出節點之間；以及一第三切換器，耦接於該第一輸出節點和該第二節點之間，其中該第二切換器和該第三切換器係根據該數位輸入信號選擇性地導通或斷路。
  4. 如申請專利範圍第1項所述之差分信號驅動器，其中該差分信號產生器包括：一第二電阻器，耦接於該第一輸出節點和一第三節點之間；以及一第三電阻器，耦接於該第三節點和該第二輸出節點之間。
  5. 如申請專利範圍第1項所述之差分信號驅動器，其中該控制信號係由一使用者所輸入。
  6. 一種差分信號驅動器，包括：一第一電阻器，連接於一操作電位和一第一節點之間；一差分信號產生器，連接於該第一節點和一第二節點之間，並接收一數位輸入信號，且根據該數位輸入信號於一第一輸出節點和一第二輸出節點產生一對差分輸出信號；以及 一電流源，連接於該第二節點和一接地電位之間，並從該第二節點汲取一電流，其中，該差分信號產生器係根據該數位輸入信號，耦接該第一輸出節點至該操作電位並耦接該第二輸出節點至該接地電位，或是耦接該第一輸出節點至該接地電位並耦接該第二輸出節點至該操作電位；其中該第一電阻器係以一可調電阻網路元件來實施，其中該可調電阻網路元件包括：複數可調支路，並聯耦接於該可調電阻網路元件之一第一端和一第二端之間，其中每一該等可調支路包括一電阻器和一電晶體，而其中該等電晶體各自具有一控制端以選擇性地啟動該等電晶體；以及一比較器，比較一參考電位差與該第一端和該第二端之間之一電位差，並根據該參考電位差和該第一端和該第二端之間之該電位差來輸出一比較信號，其中該比較信號係耦合至該等可調支路之該等電晶體之該等控制端。
  7. 如申請專利範圍第6項所述之差分信號驅動器，其中該差分信號產生器包括：一第一切換器，耦接於該第一節點和該第一輸出節點之間；以及一第四切換器，耦接於該第二輸出節點和該第二節點之間，其中該第一切換器和該第四切換器係根據該數位輸入信號選擇性地導通或斷路。
  8. 如申請專利範圍第6項所述之差分信號驅動器，其中該差分 信號產生器包括：一第二切換器，耦接於該第一節點和該第二輸出節點之間；以及一第三切換器，耦接於該第一輸出節點和該第二節點之間，其中該第二切換器和該第三切換器係根據該數位輸入信號選擇性地導通或斷路。
  9. 如申請專利範圍第6項所述之差分信號驅動器，其中該差分信號產生器包括：一第二電阻器，耦接於該第一輸出節點和一第三節點之間；以及一第三電阻器，耦接於該第三節點和該第二輸出節點之間。
  10. 如申請專利範圍第6項所述之差分信號驅動器，其中該控制信號係由一使用者所輸入。
TW102123763A 2013-05-07 2013-07-03 差分信號驅動器 TWI535198B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/888,622 US8816726B1 (en) 2013-05-07 2013-05-07 Differential signaling driver

Publications (2)

Publication Number Publication Date
TW201444275A TW201444275A (zh) 2014-11-16
TWI535198B true TWI535198B (zh) 2016-05-21

Family

ID=49534064

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102123763A TWI535198B (zh) 2013-05-07 2013-07-03 差分信號驅動器

Country Status (3)

Country Link
US (1) US8816726B1 (zh)
CN (1) CN103389768B (zh)
TW (1) TWI535198B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9606954B2 (en) 2014-01-10 2017-03-28 Lattice Semiconductor Corporation Communicating with MIPI-compliant devices using non-MIPI interfaces
CN110515874B (zh) * 2019-09-11 2021-06-29 上海兆芯集成电路有限公司 驱动系统

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617888B2 (en) * 2002-01-02 2003-09-09 Intel Corporation Low supply voltage differential signal driver
US6788116B1 (en) * 2002-07-26 2004-09-07 National Semiconductor Corporation Low voltage differential swing (LVDS) signal driver circuit with low PVT sensitivity
US7068077B1 (en) * 2003-04-17 2006-06-27 Cypress Semiconductor Corporation LVDS output driver having low supply voltage capability
US7183813B2 (en) * 2003-11-11 2007-02-27 Stmicroelectronics Pvt. Ltd. Differential signaling driver
US7598779B1 (en) * 2004-10-08 2009-10-06 Altera Corporation Dual-mode LVDS/CML transmitter methods and apparatus
TWI237442B (en) * 2004-12-15 2005-08-01 Sunplus Technology Co Ltd A low voltage differential signal driver with high power supply rejection ration
JP4578316B2 (ja) * 2005-05-02 2010-11-10 ザインエレクトロニクス株式会社 送信装置
US7453283B2 (en) * 2005-11-04 2008-11-18 Texas Instruments Incorporated LVDS input circuit with connection to input of output driver
WO2007053111A1 (en) * 2005-11-04 2007-05-10 Infineon Technologies Ag Low voltage differential signalling driver with pre-emphasis
TWI323080B (en) * 2005-11-10 2010-04-01 Via Tech Inc Dual-function driver
US7256626B2 (en) * 2005-11-22 2007-08-14 United Microelectronics Corp. Low-voltage differential signal driver with pre-emphasis circuit
US20080116935A1 (en) * 2006-11-20 2008-05-22 Rajendran Nair Source-coupled differential low-swing driver circuits
US7843235B2 (en) * 2006-12-05 2010-11-30 Integrated Device Technology, Inc. Output slew rate control in low voltage differential signal (LVDS) driver
TWI353726B (en) * 2007-11-01 2011-12-01 Novatek Microelectronics Corp Low voltage differential signaling transmitter and
US8008944B2 (en) * 2008-11-25 2011-08-30 Qualcomm Incorporated Low voltage differential signaling driver with programmable on-chip resistor termination
US7924056B2 (en) * 2009-03-13 2011-04-12 Arm Limited Low voltage differential signalling driver
US7961014B2 (en) * 2009-10-26 2011-06-14 Analog Devices, Inc. Apparatus and method for providing multi-mode clock signals
US7990178B2 (en) * 2009-12-01 2011-08-02 Himax Imaging, Inc. Driving circuit with impedence calibration
EP3490204B1 (en) * 2010-02-02 2022-02-16 Nokia Technologies Oy Generation of differential signals
CN102403967A (zh) * 2010-09-14 2012-04-04 孙茂友 一种高精度cmos单端输入到差分输出转换器
KR101290080B1 (ko) * 2011-01-28 2013-07-26 주식회사 실리콘웍스 프리엠퍼시스 회로 및 이를 구비한 차동 전류 신호전송 시스템
US8368426B2 (en) * 2011-02-24 2013-02-05 Via Technologies, Inc. Low voltage differential signal driving circuit and digital signal transmitter
US8952725B2 (en) * 2011-02-24 2015-02-10 Via Technologies, Inc. Low voltage differential signal driving circuit and electronic device compatible with wired transmission
TWI489770B (zh) * 2012-06-18 2015-06-21 Via Tech Inc 去除差分信號雜訊的電路和方法以及接收差分信號的晶片

Also Published As

Publication number Publication date
CN103389768B (zh) 2015-11-18
CN103389768A (zh) 2013-11-13
US8816726B1 (en) 2014-08-26
TW201444275A (zh) 2014-11-16

Similar Documents

Publication Publication Date Title
TWI536740B (zh) 輸入／輸出電路與控制方法
TWI491180B (zh) 具高輸出電壓的低電壓傳輸裝置
US20160149578A1 (en) Low voltage differential signaling (lvds) driving circuit
US8786324B1 (en) Mixed voltage driving circuit
US20080252349A1 (en) Duty cycle correcting circuit
TW201318339A (zh) 電壓開關電路
TWI535198B (zh) 差分信號驅動器
CN109213262B (zh) 偏移补偿电路
JP2017175691A (ja) 電源切換回路及び電子機器
US20150295563A1 (en) Interface circuit
JP4983562B2 (ja) シュミット回路
JP2010183533A (ja) 半導体集積装置
KR101411696B1 (ko) 출력 회로
JP2017169029A (ja) レベルシフト回路、電子機器および集積回路
TWI566528B (zh) 軌對軌比較電路與其方法
US8836382B1 (en) Mixed voltage driving circuit
US8816723B1 (en) Buffer circuit
TWM531694U (zh) 電壓位準轉換器
TWI792643B (zh) 相位內插器與相位緩衝器電路
TWI493874B (zh) 位準轉換器以及運算放大器
TWI659610B (zh) 具有磁滯功能之電源啟動重置電路
CN102402239B (zh) 具高输出电压的低电压传输装置
TWI542149B (zh) 軌對軌輸入緩衝器
TWM598007U (zh) 高性能電壓位準轉換器
JP2012060498A (ja) シュミット回路