CN103389768A - 差分信号驱动器 - Google Patents

差分信号驱动器 Download PDF

Info

Publication number
CN103389768A
CN103389768A CN2013102936647A CN201310293664A CN103389768A CN 103389768 A CN103389768 A CN 103389768A CN 2013102936647 A CN2013102936647 A CN 2013102936647A CN 201310293664 A CN201310293664 A CN 201310293664A CN 103389768 A CN103389768 A CN 103389768A
Authority
CN
China
Prior art keywords
node
output node
differential signal
switch
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013102936647A
Other languages
English (en)
Other versions
CN103389768B (zh
Inventor
李永胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Publication of CN103389768A publication Critical patent/CN103389768A/zh
Application granted granted Critical
Publication of CN103389768B publication Critical patent/CN103389768B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507Interface arrangements
    • H03K19/018521Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0272Arrangements for coupling to multiple lines, e.g. for differential transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

一种差分信号驱动器,包括:一电流源,连接于一操作电位和一第一节点之间,并供应一驱动电流至该第一节点;一差分信号产生器,连接于该第一节点和一第二节点之间,并接收一数字输入信号,且根据该数字输入信号于一第一输出节点和一第二输出节点产生一对差分输出信号;以及一第一电阻器,连接于该第二节点和一接地电位之间,其中,该差分信号产生器根据该数字输入信号,耦接该第一输出节点至该操作电位并耦接该第二输出节点至该接地电位,或是耦接该第一输出节点至该接地电位并耦接该第二输出节点至该操作电位。

Description

差分信号驱动器
技术领域
本发明涉及一种差分信号驱动器(Differential Signaling Driver),特别涉及可产生稳定且精确的差分输出信号的差分信号驱动器。
背景技术
近年来,差分信号电路普遍地使用于数据传输领域,其包括:低电压差分信号(Low Voltage Differential Signaling,LVDS)、高清晰度多媒体接口(HighDefinition Multimedia Interface,HDMI),以及通用串行总线(Universal SerialBus,USB)等等。差分信号电路具有节省功率消耗以及阻绝噪声的优点。然而,差分信号电路通常会面临共模噪声(Common Mode Noise)的问题。由于差分信号电路的差分输出节点之间的一共模节点(Common Mode Node)通常为浮接(Float),差分信号电路的一共模电位有可能会是一随机值,此随机值将导致输出信号不稳定。另外,差分信号电路的共模电位通常无法独立地进行调整。
在一些现有技术中,常于差分信号电路内加进一共模反馈回路(CommonMode Feedback Loop)以控制共模电位。然而,此设计的缺点在于,共模反馈回路容易引起电路不稳定或是差分信号电路运行速度下降。因此,有必要设计一种全新的差分信号电路,以解决现有技术的所有问题。
发明内容
在优选实施例中,本发明提供一种差分信号驱动器,包括:一电流源,连接于一操作电位和一第一节点之间,并供应一驱动电流至该第一节点;一差分信号产生器,连接于该第一节点和一第二节点之间,并接收一数字输入信号,且根据该数字输入信号于一第一输出节点和一第二输出节点产生一对差分输出信号;以及一第一电阻器,连接于该第二节点和一接地电位之间,其中,该差分信号产生器根据该数字输入信号,耦接该第一输出节点至该操作电位并耦接该第二输出节点至该接地电位,或是耦接该第一输出节点至该接地电位并耦接该第二输出节点至该操作电位。
在一些实施例中,该差分信号产生器包括:一第一切换器,耦接于该第一节点和该第一输出节点之间;以及一第四切换器,耦接于该第二输出节点和该第二节点之间,其中该第一切换器和该第四切换器根据该数字输入信号选择性地导通或断路。
在一些实施例中,该差分信号产生器包括:一第二切换器,耦接于该第一节点和该第二输出节点之间;以及一第三切换器,耦接于该第一输出节点和该第二节点之间,其中该第二切换器和该第三切换器根据该数字输入信号选择性地导通或断路。
在一些实施例中,该差分信号产生器包括:一第二电阻器,耦接于该第一输出节点和一第三节点之间;以及一第三电阻器,耦接于该第三节点和该第二输出节点之间。
在一些实施例中,该第一电阻器、该第二电阻器,以及该第三电阻器的任何一个为一可调电阻网络元件,其中该可调电阻网络元件包括:多个可调支路,并联耦接于该可调电阻网络元件的一第一端和一第二端之间,其中每一该等可调支路包括一电阻器和一晶体管,而其中该等晶体管的多个控制端用于接收一控制信号。
在一些实施例中,该控制信号由一使用者所输入。
在一些实施例中,该可调电阻网络元件还包括:一比较器,比较该第一端和该第二端之间的一电位差与一参考电位差,并根据该第一端和该第二端之间的该电位差产生一比较信号,其中该控制信号根据该比较信号而产生。
在另一优选实施例中,本发明提供一种差分信号驱动器,包括:一第一电阻器,连接于一操作电位和一第一节点之间;一差分信号产生器,连接于该第一节点和一第二节点之间,并接收一数字输入信号,且根据该数字输入信号于一第一输出节点和一第二输出节点产生一对差分输出信号;以及一电流源,连接于该第二节点和一接地电位之间,并从该第二节点汲取一电流,其中,该差分信号产生器根据该数字输入信号,耦接该第一输出节点至该操作电位并耦接该第二输出节点至该接地电位,或是耦接该第一输出节点至该接地电位并耦接该第二输出节点至该操作电位。
附图说明
图1是显示根据本发明一实施例所述的差分信号驱动器的示意图;
图2是显示根据本发明优选实施例所述的差分信号驱动器的示意图;
图3是显示根据本发明一实施例所述的差分信号驱动器的示意图;
图4是显示根据本发明一实施例所述的差分信号驱动器的示意图;
图5A是显示根据本发明一实施例所述的差分输出信号的波形图;
图5B是显示根据本发明一实施例所述的差分输出信号的波形图;
图5C是显示根据本发明一实施例所述的第三节点的共模电位的波形图;以及
图6是显示根据本发明一实施例所述的可调电阻网络元件的示意图。
【符号说明】
100、200、300、400~差分信号驱动器;
110~电流源;
120、220、320~差分信号产生器;
131~第一切换器;
132~第二切换器;
133~第三切换器;
134~第四切换器;
600~可调电阻网络元件;
610-1、610-2、…、610-N~可调支路;
620~双差分比较器(比较器);
630~计数器;
Is~测试电流源;
N1~第一节点;
N2~第二节点;
N3~第三节点;
NE1~第一输出节点;
NE2~第二输出节点;
M1、M2、M3、M4~N型金属氧化物半导体场效晶体管;
MA-1、MA-2、…、MA-N~晶体管;
R1~第一电阻器;
R2~第二电阻器;
R3~第三电阻器;
Rs~测试电阻器;
RA-1、RA-2、…、RA-N~电阻器;
SIN~数字输入信号;
SINB~反相数字输入信号;
SOUT+、SOUT-~差分输出信号;
SC~控制信号;
SM~比较信号;
T1~可调电阻网络元件的第一端;
T2~可调电阻网络元件的第二端;
VDD~操作电位;
VSS~接地电位;
VCM~共模电位;
VREF1~第一参考电位;
VREF2~第二参考电位。
具体实施方式
为让本发明的目的、特征和优点能更明显易懂,下文特举出本发明的具体实施例,并配合附图,作详细说明如下。
图1是显示根据本发明一实施例所述的差分信号驱动器(DifferentialSignaling Driver)100的示意图。在优选实施例中,差分信号驱动器100可以支持一移动产业处理器接口(Mobile Industry Processor Interface,MIPI)规格,并可套用至一移动装置中,例如:一智能手机(Smart Phone)、一平板电脑(TabletComputer),或是一笔记型电脑(Notebook Computer)。移动产业处理器接口标准通常需要非常低的电压,例如:当一输出电位维持于0.1V至0.3V之间时,一共模电位约为0.2V。如图1所示,差分信号驱动器100包括:一电流源110、一差分信号产生器120,以及一第一电阻器R1。电流源110供应一驱动电流,该驱动电流从一操作电位VDD流至一第一节点N1。差分信号产生器120连接于第一节点N1和一第二节点N2之间。差分信号产生器120接收一数字输入信号SIN,并根据数字输入信号SIN产生一对差分输出信号SOUT+、SOUT-。在一些实施例中,差分输出信号SOUT+、SOUT-的振幅通常远小于数字输入信号SIN的振幅。举例来说,操作电位VDD约等于1V,一接地电位VSS约等于0V,数字输入信号SIN的电位约等于1V或0V,而差分输出信号SOUT+、SOUT-的任何一个的电位约等于300mV或100mV。第一电阻器R1连接于第二节点N1和接地电位VSS之间。由于差分信号产生器120并未浮接(Float)而经由第一电阻器R1耦接一固定电位(例如,接地电位VSS),在本发明中,差分信号产生器120的一共模电位(Common Mode Voltage)将能被有效地制定。
图2是显示根据本发明优选实施例所述的差分信号驱动器200的示意图。如图2所示,差分信号驱动器200的一差分信号产生器220包括:一第一切换器131、一第二切换器132、一第三切换器133、一第四切换器134、一第二电阻器R2,以及一第三电阻器R3。在本实施例中,除了数字输入信号SIN以外,还使用一反相器(Inverter)(未显示)通过反转数字输入信号SIN的逻辑值来产生一反相数字输入信号SINB。第一切换器131耦接于第一节点N1和一第一输出节点NE1之间,并根据数字输入信号SIN选择性地导通(Closed)或断路(Open)。第二切换器132耦接于第一节点N1和一第二输出节点NE2之间,并根据反相数字输入信号SINB选择性地导通或断路。第三切换器133耦接于第一输出节点NE1和第二节点N2之间,并根据反相数字输入信号SINB选择性地导通或断路。第四切换器134耦接于第二输出节点NE2和第二节点N2之间,并根据数字输入信号SIN选择性地导通或断路。第二电阻器R2耦接于第一输出节点NE1和一第三节点N3之间。第三电阻器R3耦接于第三节点N3和第二输出节点NE2之间。第一输出节点NE1和第二输出节点NE2用于输出前述的一对差分输出信号SOUT+、SOUT-。
在一些实施例中,差分信号驱动器200可以用下列方式进行运作。如果第一切换器131和第四切换器134根据数字输入信号SIN而导通,且第二切换器132和第三切换器133根据反相数字输入信号SINB而断路,则将形成一第一电流路径,该第一电流路径通过第一切换器131、第二电阻器R2、第三电阻器R3、第四切换器134,以及第一电阻器R1。因此,第一输出节点NE1将会耦接至操作电位VDD,第二输出节点NE2将会耦接至接地电位VSS,而差分输出信号SOUT+、SOUT-之间的一差值(SOUT+减去SOUT-)将会是一正数。反之,如果第一切换器131和第四切换器134根据数字输入信号SIN而断路,且第二切换器132和第三切换器133根据反相数字输入信号SINB而导通,则将形成一第二电流路径,该第二电流路径通过第二切换器132、第三电阻器R3、第二电阻器R2、第三切换器133,以及第一电阻器R1。因此,第一输出节点NE1将会耦接至接地电位VSS,第二输出节点NE2将会耦接至操作电位VDD,而差分输出信号SOUT+、SOUT-之间的该差值(SOUT+减去SOUT-)将会是一负数。
必须注意的是,在上述实施例中,由于介于第一输出节点NE1和第二输出节点NE2之间的第三节点N3(共模节点)本质上经由第一电阻器R1耦接至一固定电位(例如,接地电位VSS),故第三节点N3的一共模电位VCM并非浮接,而限制于一狭窄范围内。另外,没有任何共模反馈回路加进本发明中,所以本发明的差分信号驱动器可以在不减少稳定度或不降低运行速度的情况下,依然能阻拒共模噪声并产生精准的差分输出信号SOUT+、SOUT-。还有,共模电位VCM可通过改变第一电阻器R1的电阻值来进行调整,而差分输出信号SOUT+、SOUT-的电位也可通过改变电流源110所提供的电流值来进行调整。因此,在本发明中,共模电位和差分输出信号均可独立地进行控制,以符合特定规格,例如:移动产业处理器接口标准。
图3是显示根据本发明一实施例所述的差分信号驱动器300的示意图。图3与图2相似。在本实施例中,第一切换器131、第二切换器132、第三切换器133,以及第四切换器134以四个N型金属氧化物半导体场效晶体管(N-type Metal Oxide Semiconductor Field Effect Transistors,以下简称NMOS晶体管)M1、M2、M3、M4实施。图3的差分信号驱动器300的其余特征皆与图2的差分信号驱动器200相似,故此二实施例均可达成相似的操作效果。必须了解的是,本发明并不限于此。在一些实施例中,第一切换器131、第二切换器132、第三切换器133,以及第四切换器134以四个P型金属氧化物半导体场效晶体管(P-type Metal Oxide Semiconductor Field Effect Transistors,以下简称PMOS晶体管)实施。在一些实施例中,第一切换器131和第二切换器132以PMOS晶体管实施,而第三切换器133和第四切换器134以NMOS晶体管实施。在此情况下,第一切换器131和第三切换器133根据数字输入信号SIN选择性地导通或断路,而第二切换器132和第四切换器134根据反相数字输入信号SINB选择性地导通或断路。在一些实施例中,第一切换器131、第二切换器132、第三切换器133,以及第四切换器134以四个双载子接面晶体管(Bipolar Junction Transistor,BJT)实施。
图4是显示根据本发明一实施例所述的差分信号驱动器400的示意图。图4与图1相似。如图4所示,第一电阻器R1连接于操作电位VDD和第一节点N1之间,而电流源110供应一驱动电流,其中该驱动电流从第二节点N2流至接地电位VSS。和图1相比,图4中的电流源110和第一电阻器R1的位置互相对调。差分信号产生器120的内部结构可以如图2、图3所示。由于差分信号产生器120仍经由第一电阻器R1耦接至一固定电位(例如,操作电位VDD),故差分信号驱动器400的一共模电位也可有效地制定。因此,差分输出信号SOUT+、SOUT-将为精确值。另外,共模电位VCM和差分输出信号SOUT+、SOUT-的电位可以独立地进行调整,如图2、3所示。图4的差分信号驱动器400的其余特征皆与第1、2、3图的差分信号驱动器200相似,故此二实施例均可达成相似的操作效果。
图5A是显示根据本发明一实施例所述的差分输出信号SOUT+的波形图。图5B是显示根据本发明一实施例所述的差分输出信号SOUT-的波形图。图5C是显示根据本发明一实施例所述的第三节点N3的共模电位VCM的波形图。在图5A、5B、5C中,横轴代表时间,而纵轴代表每一信号的振幅。图5A、5B、5C可以显示本发明的任一差分信号驱动器的测量结果。如图5A、5B、5C所示,差分输出信号SOUT+、SOUT-的电位可以约等于100mV或300mV,而共模电位VCM可以约等于200mV。除了差分输出信号SOUT+、SOUT-的转换电平过程以外,共模电位VCM几乎是偏压于200mV的一固定电位,其有助于改善差分信号驱动器的输出精准度。因此,本发明的差分信号驱动器可以产生符合移动产业处理器接口标准的共模电位与差分输出信号电位。
在一些实施例中,本发明的每一差分信号驱动器的元件参数可以如下列所述。操作电位VDD约等于1V。接地电位VSS约等于0V。数字输入信号SIN和反相数字输入信号SINB的任何一个的电位可以约等于1V或0V。电流源110的驱动电流约等于4mA。第一电阻器R1的电阻值约等于25Ω。第二电阻器R2和第三电阻器R3的电阻值均约等于50Ω。
图6是显示根据本发明一实施例所述的可调电阻网络元件(ResistorTuning Network Element,RTN Element)600的示意图。为了提供精确的电阻值,第一电阻器R1、第二电阻器R2,以及第三电阻器R3的任何一个可以是一可调电阻网络元件600,而可调电阻网络元件600作为一等效电阻器。如图6所示,可调电阻网络元件600包括多条可调支路610-1、610-2、…、610-N(N为一正整数)、一测试电流源Is、一测试电阻器Rs、一双差分比较器(DualDifferential Comparator)(也可简称为一比较器)620,以及一计数器630。可调电阻网络元件600的一第一端T1和一第二端T2作为该等效电阻器的二端。该等可调支路610-1、610-2、…、610-N并联耦接于可调电阻网络元件600的第一端T1和第二端T2之间。每一该等可调支路610-1、610-2、…、610-N包括一电阻器和一切换器(例如,一晶体管)。举例来说,可调支路610-1包括一电阻器RA-1和一晶体管MA-1、可调支路610-2包括一电阻器RA-2和一晶体管MA-2、…,依此类推。在一些实施例中,这些电阻器可以选择为彼此具有二倍数的电阻值。例如,电阻器RA-1的电阻值为64Ω,而电阻器RA-2至RA-N的电阻值分别为32Ω、16Ω、…等等。在另一实施例中,这些电阻器也可具有其他数值的电阻值。该等晶体管MA-1、MA-2、…、MA-N的多个控制端用于接收一控制信号SC。在一些实施例中,该等晶体管MA-1、MA-2、…、MA-N以多个NMOS晶体管、多个PMOS晶体管,或是多个双载子接面晶体管实施。该等晶体管MA-1、MA-2、…、MA-N通过耦合至其晶体管栅极的控制信号SC来选择性地启动,以选择性地控制可调电阻网络元件600的电阻值。在此情况下,第一端T1和第二端T2之间可产生相当多种电阻值,例如,逐渐从0.512Ω递增至64Ω的各种电阻值,其根据控制信号SC的数值而决定。双差分比较器620具有一第一正输入端、一第一负输入端、一第二正输入端、一第二负输入端,以及一输出端,其中该第一正输入端耦接至可调电阻网络元件600的第一端T1和测试电流源Is,该第一负输入端耦接至可调电阻网络元件600的第二端T2和测试电阻器Rs,该第二正输入端耦接至一第一参考电位VREF1,该第二负输入端耦接至一第二参考电位VREF2,而该输出端用于输出一比较信号SM。计数器630耦接至双差分比较器620的该输出端,并根据比较信号SM产生控制信号SC(例如,控制信号SC可包括多个数字控制信号,像<1:N>,以控制该等可调支路610-1、610-2、…、610-N,其中控制信号SC的每一位对应地控制该等晶体管MA-1、MA-2、…、MA-N中的一个)。测试电流源Is产生电流至第一端T1的一电流。该电流流经该等可调支路610-1、610-2、…、610-N,以产生第一端T1和第二端T2之间的一电位差(该电位差因此位于双差分比较器620的该第一正输入端和该第一负输入端之间)。第一端T1和第二端T2之间的该电位差等于来自测试电流源Is的该电流乘以该等可调支路610-1、610-2、…、610-N的一总电阻值。第一参考电位VREF1和第二参考电位VREF2适当地设计,使得其间差值(VREF1减去VREF2)等于来自测试电流源Is的该电流乘以第一端T1和第二端T2之间的一所需电阻值。在一些实施例中,第一参考电位VREF1和第二参考电位VREF2于电路制造期间即设定为固定值。在其他实施例中,第一参考电位VREF1和第二参考电位VREF2可根据使用者需要进行调整。双差分比较器620用于比较该第一正输入端和该第一负输入端之间的该电位差以及该第二正输入端和该第二负输入端之间的一参考电位差。如果该第一正输入端和该第一负输入端之间的该电位差大于该第二正输入端和该第二负输入端之间的该参考电位差(亦即,第一端T1和第二端T2之间的该等可调支路610-1、610-2、…、610-N的该总电阻值大于该所需电阻值),则双差分比较器620将会输出高逻辑值(Logic High)的比较信号SM,使得计数器630调整控制信号SC,以减少该等可调支路610-1、610-2、…、610-N的该总电阻值。反之,如果该第一正输入端和该第一负输入端之间的该电位差小于该第二正输入端和该第二负输入端之间的该参考电位差(亦即,第一端T1和第二端T2之间的该等可调支路610-1、610-2、…、610-N的该总电阻值小于该所需电阻值),则双差分比较器620将会输出低逻辑值(Logic Low)的比较信号SM,使得计数器630调整控制信号SC,以增加该等可调支路610-1、610-2、…、610-N的该总电阻值。举例来说,假设可调电阻网络元件600的一所需电阻值为50Ω。第一参考电位VREF1和第二参考电位VREF2设计为可提供特定的一参考电位差,其中该参考电位差对应于前述的该所需电阻值。如果目前可调电阻网络元件600的一总电阻值等于60Ω,则双差分比较器620即通过比较第一端T1和第二端T2之间的一电位差以及该参考电位差来判断该总电阻值过高,因而控制计数器630启动该等可调支路610-1、610-2、…、610-N中更多晶体管,直至该总电阻值下降至恰成50Ω为止。反之,如果目前可调电阻网络元件600的该总电阻值过低,则双差分比较器620也可判断得知,并控制计数器630关闭该等可调支路610-1、610-2、…、610-N中更多晶体管,以增加该总电阻值。在另一实施例中,可调电阻网络元件600仅包括该等可调支路610-1、610-2、…、610-N,而一使用者直接输入控制信号SC以控制该等晶体管MA-1、MA-2、…、MA-N。通过选择性地导通及不导通该等晶体管MA-1、MA-2、…、MA-N,可调电阻网络元件600的该总电阻值可精确地调整至任意所需值。可调电阻网络元件600可以套用至图1-4所示的每一差分信号驱动器中。
值得注意的是,以上所述的信号电位、电流、电阻值,以及其余元件参数均非为本发明的限制条件。设计者可以根据不同需求而调整这些设定值。
在本说明书以及权利要求书中的序数,例如“第一”、“第二”、“第三”等等,彼此之间并没有顺序上的先后关系,其仅用于标示区分两个具有相同名字的不同元件。
本发明虽以优选实施例公开如上,然其并非用以限定本发明的范围,本领域技术人员,在不脱离本发明的精神和范围内,当可做些许的更动与润饰,因此本发明的保护范围当视所附权利要求书界定范围为准。

Claims (14)

1.一种差分信号驱动器,包括:
一电流源,连接于一操作电位和一第一节点之间,并供应一驱动电流至该第一节点;
一差分信号产生器,连接于该第一节点和一第二节点之间,并接收一数字输入信号,且根据该数字输入信号于一第一输出节点和一第二输出节点产生一对差分输出信号;以及
一第一电阻器,连接于该第二节点和一接地电位之间,
其中,该差分信号产生器根据该数字输入信号,耦接该第一输出节点至该操作电位并耦接该第二输出节点至该接地电位,或是耦接该第一输出节点至该接地电位并耦接该第二输出节点至该操作电位。
2.如权利要求1所述的差分信号驱动器,其中该差分信号产生器包括:
一第一切换器,耦接于该第一节点和该第一输出节点之间;以及
一第四切换器,耦接于该第二输出节点和该第二节点之间,其中该第一切换器和该第四切换器根据该数字输入信号选择性地导通或断路。
3.如权利要求1所述的差分信号驱动器,其中该差分信号产生器包括:
一第二切换器,耦接于该第一节点和该第二输出节点之间;以及
一第三切换器,耦接于该第一输出节点和该第二节点之间,其中该第二切换器和该第三切换器根据该数字输入信号选择性地导通或断路。
4.如权利要求1所述的差分信号驱动器,其中该差分信号产生器包括:
一第二电阻器,耦接于该第一输出节点和一第三节点之间;以及
一第三电阻器,耦接于该第三节点和该第二输出节点之间。
5.如权利要求4所述的差分信号驱动器,其中该第一电阻器、该第二电阻器,以及该第三电阻器的任何一个为一可调电阻网络元件,其中该可调电阻网络元件包括:
多个可调支路,并联耦接于该可调电阻网络元件的一第一端和一第二端之间,其中每一所述可调支路包括一电阻器和一晶体管,而其中所述晶体管的多个控制端用于接收一控制信号。
6.如权利要求5所述的差分信号驱动器,其中该控制信号由一使用者所输入。
7.如权利要求5所述的差分信号驱动器,其中该可调电阻网络元件还包括:
一比较器,比较该第一端和该第二端之间的一电位差与一参考电位差,并根据该第一端和该第二端之间的该电位差产生一比较信号,其中该控制信号根据该比较信号而产生。
8.一种差分信号驱动器,包括:
一第一电阻器,连接于一操作电位和一第一节点之间;
一差分信号产生器,连接于该第一节点和一第二节点之间,并接收一数字输入信号,且根据该数字输入信号于一第一输出节点和一第二输出节点产生一对差分输出信号;以及
一电流源,连接于该第二节点和一接地电位之间,并从该第二节点汲取一电流,
其中,该差分信号产生器根据该数字输入信号,耦接该第一输出节点至该操作电位并耦接该第二输出节点至该接地电位,或是耦接该第一输出节点至该接地电位并耦接该第二输出节点至该操作电位。
9.如权利要求8所述的差分信号驱动器,其中该差分信号产生器包括:
一第一切换器,耦接于该第一节点和该第一输出节点之间;以及
一第四切换器,耦接于该第二输出节点和该第二节点之间,其中该第一切换器和该第四切换器根据该数字输入信号选择性地导通或断路。
10.如权利要求8所述的差分信号驱动器,其中该差分信号产生器包括:
一第二切换器,耦接于该第一节点和该第二输出节点之间;以及
一第三切换器,耦接于该第一输出节点和该第二节点之间,其中该第二切换器和该第三切换器根据该数字输入信号选择性地导通或断路。
11.如权利要求8所述的差分信号驱动器,其中该差分信号产生器包括:
一第二电阻器,耦接于该第一输出节点和一第三节点之间;以及
一第三电阻器,耦接于该第三节点和该第二输出节点之间。
12.如权利要求11所述的差分信号驱动器,其中该第一电阻器、该第二电阻器,以及该第三电阻器的任何一个为一可调电阻网络元件,其中该可调电阻网络元件包括:
多个可调支路,并联耦接于该可调电阻网络元件的一第一端和一第二端之间,其中每一所述可调支路包括一电阻器和一晶体管,而其中所述晶体管的多个控制端用于接收一控制信号。
13.如权利要求12所述的差分信号驱动器,其中该控制信号由一使用者所输入。
14.如权利要求12所述的差分信号驱动器,其中该可调电阻网络元件还包括:
一比较器,比较该第一端和该第二端之间的一电位差与一参考电位差,并根据该第一端和该第二端之间的该电位差产生一比较信号,其中该控制信号根据该比较信号而产生。
CN201310293664.7A 2013-05-07 2013-07-12 差分信号驱动器 Active CN103389768B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/888,622 US8816726B1 (en) 2013-05-07 2013-05-07 Differential signaling driver
US13/888,622 2013-05-07

Publications (2)

Publication Number Publication Date
CN103389768A true CN103389768A (zh) 2013-11-13
CN103389768B CN103389768B (zh) 2015-11-18

Family

ID=49534064

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310293664.7A Active CN103389768B (zh) 2013-05-07 2013-07-12 差分信号驱动器

Country Status (3)

Country Link
US (1) US8816726B1 (zh)
CN (1) CN103389768B (zh)
TW (1) TWI535198B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110515874A (zh) * 2019-09-11 2019-11-29 上海兆芯集成电路有限公司 驱动系统

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9606954B2 (en) 2014-01-10 2017-03-28 Lattice Semiconductor Corporation Communicating with MIPI-compliant devices using non-MIPI interfaces

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030122593A1 (en) * 2002-01-02 2003-07-03 Volk Andrew M. Low supply voltage differential signal driver
CN1959801A (zh) * 2005-11-10 2007-05-09 威盛电子股份有限公司 双用驱动器
US20070115034A1 (en) * 2005-11-22 2007-05-24 Nguyen Hai T Low-voltage differential signal driver with pre-emphasis circuit
US20080116943A1 (en) * 2006-11-20 2008-05-22 Rajendran Nair True-differential DVI/HDMI line driver
US20090033365A1 (en) * 2005-05-02 2009-02-05 Thine Electronics Inc Transmitting apparatus
US20100231268A1 (en) * 2009-03-13 2010-09-16 Arm Limited Low voltage differential signalling driver
CN102403967A (zh) * 2010-09-14 2012-04-04 孙茂友 一种高精度cmos单端输入到差分输出转换器
US20120217999A1 (en) * 2011-02-24 2012-08-30 Via Technologies, Inc. Low Voltage Differential Signal Driving Circuit and Digital Signal Transmitter
CN102780458A (zh) * 2012-06-18 2012-11-14 威盛电子股份有限公司 去除差分信号噪声的电路和方法以及接收差分信号的芯片

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6788116B1 (en) * 2002-07-26 2004-09-07 National Semiconductor Corporation Low voltage differential swing (LVDS) signal driver circuit with low PVT sensitivity
US7068077B1 (en) * 2003-04-17 2006-06-27 Cypress Semiconductor Corporation LVDS output driver having low supply voltage capability
US7183813B2 (en) * 2003-11-11 2007-02-27 Stmicroelectronics Pvt. Ltd. Differential signaling driver
US7598779B1 (en) * 2004-10-08 2009-10-06 Altera Corporation Dual-mode LVDS/CML transmitter methods and apparatus
TWI237442B (en) * 2004-12-15 2005-08-01 Sunplus Technology Co Ltd A low voltage differential signal driver with high power supply rejection ration
US7453283B2 (en) * 2005-11-04 2008-11-18 Texas Instruments Incorporated LVDS input circuit with connection to input of output driver
US7667502B2 (en) * 2005-11-04 2010-02-23 Infineon Technologies Ag Low voltage differential signalling driver with pre-emphasis
US7843235B2 (en) * 2006-12-05 2010-11-30 Integrated Device Technology, Inc. Output slew rate control in low voltage differential signal (LVDS) driver
TWI353726B (en) * 2007-11-01 2011-12-01 Novatek Microelectronics Corp Low voltage differential signaling transmitter and
US8008944B2 (en) * 2008-11-25 2011-08-30 Qualcomm Incorporated Low voltage differential signaling driver with programmable on-chip resistor termination
US7961014B2 (en) * 2009-10-26 2011-06-14 Analog Devices, Inc. Apparatus and method for providing multi-mode clock signals
US7990178B2 (en) * 2009-12-01 2011-08-02 Himax Imaging, Inc. Driving circuit with impedence calibration
ES2909145T3 (es) * 2010-02-02 2022-05-05 Nokia Technologies Oy Generación de señales diferenciales
KR101290080B1 (ko) * 2011-01-28 2013-07-26 주식회사 실리콘웍스 프리엠퍼시스 회로 및 이를 구비한 차동 전류 신호전송 시스템
US8952725B2 (en) * 2011-02-24 2015-02-10 Via Technologies, Inc. Low voltage differential signal driving circuit and electronic device compatible with wired transmission

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030122593A1 (en) * 2002-01-02 2003-07-03 Volk Andrew M. Low supply voltage differential signal driver
US20090033365A1 (en) * 2005-05-02 2009-02-05 Thine Electronics Inc Transmitting apparatus
CN1959801A (zh) * 2005-11-10 2007-05-09 威盛电子股份有限公司 双用驱动器
US20070115034A1 (en) * 2005-11-22 2007-05-24 Nguyen Hai T Low-voltage differential signal driver with pre-emphasis circuit
US20080116943A1 (en) * 2006-11-20 2008-05-22 Rajendran Nair True-differential DVI/HDMI line driver
US20100231268A1 (en) * 2009-03-13 2010-09-16 Arm Limited Low voltage differential signalling driver
CN102403967A (zh) * 2010-09-14 2012-04-04 孙茂友 一种高精度cmos单端输入到差分输出转换器
US20120217999A1 (en) * 2011-02-24 2012-08-30 Via Technologies, Inc. Low Voltage Differential Signal Driving Circuit and Digital Signal Transmitter
CN102780458A (zh) * 2012-06-18 2012-11-14 威盛电子股份有限公司 去除差分信号噪声的电路和方法以及接收差分信号的芯片

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110515874A (zh) * 2019-09-11 2019-11-29 上海兆芯集成电路有限公司 驱动系统
CN110515874B (zh) * 2019-09-11 2021-06-29 上海兆芯集成电路有限公司 驱动系统

Also Published As

Publication number Publication date
TWI535198B (zh) 2016-05-21
TW201444275A (zh) 2014-11-16
CN103389768B (zh) 2015-11-18
US8816726B1 (en) 2014-08-26

Similar Documents

Publication Publication Date Title
US8941405B2 (en) FET pair based physically unclonable function (PUF) circuit with a constant common mode voltage
TWI491180B (zh) 具高輸出電壓的低電壓傳輸裝置
US9608617B2 (en) Short circuit protection circuit, semiconductor device and electronic machine
US20160149576A1 (en) Low voltage differential signaling (lvds) driving circuit
US10447251B2 (en) Power efficient high speed latch circuits and systems
CN104378093A (zh) 使用mipi标准电路的上电复位方法和电路
US10366670B2 (en) Compensation circuit for common electrode voltage and display device
KR20200114977A (ko) 레벨 시프터의 트랜지션 지연 및 출력 스큐를 감소시키기 위한 장치 및 방법
US10135442B2 (en) Current-mode logic circuit
CN112653431B (zh) 低压锁存电路
US20180069552A1 (en) Low power general purpose input/output level shifting driver
CN103389768B (zh) 差分信号驱动器
CN219918909U (zh) 电平转换电路、芯片及电子设备
US9621163B2 (en) Current steering level shifter
US8803619B1 (en) Relaxation oscillator with self-biased comparator
US9705490B2 (en) Driver circuit for single wire protocol slave unit
CN103138738B (zh) 跟踪电路
CN110739958B (zh) 电平转换电路
CN103592987B (zh) 稳压电路
CN203573622U (zh) 电压比较电路及包括该电压比较电路的液晶显示器
Varma et al. Sub Threshold Level Shifters and Level Shifter with LEC for LSI’s
CN108566198B (zh) 时钟与数据恢复电路
CN102402239B (zh) 具高输出电压的低电压传输装置
CN106961271B (zh) 信号接收装置和信号处理设备
CN109450436A (zh) 一种信号传输管的驱动电路和电平转换电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant