TWI491180B - 具高輸出電壓的低電壓傳輸裝置 - Google Patents
具高輸出電壓的低電壓傳輸裝置 Download PDFInfo
- Publication number
- TWI491180B TWI491180B TW099130320A TW99130320A TWI491180B TW I491180 B TWI491180 B TW I491180B TW 099130320 A TW099130320 A TW 099130320A TW 99130320 A TW99130320 A TW 99130320A TW I491180 B TWI491180 B TW I491180B
- Authority
- TW
- Taiwan
- Prior art keywords
- source
- replica
- transistor
- type
- voltage
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G08—SIGNALLING
- G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
- G08C19/00—Electric signal transmission systems
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
Description
本發明是有關於一種傳輸裝置(transmitter),且特別是有關於一種具高輸出電壓的低電壓傳輸裝置。
眾所周知,利用高速串列介面(Hi-speed serial interface)的傳接器(Transceiver)可提高資料的傳輸速率,例如,高解析度多媒體介面(High Definition Interface,簡稱HDMI)、顯示埠介面(Display Port interface)、或者通用序列匯流排(USB)介面。
以HDMI的規格書(specification)為例,傳輸裝置(transmitter)需要在接收裝置的終端電阻(termination resistor)上產生小電壓擺幅信號(small voltage swing signal)。此小電壓擺幅信號係在高電壓3.3V以及低電壓2.8V之間變化。
一般來說,為了能夠快速地處理資料,傳輸裝置內的控制電路皆由低電壓源(例如1.2V)所供應,並且在低電壓之下操作。而為了要在傳輸裝置的輸出端產生高輸出電壓(例如3.3V),一般都會提供一準位切換器(level shifter),先將低電壓的數位信號轉換為高電壓的數位信號。之後,利用高電壓的數位信號來使傳輸裝置產生高輸出電壓。
請參照第一圖,其所繪示為習知傳輸裝置與接收裝置的連接示意圖。電阻Rt1、Rt2為傳輸裝置100內的終端電阻,而電阻Rr1、Rr2為接收裝置160內的終端電阻,而此架構即為高速串列介面的雙終端結構。
傳輸裝置100包括:N至1序列器(N to 1 serializer)110、預驅電路(Pre-driver)120、電流開關(current switch)130、電流源(current source)Is、與終端電阻Rt1、Rt2。電流開關130包括第一電晶體M1與第二電晶體M2,且第一電晶體M1與第二電晶體M2為n型場效電晶體(FET)。
終端電阻Rt1、Rt2的一端連接至高電壓源(Vdd1),例如3.3V,終端電阻Rt1、Rt2的另一端的節點d1、d2可視為傳輸裝置100的差動對(differential pair)輸出端。再者,第一電晶體M1與第二電晶體M2的汲極分別連接至節點d1、d2;第一電晶體M1與第二電晶體M2的源極連接至電流源Is的一端;而電流源Is的另一端連接至接地端。電流源Is可提供電流開關130適當的偏壓使得差動對輸出端d1、d2上的小電壓擺幅信號符合規格書的規範。
N至1序列器110可接受並列(parallel)的N個位元並轉換成為串列信號。預驅電路120接收串列信號後產生第一控制信號與第二控制信號至第一電晶體M1與第二電晶體M2的閘極。
接收裝置160包括:終端電阻Rr1、Rr2。終端電阻Rr1、Rr2的一端連接至高電壓源(Vdd1),例如3.3V,終端電阻Rr1、Rr2的另一端的節點d3、d4可視為接收裝置160的差動對輸入端。再者,傳輸裝置100的差動對輸出端d1、d2與接收裝置160的差動對輸入端d3、d4之間連接傳輸線(transmission lines)150。
當傳輸裝置100動作時,N至1序列器110可接受N個位元並轉換成為串列信號。預驅電路120接收串列信號後產生第一控制信號與第二控制信號,並控制第一電晶體M1與第二電晶體M2。因此,差動對輸出端d1、d2會產生輸出電流流經傳輸線150以及接收裝置160的終端電阻Rr1、Rr2,使得差動對輸入端d3、d4上產生電壓差(voltage difference)信號。而根據差動對輸入端d3、d4上的電壓差信號,接收裝置160即可取得原始的串列信號。
由於傳輸裝置100必須輸出3.3V的高電壓,因此電流開關130、與電流源Is所需的電子元件必須為高電壓元件(High voltage device,HV device)。例如,第一電晶體M1與第二電晶體M2必須為高電壓元件。當第一電晶體M1與第二電晶體M2屬於高電壓元件時,其閘極氧化層(gate oxide)會較厚。然而,高電壓元件的運作速度不夠快,使得習知技術的傳輸裝置100的資料傳輸率(bit rate)低於1GHz。
除了電流開關130、與電流源Is所需的電子元件必須為高電壓元件之外,預驅電路120內的部份電子元件也必須為高電壓元件。請參照第二圖,其所繪示為習知預驅電路120示意圖,包括一準位切換器121與四個反相器(inverter)122~128,準位切換器121包括:第三電晶體M3、第四電晶體M4、第五電晶體M5、第六電晶體M6,第三電晶體M3與第四電晶體M4係為n型場效電晶體,第五電晶體M5與第六電晶體M6係為p型場效電晶體。
第五電晶體M5與第六電晶體M6源極連接至高電壓源(Vdd1),第五電晶體M5與第六電晶體M6閘極連接至第五電晶體M5汲極,而第六電晶體M6汲極為準位切換器121的輸出端。再者,第三電晶體M3與第四電晶體M4汲極各別連接至第五電晶體M5與第六電晶體M6汲極;第三電晶體M3與第四電晶體M4源極連接至接地端;第三電晶體M3與第四電晶體M4閘極為準位切換器121的二輸入端。
第一反相器122與第二反相器124串接,第一反相器122接收串列信號,第一反相器122輸出端連接至第四電晶體M4閘極,第二反相器124輸出端連接至第三電晶體M3閘極。由第二圖可知,第一反相器122與第二反相器124的電壓源為一低電壓源(Vdd2),第一反相器122與第二反相器124的電子元件係為低電壓元件(low voltage device,LV device)。亦即,串列信號、第一反相器122、第二反相器124所產生的數位信號其高準位為1.2V且低準位為0V。
準位切換器121可接收高準位為1.2V以及低準位為0V的數位信號並輸出高準位為3.3V以及低準位為0V的數位信號。第三反相器126與第四反相器128串接,第三反相器126連接至準位切換器121輸出端。由第二圖可知,準位切換器121、第三反相器126、與第四反相器128的電壓源為一高電壓源(Vdd1),因此,組成準位切換器121、第三反相器126、與第四反相器128的電子元件係為高電壓元件,第三反相器126、與第四反相器128所產生的第二控制信號與第一控制信號的高準位為3.3V且低準位為0V。
由第一圖與第二圖可知,習知傳輸裝置內會有許多高電壓元件。這些高電壓元件會增加佈局面積,並且會造成傳輸裝置的資料傳輸率無法提高,因而影響傳輸裝置的效能。
本發明的目的係提出一種具高輸出電壓的低電壓傳輸裝置,使得傳輸裝置的資料傳輸速度大幅增加,並且傳輸裝置內的電子元件容易排列,且IC的布局面積縮小。
本發明提出一種傳輸裝置,包括:保護電路;第一終端電阻,其第一端耦接至第一電壓源,其第二端耦接至保護電路;第二終端電阻,其第一端耦接至第一電壓源,其第二端耦接至保護電路;第一終端電阻的第二端以及第二終端電阻的第二端為一差動輸出對;電流開關,耦接至保護電路;電流源,耦接至電流開關;以及,預驅電路可產生控制信號至電流開關,使得差動輸出對可產生輸出電流;預驅電路係接收第二電壓源,且第一電壓源高於第二電壓源。
為了使鈞局能更進一步瞭解本發明特徵及技術內容,請參閱以下有關本發明之詳細說明與附圖,然而所附圖式僅提供參考與說明,並非用來對本發明加以限制。
請參照第三圖,其所繪示為本發明實施例傳輸裝置300示意圖,包括:N至1序列器(N to 1 serializer)310、預驅電路320、電流開關330、保護電路(protection circuit)340、電流源350、與終端電阻Rt1、Rt2。較佳地,保護電路340內的電子元件為高電壓元件,而N至1序列器310、預驅電路320、電流開關330、與電流源350內的電子元件皆由低電壓元件所組成。亦即,保護電路340、電流開關330、與電流源350係利用電路串接(coscode)的方式,使得保護電路340有效地防止電流開關330、與電流源350受到高電壓源(Vdd1)的衝擊而損壞。由於N至1序列器310、預驅電路320、電流開關330、與電流源350皆由低電壓元件所組成,因此傳輸裝置300的電子元件容易排列,使得IC的佈局面積縮小,同時,傳輸裝置300可大幅度地提高資料傳輸速度。
請參照第四圖,其所繪示為本發明實施例傳輸裝置300的詳細電路圖。電流開關330包括第一n型電晶體Mn1與第二n型電晶體Mn2;保護電路340包括偏壓電路325以及第三n型電晶體Mn3與第四n型電晶體Mn4;以及,電流源350包括第五n型電晶體Mn5。
終端電阻Rt1、Rt2的一端連接至高電壓源(Vdd1),例如3.3V,終端電阻Rt1、Rt2的另一端的節點d1、d2提供差動對輸出端。第三n型電晶體Mn3與第四n型電晶體Mn4的汲極分別連接至節點d1、d2;第三n型電晶體Mn3與第四n型電晶體Mn4的源極分別連接至第一n型電晶體Mn1與第二n型電晶體Mn2的汲極;第三n型電晶體Mn3與第四n型電晶體Mn4的閘極連接至偏壓電路325,以接收第一偏壓(Vb1)。
第一n型電晶體Mn1與第二n型電晶體Mn2的源極連接至第五n型電晶體Mn5汲極;第五n型電晶體Mn5源極連接至接地端;第五n型電晶體Mn5閘極接收一第二偏壓(Vb2)。
N至1序列器310可接受N個位元並轉換成為串列信號。預驅電路320接收串列信號後產生第一控制信號與第二控制信號,以控制第一n型電晶體Mn1與第二n型電晶體Mn2,使得差動對輸出端d1、d2可產生輸出電流至傳輸線。
於此實施例中,保護電路340中的偏壓電路325可提供第一偏壓(Vb1)至高電壓元件的第三n型電晶體Mn3以及第四n型電晶體Mn4。因此,電流開關330內的第一n型電晶體Mn1與第二n型電晶體Mn2所承受的電壓會落在低電壓元件所能忍受電壓範圍,例如低電壓源的1.2倍(即1.44V)。換句話說,於傳輸裝置300正常操作時,只要確認偏壓電路325所提供的第一偏壓(Vb1)減去第一n型電晶體Mn1與第二n型電晶體Mn2的臨限電壓(Vth)小於1.44V即可。舉例來說,假設第一n型電晶體Mn1與第二n型電晶體Mn2的臨限電壓(Vth)為1V,則偏壓電路325所提供的第一偏壓(Vb1)小於2.44V即可。
舉例而言,偏壓電路325可以有以下幾種實現方式:(I)如第五圖A所示,利用電阻分壓電路來實現,亦即控制第一電阻(R1)與第二電阻(R2)的電阻值,並輸出固定的第一偏壓(Vb1),使其小於2.44V。(II)如第五圖B所示,利用帶隙參考電路(bandgap reference circuit)所輸出的固定電壓作為第一偏壓(Vb1),且控制第一偏壓(Vb1)小於2.44V。(III)自我複製偏壓電路(self replica biasing circuit)。
請參照第五圖C,其所繪示為自我複製偏壓電路示意圖。包括:複製電阻Rt1’、第一n型複製電晶體Mn1’、第三n型複製電晶體Mn3’、第五n型複製電晶體Mn5’。複製電阻Rt1’為終端電阻Rt1的複製品,第一n型複製電晶體Mn1’係為第一n型電晶體Mn1的複製品;第三n型複製電晶體Mn3’係為第三n型電晶體Mn3的複製品;第五n型複製電晶體Mn5’係為第五n型電晶體Mn5的複製品。複製電阻Rt1’一端連接至高電壓源(Vdd1),複製電阻Rt1’另一端可輸出第一偏壓(Vb1),且連接至第三n型複製電晶體Mn3’的汲極與閘極;第一n型複製電晶體Mn1’的汲極連接至第三n型複製電晶體Mn3’的源極;第一n型複製電晶體Mn1’的閘極連接至低電壓源(Vdd2),第一n型複製電晶體Mn1’的源極連接至第五n型複製電晶體Mn5’的汲極;第五n型複製電晶體Mn5’的閘極連接至第二偏壓(Vb2),第五n型複製電晶體Mn5’的源極連接至接地端。因此,第五圖C的自我複製偏壓電路所產生的第一偏壓(Vb1)會隨著輸出裝置的偏壓改變而動態地改變,並且調整第一偏壓(Vb1)小於2.44V。預驅電路320內的電子元件皆為低電壓元件,且不再需要準位切換器。
如第六圖所示為本發明實施例的預驅電路,包括串接的第一反相器626與第二反相器628。第一反相器626接收串列信號,第一反相器626輸出端連接至第一n型電晶體Mn1閘極,第二反相器628輸出端連接至第二n型電晶體Mn2閘極。第一反相器626與第二反相器628的電壓源為一低電壓源(Vdd2),亦即,串列信號、第一反相器626、第二反相器628所產生的數位信號其高準位為1.2V且低準位為0V。
本發明的優點在於提供一種具高輸出電壓的低電壓傳輸裝置,使得傳輸裝置的資料傳輸速度可以大幅增加,並且傳輸裝置內的電子元件容易排列,且IC的布局面積縮小。
綜上所述,雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作各種更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
本案圖式中所包含之各元件列示如下:
100...傳輸裝置
110...N至1序列器
120...預驅電路
121...準位切換器
122...第一反相器
124...第二反相器
126...第三反相器
128...第四反相器
130...電流開關
150...傳輸線
160...接收裝置
300...傳輸裝置
310...N至1序列器
320...預驅電路
325...偏壓電路
330...電流開關
340...保護電路
350...電流源
626...第一反相器
628...第二反相器
本案得藉由下列圖式及說明,俾得一更深入之了解:
第一圖所繪示為習知傳輸裝置與接收裝置的連接示意圖。
第二圖所繪示為習知預驅電路示意圖。
第三圖所繪示為本發明實施例傳輸裝置示意圖。
第四圖所繪示為本發明實施例傳輸裝置的詳細電路圖。
第五圖A、B、C為本發明實施例的偏壓電路。
第六圖所示為本發明實施例的預驅電路。
300...傳輸裝置
310...N至1序列器
320...預驅電路
325...偏壓電路
330...電流開關
340...保護電路
350...電流源
Claims (18)
- 一種傳輸裝置,包括:一保護電路;一第一終端電阻,其第一端連接至一第一電壓源,其第二端耦接至該保護電路;一第二終端電阻,其第一端耦接至該第一電壓源,其第二端耦接至該保護電路;其中,該第一終端電阻的該第二端以及該第二終端電阻的該第二端提供一差動輸出對;一電流開關,耦接至該保護電路;一電流源,耦接至該電流開關;以及一預驅電路耦接至該電流開關,用以控制該電流開關,使得該差動輸出對產生一輸出電流;一N至1序列器,接收一N位元信號並轉換為一串列信號至該預驅電路,使得該預驅電路產生一第一控制信號與一第二控制信號至該電流開關;其中,該預驅電路係接收一第二電壓源,且該第一電壓源高於該第二電壓源,且該保護電路係限制該電流開關所承受的電壓落在一低電壓元件所能忍受電壓範圍;其中,該電流開關包括:一第一n型電晶體,其閘極接收該第一控制信號,汲極連接至該保護電路,源極連接至該電流源;以及一第二n型電晶體,其閘極接收該第二控制信號,汲極連接至該保護電路,源極連接至該電流源;其中,該保護電路包括:一偏壓電路,輸出一第一偏壓;一第三n型電晶體,其閘極接收該第一偏壓,汲極連 接至該第一終端電阻的該第二端,源極連接至該第一n型電晶體的汲極;以及一第四n型電晶體,其閘極接收該第一偏壓,汲極連接至該第二終端電阻的該第二端,源極連接至該第二n型電晶體的汲極;其中,該電流源包括:一第五n型電晶體,其閘極接收一第二偏壓,汲極連接至該第一n型電晶體與該第二n型電晶體的源極,源極連接至一接地端;其中,該偏壓電路係為一自我複製偏壓電路,包括:一複製電阻,該複製電阻的一第一端連接至該第一電壓源,該複製電阻的一第二端可輸出該第一偏壓;一第三n型複製電晶體,其汲極與閘極連接至該複製電阻的該第二端;一第一n型複製電晶體,其汲極連接至該第三n型複製電晶體的源極,閘極連接至該第二電壓源;以及一第五n型複製電晶體,其汲極連接至該第一n型複製電晶體的源極,閘極接收該第二偏壓,源極連接至該接地端;該複製電阻為該第一終端電阻的複製品,該第一n型複製電晶體係為該第一n型電晶體的複製品;該第三n型複製電晶體係為該第三n型電晶體的複製品;該第五n型複製電晶體係為該第五n型電晶體的複製品。
- 如申請專利範圍第1項所述的傳輸裝置,其中,該差動輸出對可連接至一接收裝置的一差動輸入對,使得該接收裝置可接收該輸出裝置的該輸出電流。
- 如申請專利範圍第1項所述的傳輸裝置,其中,該預驅電路包括串接的一第一反相器與一第二反相器,該第一反相器輸入端接收該串列信號,該第一反相器輸出端輸出該 第二控制信號,該第二反相器輸出端輸出該第一控制信號。
- 如申請專利範圍第1項所述的傳輸裝置,其中,該N至1序列器係由複數個低電壓元件所組成。
- 如申請專利範圍第1項所述的傳輸裝置,其中,該第一電壓源為3.3V,該第二電壓源為1.2V。
- 如申請專利範圍第1項所述的傳輸裝置,其中,該保護電路係由複數個高電壓元件所組成。
- 如申請專利範圍第1項所述的傳輸裝置,其中,該預驅電路、該電流開關及該電流源係由複數個低電壓元件所組成。
- 一種傳輸裝置,包括:一第一終端電阻,其第一端連接至一第一電壓源;一第二終端電阻,其第一端耦接至該第一電壓源;其中,該第一終端電阻的一第二端以及該第二終端電阻的一第二端提供一差動輸出對;一保護電路,包括:一自我複製偏壓電路,輸出一第一偏壓;一第一n型電晶體,其閘極接收該第一偏壓,汲極連接至該第一終端電阻的該第二端;以及一第二n型電晶體,其閘極接收該第一偏壓,汲極連接至該第二終端電阻的該第二端;一電流開關,耦接至該保護電路中該第一n型電晶體與該第二n型電晶體的源極;一電流源,耦接至該電流開關;以及一預驅電路耦接至該電流開關,用以控制該電流開關,使得該差動輸出對產生一輸出電流; 其中,該預驅電路係接收一第二電壓源,且該第一電壓源高於該第二電壓源。
- 如申請專利範圍第8項所述的傳輸裝置,其中,該差動輸出對可連接至一接收裝置的一差動輸入對,使得該接收裝置可接收該輸出裝置的該輸出電流。
- 如申請專利範圍第8項所述的傳輸裝置,更包括一N至1序列器,接收一N位元信號並轉換為一串列信號至該預驅電路,使得該預驅電路產生一第一控制信號與一第二控制信號至該電流開關。
- 如申請專利範圍第8項所述的傳輸裝置,其中,該預驅電路包括串接的一第一反相器與一第二反相器,該第一反相器輸入端接收該串接信號,該第一反相器輸出端輸出該第二控制信號,該第二反相器輸出端輸出該第一控制信號。
- 如申請專利範圍第8項所述的傳輸裝置,其中,該N至1序列器係由複數個低電壓元件所組成。
- 如申請專利範圍第10項所述的傳輸裝置,其中,該電流開關包括:一第三n型電晶體,其閘極接收該第一控制信號,汲極連接至該第一n型電晶體的源極,源極連接至該電流源;以及一第四n型電晶體,其閘極接收該第二控制信號,汲極連接至該第二n型電晶體的源極,源極連接至該電流源。
- 如申請專利範圍第13項所述的傳輸裝置,其中,該電流源包括:一第五n型電晶體,其閘極接收一第二偏壓, 汲極連接至該第三n型電晶體與該第四n型電晶體的源極,源極連接至一接地端。
- 如申請專利範圍第14項所述的傳輸裝置,其中,該偏壓電路係為一自我複製偏壓電路,包括:一複製電阻,該複製電阻的一第一端連接至該第一電壓源,該複製電阻的一第二端可輸出該第一偏壓;一第一n型複製電晶體,其汲極與閘極連接至該複製電阻的該第二端;一第三n型複製電晶體,其汲極連接至該第一n型複製電晶體的源極,閘極連接至該第二電壓源;以及一第五n型複製電晶體,其汲極連接至該第三n型複製電晶體的源極,閘極接收該第二偏壓,源極連接至該接地端;其中,該複製電阻為該第一終端電阻的複製品,該第一n型複製電晶體係為該第一n型電晶體的複製品;該第三n型複製電晶體係為該第三n型電晶體的複製品;該第五n型複製電晶體係為該第五n型電晶體的複製品。
- 如申請專利範圍第8項所述的傳輸裝置,其中,該第一電壓源為3.3V,該第二電壓源為1.2V。
- 如申請專利範圍第8項所述的傳輸裝置,其中,該保護電路係由複數個高電壓元件所組成。
- 如申請專利範圍第8項所述的傳輸裝置,其中,該預驅電路、該電流開關及該電流源係由複數個低電壓元件所組成。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099130320A TWI491180B (zh) | 2010-09-08 | 2010-09-08 | 具高輸出電壓的低電壓傳輸裝置 |
US13/074,173 US8581628B2 (en) | 2010-09-08 | 2011-03-29 | Low voltage transmitter with high output voltage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099130320A TWI491180B (zh) | 2010-09-08 | 2010-09-08 | 具高輸出電壓的低電壓傳輸裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201212549A TW201212549A (en) | 2012-03-16 |
TWI491180B true TWI491180B (zh) | 2015-07-01 |
Family
ID=45770561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099130320A TWI491180B (zh) | 2010-09-08 | 2010-09-08 | 具高輸出電壓的低電壓傳輸裝置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8581628B2 (zh) |
TW (1) | TWI491180B (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5176971B2 (ja) * | 2009-01-15 | 2013-04-03 | 富士通株式会社 | 直流電位生成回路、多段回路、及び通信装置 |
US8542039B2 (en) * | 2011-11-11 | 2013-09-24 | Qualcomm Incorporated | High-speed pre-driver and voltage level converter with built-in de-emphasis for HDMI transmit applications |
TWI479894B (zh) * | 2011-12-06 | 2015-04-01 | Asmedia Technology Inc | 高解析度多媒體介面的資料傳收裝置 |
EP2713266B1 (en) * | 2012-09-26 | 2017-02-01 | Nxp B.V. | Driver circuit |
US9197214B2 (en) * | 2013-07-30 | 2015-11-24 | Broadcom Corporation | High speed level shifter with amplitude servo loop |
US9413140B2 (en) * | 2013-12-19 | 2016-08-09 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor arrangement and formation thereof |
US9887710B1 (en) * | 2016-08-03 | 2018-02-06 | Xilinx, Inc. | Impedance and swing control for voltage-mode driver |
US10191526B2 (en) | 2016-11-08 | 2019-01-29 | Qualcomm Incorporated | Apparatus and method for transmitting data signal based on different supply voltages |
US10044377B1 (en) * | 2017-02-06 | 2018-08-07 | Huawei Technologies Co., Ltd. | High swing transmitter driver with voltage boost |
US11632110B2 (en) * | 2020-08-10 | 2023-04-18 | Mediatek Inc. | High speed circuit with driver circuit |
US11863181B2 (en) * | 2021-09-22 | 2024-01-02 | Nxp Usa, Inc. | Level-shifter |
TWI799243B (zh) * | 2022-04-26 | 2023-04-11 | 大陸商星宸科技股份有限公司 | 具有過電壓保護的發射器 |
CN115098419B (zh) * | 2022-06-17 | 2023-04-07 | 锐宸微(上海)科技有限公司 | 具有过电压保护的电压模式发射器电路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040041593A1 (en) * | 2002-09-03 | 2004-03-04 | Lai Benny W. | Current mode logic family with bias current compensation |
US20090174439A1 (en) * | 2008-01-03 | 2009-07-09 | Mediatek Inc. | Multifunctional output drivers and multifunctional transmitters using the same |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5821800A (en) * | 1997-02-11 | 1998-10-13 | Advanced Micro Devices, Inc. | High-voltage CMOS level shifter |
US6847232B2 (en) * | 2001-11-08 | 2005-01-25 | Texas Instruments Incorporated | Interchangeable CML/LVDS data transmission circuit |
US7336780B2 (en) * | 2002-08-01 | 2008-02-26 | Integrated Device Technology, Inc. | Differential signaling transmission circuit |
TWI284313B (en) * | 2003-10-28 | 2007-07-21 | Via Tech Inc | Combined output driver |
US20050134355A1 (en) * | 2003-12-18 | 2005-06-23 | Masato Maede | Level shift circuit |
US7068074B2 (en) * | 2004-06-30 | 2006-06-27 | Agere Systems Inc. | Voltage level translator circuit |
US7358772B1 (en) * | 2005-02-28 | 2008-04-15 | Silego Technology, Inc. | Reduced power output buffer |
TWI323080B (en) * | 2005-11-10 | 2010-04-01 | Via Tech Inc | Dual-function driver |
US7279937B2 (en) * | 2006-01-25 | 2007-10-09 | Lsi Corporation | Programmable amplitude line driver |
EP2235830A1 (en) * | 2007-12-10 | 2010-10-06 | BAE SYSTEMS Information and Electronic Systems Integration Inc. | Hardened current mode logic (cml) voter circuit, system and method |
US7884646B1 (en) * | 2008-02-28 | 2011-02-08 | Marvell Israel (Misl) Ltd. | No stress level shifter |
-
2010
- 2010-09-08 TW TW099130320A patent/TWI491180B/zh active
-
2011
- 2011-03-29 US US13/074,173 patent/US8581628B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040041593A1 (en) * | 2002-09-03 | 2004-03-04 | Lai Benny W. | Current mode logic family with bias current compensation |
US20090174439A1 (en) * | 2008-01-03 | 2009-07-09 | Mediatek Inc. | Multifunctional output drivers and multifunctional transmitters using the same |
Also Published As
Publication number | Publication date |
---|---|
US8581628B2 (en) | 2013-11-12 |
TW201212549A (en) | 2012-03-16 |
US20120057262A1 (en) | 2012-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI491180B (zh) | 具高輸出電壓的低電壓傳輸裝置 | |
US10177764B2 (en) | Input/output circuit | |
US8154323B2 (en) | Output driver operable over wide range of voltages | |
US6791391B2 (en) | Level shifting circuit | |
US20100231266A1 (en) | Low voltage and low power differential driver with matching output impedances | |
US9455713B1 (en) | Split resistor source-series terminated driver | |
US8324955B2 (en) | Level shifter design | |
CN113691249B (zh) | 工作周期校正电路及其方法 | |
US10135442B2 (en) | Current-mode logic circuit | |
US20190033629A1 (en) | High-rate high-swing drive circuit applied to silicon photonic modulator | |
CN110098830B (zh) | 一种晶体管的衬底切换电路和电平转换电路 | |
US8441281B2 (en) | Current-mode logic buffer with enhanced output swing | |
TW201431290A (zh) | 輸出緩衝器 | |
JP2010183455A (ja) | 半導体装置 | |
TWI535198B (zh) | 差分信號驅動器 | |
CN102402239B (zh) | 具高输出电压的低电压传输装置 | |
WO2022095503A1 (zh) | 电平移位电路以及集成电路 | |
TWI644545B (zh) | 驅動器電路 | |
US11290073B1 (en) | Self-biased differential transmitter | |
TWI773968B (zh) | 發射電路以及運作方法 | |
CN109861684B (zh) | 跨电位的电平移位电路 | |
US10483976B1 (en) | Circuits to interpret pin inputs | |
TWM531694U (zh) | 電壓位準轉換器 | |
JP4273881B2 (ja) | 差動信号出力回路及びそれを内蔵した半導体集積回路 | |
TWM643204U (zh) | 用於轉換小幅度輸入信號之電位轉換器 |