CN115098419B - 具有过电压保护的电压模式发射器电路 - Google Patents

具有过电压保护的电压模式发射器电路 Download PDF

Info

Publication number
CN115098419B
CN115098419B CN202210691324.9A CN202210691324A CN115098419B CN 115098419 B CN115098419 B CN 115098419B CN 202210691324 A CN202210691324 A CN 202210691324A CN 115098419 B CN115098419 B CN 115098419B
Authority
CN
China
Prior art keywords
circuit
voltage
signal
output
mode transmitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210691324.9A
Other languages
English (en)
Other versions
CN115098419A (zh
Inventor
庞振洋
洪思鑫
屈甜丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ruichenwei Shanghai Technology Co ltd
Original Assignee
Ruichenwei Shanghai Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ruichenwei Shanghai Technology Co ltd filed Critical Ruichenwei Shanghai Technology Co ltd
Priority to CN202210691324.9A priority Critical patent/CN115098419B/zh
Publication of CN115098419A publication Critical patent/CN115098419A/zh
Priority to US18/084,859 priority patent/US20230409063A1/en
Application granted granted Critical
Publication of CN115098419B publication Critical patent/CN115098419B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/571—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overvoltage detector
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本申请实施例公开了一种电压模式发射器电路，电压模式发射器电路包括低压差稳压器与输出电路，低压差稳压器产生驱动电压，输出电路耦接至输出垫以产生输出信号，输出电路包括终端电阻、数据处理电路、预加重电路与电压保护电路，终端电阻经由输出垫传输输出信号，数据处理电路经由驱动电压驱动并根据第一数据信号与第二数据信号调整节点的位准，预加重电路根据控制信号将电源电压传输到节点以调整输出信号的转态边缘，电压保护电路根据偏压电压提供过电压保护，并耦接节点至终端电阻，数据处理电路、预加重电路及电压保护电路包括至少一晶体管，输出信号的最高位准大于该至少一晶体管的耐压。

Description

具有过电压保护的电压模式发射器电路
技术领域
本申请涉及具有过电压保护的电压模式发射器电路，具体涉及应用于通用序列总线界面中的发射器电路。
背景技术
通用序列总线(USB)界面已广泛地应用于各种电子装置，以进行数据传输或是充电等相关应用。在USB的传输协议中，数据信号的位准可高达3.3伏特。因此，较难使用先进制程下的晶体管(其耐压值较低)来实施USB应用中的数据传输电路。
发明内容
在一些实施例中，本申请提供一种具过电压保护的电压模式发射器电路，其可由具有低耐压的晶体管实施，以改善先前技术的不足。
在一些实施例中，电压模式发射器电路包括低压差稳压器以及至少一第一输出电路。低压差稳压器产生一驱动电压。至少一第一输出电路耦接至第一输出垫以产生第一输出信号。至少一第一输出电路中每一者包括终端电阻、数据处理电路、预加重电路以及电压保护电路。终端电阻耦接至该第一输出垫，并经由该第一输出垫传输该第一输出信号。数据处理电路经由该驱动电压驱动并根据一第一数据信号与一第二数据信号调整一第一节点的一位准。预加重电路根据一控制信号将一电源电压传输到该第一节点以调整该第一输出信号的一转态边缘。电压保护电路耦接在该终端电阻与该预加重电路之间，并根据一偏压电压提供一过电压保护，并耦接该第一节点至该终端电阻。其中，该数据处理电路、该预加重电路及该电压保护电路包括至少一晶体管，该第一输出信号的最高位准大于该数据处理电路、该预加重电路及该电压保护电路中各晶体管的耐压。
有关本申请的特征、实作与功效，兹配合图式作较佳实施例详细说明如下。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为根据本申请一些实施例绘制的一种电压模式发射器电路的示意图；
图2A为根据本申请一些实施例中所绘制的一种控制信号产生器的示意图；
图2B为根据本申请一些实施例绘制图1或图2A中的部分信号的波形示意图；
图3A为根据本申请一些实施例绘制一种非重叠信号产生器的示意图；
图3B为根据本申请一些实施例绘制图3A中的信号波形图；以及
图4为根据本申请一些实施例绘制图1的部分信号波形图。
【符号说明】
100:电压模式发射器电路
110:低压差稳压器
120:负载切换电路
130[1],130[2],140[1],140[2]:输出电路
131:数据处理电路
132:预加重电路
133:电压保护电路
200:控制信号产生器
210:延迟电路
220:逻辑闸电路
300:非重叠信号产生器
310,320:反相器
330,340:逻辑闸电路
350,360:延迟电路
CEN:信号
CL:电容
D1,D2:二极管
DEN:信号
DINN,DINP,DP,DN:数据信号
DP_1:延迟信号
EM:控制信号
M1,M2:晶体管
N1,N1’:节点
P_DP,P_DM:输出垫
RL:电阻
RT:终端电阻
S1～S4:信号
SW:切换信号
T1～T4,T1’～T2’:开关
Td:延迟期间
VB:偏压电压
VD:驱动电压
VDD:电源电压
VON,VOP:输出信号
t1～t3:时间
具体实施方式
本文所使用的所有词汇具有其通常的意涵。上述词汇在普遍常用字典中的定义，在本申请的内容中包括任一于此讨论的词汇的使用例子仅为示例，不应限制到本申请的范围与意涵。同样地，本申请亦不仅以于此说明书所示出的各种实施例为限。
关于本文中所使用的“耦接”或“连接”，均可指二或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，亦可指二或多个元件相互操作或动作。如本文所用，用语“电路”可为由至少一个晶体管和/或至少一个主被动元件按一定方式连接以处理信号的装置。
图1为根据本申请一些实施例绘制的一种电压模式发射器电路100的示意图。在一些实施例中，电压模式发射器电路100可应用于通用序列总线(USB)的界面电路。
电压模式发射器电路100包括低压差稳压器110、电容CL、负载切换电路120以及输出电路130[1]、130[2]、140[1]以及140[2]。低压差稳压器110根据电源电压VDD产生驱动电压VD，以驱动负载切换电路120以及多个输出电路130[1]、130[2]、140[1]以及140[2]。
输出电路130[1]与130[2]耦接至输出垫P_DP以产生输出信号VOP，且输出电路140[1]与140[2]耦接至输出垫P_DM以产生输出信号VON。在一些实施例中，输出信号VOP与输出信号VON可为一组差分信号。
输出电路130[1]包括终端电阻RT、数据处理电路131、预加重(pre-emphasis)电路132以及电压保护电路133。终端电阻RT耦接至输出垫P_DP，并经由输出垫P_DP传输输出信号VOP。数据处理电路131经由驱动电压VD驱动，并根据数据信号DP以及数据信号DN调整节点N1的位准。
例如，数据处理电路131可包括开关T1与开关T2(其可由晶体管实施)。开关T1的第一端(例如为汲极)耦接至低压差稳压器110的输出端以接收驱动电压VD，开关T1的第二端(例如为源极)耦接至节点N1，且开关T1的控制端(例如为闸极)接收数据信号DP。开关T2的第一端耦接至节点N1，开关2的第二端耦接至地，且开关T2的控制端接收数据信号DN。开关T1根据数据信号DP选择性导通，以传输驱动电压VD到节点N1。在此条件下，节点N1的位准将会上升，从而产生具有高位准(对应于逻辑值1)的输出信号VOP。开关T2根据数据信号DN选择性导通，以将节点N1耦接至地。在此条件下，节点N1的位准将会降低，从而产生具有低位准(对应于逻辑值0)的输出信号VOP。
预加重电路132根据控制信号EM将电源电压VDD传输到节点N1。在一些实施例中，预加重电路132在节点N1开始经由开关T1接收驱动电压VD的一定期间内导通，以将电源电压VDD传输到节点N1。如此，可加快输出信号VOP的转态边缘(例如为上升边缘)的切换速度，以提高输出信号VOP的信号完整性。在一些实施例中，预加重电路132包括开关T3(其可由晶体管实施)。开关T3的第一端(例如为源极)接收电源电压VDD，开关T3的第二端(例如为汲极)耦接至节点N1，且开关T3的控制端(例如为闸极)接收控制信号EM。开关T3可根据控制信号EM选择性导通以传输电源电压VDD传输到节点N1。
电压保护电路133耦接于终端电阻RT以及预加重电路132之间，并根据偏压电压VB提供过电压保护。在一些实施例中，在其它模式下，输出垫P_DP与输出垫P_DN上的电压可能高于前述多个开关T1～T3的耐压。为避免该些开关T1～T3损坏，电压保护电路133可提供过电压保护，以承受来自输出垫P_DP的高电压。如此，可使用具有较低耐压的晶体管(例如为实施开关T1～T3的多个晶体管)来实施数据处理电路131、预加重电路132以及电压保护电路133。例如，经输出垫P_DP所传送的输出信号VOP的位准在USB协议中的低/全速USB(Low/Full speed USB)模式下最高可约为3.3伏特，通过设置电压保护电路133，可使用具有耐压约为1.8伏特的多个晶体管来实施前述的多个电路。
在一些实施例中，电压保护电路133包括晶体管M1、M2与二极管D1、D2。晶体管M1与晶体管M2串联耦接于节点N1以及终端电阻RT之间，并根据偏压电压VB导通以提供过电压保护。详细而言，晶体管M1的第一端耦接至节点N1，晶体管M1的第二端耦接至晶体管M2的第一端，且晶体管M1的控制端接收偏压电压VB。晶体管M2的第二端耦接至终端电阻RT，且晶体管M2的控制端接收偏压电压VB。二极管D1与D2串联耦接并与晶体管M2并联耦接，以提供该过电压保护。详细而言，二极管D1的阳极耦接至终端电阻，二极管D1的阴极耦接至二极管D2的阳极，且二极管D2的阴极耦接至晶体管M2的第一端。
通过上述设置方式，可在低/全速USB模式下对数据处理电路131以及预加重电路132提供过电压保护，低/全速USB模式是指一种数据传输模式。例如，在上述模式下，数据处理电路131与预加重电路132都不工作，且输出垫P_DP上的电压(例如为输出信号VOP)最高可约为3.3伏特。在一般的情形中，偏压电压VB的位准设置为第一位准(例如约为1.8伏特)通过二极管D1与二极管D2产生的固定压降，可使节点N1上的位准约为1.8伏特(假设一个二极管所产生的压降约为0.7伏特)。在此条件下，可确保开关T1～T3或晶体管M1～M2中任一者的两端跨压不超过1.8伏特。如此一来，可使用具有较低耐压的晶体管来实施电压模式发射器电路100，亦即输出信号VOP的最高位准可高于上述各晶体管的耐压。
终端电阻RT可为一可变电阻(其阻值可设定为，但不限于，40欧姆)，以调整输出垫P_DP与输出电路130[1]之间的阻抗匹配。输出电路130[2]的电路结构相同于输出电路130[1]的电路结构。应当理解，输出垫P_DP上连接的总阻抗是由数据处理电路131、预加重电路132、电压保护电路133以及终端电阻RT所形成的等效阻抗决定。为了可进一步调整输出垫P_DP的负载效应与阻抗匹配，可通过设置多个输出电路130[1]～130[n](在此例中，数值n为2)来调整输出垫P_DP上所连接的等效阻抗。因此，在不同实施例中，数值n可为大于或等于1的正整数。换言之，在不同实施例中，输出垫P_DP所连接的输出电路(例如为输出电路130[1])的数量可为一或多个(即至少一个)。
类似地，为了可进一步调整输出垫P_DN的负载效应与阻抗匹配，可通过设置多组输出电路140[1]～140[n](在此例中，数值n为2)来调整输出垫P_DN上所连接的等效阻抗。在不同实施例中，输出垫P_DN所连接的输出电路(例如为输出电路140[1])的数量可为一或多个(即至少一个)。输出电路140[1]与140[2]中每一者的电路结构类似于输出电路130[1]的电路结构。不同于输出电路130[1]，在输出电路140[1](或140[2])中，开关T1’(对应于开关T1)根据数据信号DN导通以传输驱动电压VD到节点N1’(对应于节点N1)根，且开关T2’(对应于开关T2)根据数据信号DP导通以将节点N1’耦接至地。
在一些实施例中，预加重电路132以及电压保护电路133可执行USB协议中的一交握模式以将输出信号VOP(或输出信号VON)输出为一交握(chirp)信号，以与其它装置进行沟通。例如，在交握模式下，数据处理电路131不工作，预加重电路132可根据控制信号EM导通以将电源电压VDD传输到节点N1，且电压保护电路133可根据具有第二位准(其高于前述的第一位准，例如可为2.5伏特)的偏压电压VB来调整输出信号VOP的位准。举例来说，若欲切换至USB协议中的chirp K状态，可通过输出电路140[1]与140[n]中的对应电路部分执行上述操作，以产生具有约800毫伏特的输出信号VON(相当于负脉冲信号，即chirp K信号，可作为USB协议中用来确认传输速度的电压信号)。此例中，在不同模式下可通过提供不同位准的偏压电压VB到电压保护电路133，让电压保护电路133不仅可实现对数据处理电路131及预加重电路132的过电压保护，亦可用以发送chirp K信号，利用单一电路来实现两种功能，不仅可降低电路复杂度，也可降低电路的成本。
上述例子仅以chirp K状态进行说明，但本申请并不以此为限。在其他实施例中，电压模式发射器电路100亦可通过调整输出信号VOP(或输出信号VON)来产生USB协议中用来进行交握的其他类型的交握信号。
电容CL与负载切换电路120耦接至低压差稳压器110的输出端以接收驱动电压VD。负载切换电路120可在输出电路130[1]、130[2]、140[1]与140[2]开始工作之前根据切换信号SW提供负载给低压差稳压器110。详细而言，电容CL耦接于低压差稳压器110的输出端与地之间。负载切换电路120包括电阻RL以及开关T4(其可由晶体管实施)。电阻RL耦接于低压差稳压器110的输出端与开关T4的第一端之间。开关T4的第二端耦接至地，且开关T4的控制端接收切换信号SW。电阻RL的阻值可根据输出电路130[1]、130[2]、140[1]与140[2]中每一者的等效阻值设定。例如，电阻RL的阻值可设定为，但不限于，90欧姆。开关T4可在输出电路130[1]、130[2]、140[1]与140[2]开始工作之前根据切换信号SW导通以将电阻RL耦接至地，并在输出电路130[1]、130[2]、140[1]与140[2]开始工作后根据切换信号SW关断。如此，可提升输出信号VOP或输出信号VON的第一个位元的信号质量。关于此处的说明将于后参照图4详细说明。
图2A为根据本申请一些实施例中所绘制的一种控制信号产生器200的示意图，且图2B为根据本申请一些实施例绘制图1或图2A中的部分信号的波形示意图。
在一些实施例中，图1的电压模式发射器电路100可还包括图2A的控制信号产生器200。控制信号产生器200根据数据信号DP产生控制信号EM，其中控制信号EM可响应数据信号DP的转态边缘(例如为上升边缘)从第一位准切换到第二位准以导通预加重电路132。例如，控制信号产生器200包括延迟电路210以及逻辑闸电路220。延迟电路210对数据信号DP进行延迟，以产生延迟信号DP_1。在一些实施例中，延迟电路210可由，但不限于，一或多个串接的数位电路(例如为反相器)实施。逻辑闸电路220可根据数据信号DP以及延迟信号DP_1产生控制信号EM。例如，逻辑闸电路220可为，但不限于，非及闸电路。如此一来，如图2B所示，响应数据信号DP的上升边缘，控制信号EM可从高位准切换到低位准来导通图1的开关T3。如此，电源电压VDD可传输到节点N1，以提升输出信号VOP的上升边缘的切换速度。在一些实施例中，延迟电路210的延迟时间为可调的，以设定开关T3的导通期间(即控制信号EM位于低位准的期间，如图2B的虚线波形所示)。
图3A为根据本申请一些实施例绘制一种非重叠信号产生器300的示意图，且图3B为根据本申请一些实施例绘制图3A中的信号波形图。在一些实施例中，图1的电压模式发射器电路100还包括图3A的非重叠信号产生器300，且数据信号DP与数据信号DN不会同时具有高位准。
非重叠信号产生器300根据数据信号DINP与数据信号DINN产生数据信号DP以及数据信号DN。在一些实施例中，数据信号DINP与数据信号DINN为相位相反的数据信号(例如为图2B中的数据信号DP以及数据信号DN)。非重叠信号产生器300包括反相器310与320、逻辑闸电路330与340以及延迟电路350与360。反相器310接收数据信号DINP以产生信号S1。反相器320接收数据信号DINN以产生信号S2。逻辑闸电路330根据信号S1以及信号S3产生数据信号DP。逻辑闸电路340根据信号S2以及信号S4产生数据信号DN。在此例中，逻辑闸电路330与340中每一者可为，但不限于，非或闸电路。延迟电路350根据数据信号DP产生信号S4。延迟电路360根据数据信号DN产生信号S3。
通过上述设置方式，如图3B所示，数据信号DP与数据信号DN不会同时具有高位准。例如，数据信号DP具有高位准的期间与数据信号DN具有高位准的期间之间具有一个延迟期间Td。如此，可确保图1的开关T1与开关T2不会同时导通，以避免产生不必要的短路电流。
图4为根据本申请一些实施例绘制图1的部分信号波形图。在图4中，信号CEN为系统中的电流源电路(未示出)的致能信号，且信号DEN为驱动电路(其可包括图1的电压模式发射器电路100)的致能信号。在信号DEN的致能期间内，电压模式发射器电路100进行运作以根据数据信号DP与数据信号DN产生输出信号VOP与输出信号VON。
在时间t1，信号CEN与切换信号SW切换至高位准。此时，系统中的电流源电路刚启动，且开关T4导通以耦接电阻RL至地。在此条件下，低压差稳压器110的输出端所连接的主要负载为电阻RL。在时间t2，信号DEN切换到高位准，且切换信号SW切换到低位准。此时，开关T4不导通，输出电路130[1]与130[2]开始根据数据信号DP与数据信号DN产生输出信号VOP，且输出电路140[1]与140[2]开始根据数据信号DP与数据信号DN产生输出信号VON。在此条件下，低压差稳压器110的输出端所连接的主要负载为输出电路130[1]、130[2]、140[1]与140[2]。
换言之，在输出电路130[1]、130[2]、140[1]与140[2]开始工作前(例如为时间t1)，低压差稳压器110的输出端所连接的主要负载为电阻RL。在输出电路130[1]、130[2]、140[1]与140[2]开始工作之后(例如为时间t2)，低压差稳压器110的输出端所连接的主要负载为输出电路130[1]、130[2]、140[1]与140[2]的等效阻抗。若电阻RL的阻值可设置为接近于输出电路130[1]、130[2]、140[1]与140[2]的等效阻抗，可降低低压差稳压器110在输出电路130[1]、130[2]、140[1]与140[2]开始工作前后之间所要推动的负载差异，在一实施例中，电阻RL的阻值与输出电路130[1]、130[2]、140[1]与140[2]的等效阻抗相等或相差小于10欧姆。通过上述设置方式，可降低低压差稳压器110从轻载切换到重载时所感受到的负载差异，使得输出电路130[1]、130[2]、140[1]与140[2]在开始工作后可更快地接收到稳定的驱动电压VD。如此，可提高输出信号VOP与输出信号VON中的第一个位元(时间t2后所发送的第一个位元)的信号质量。
类似地，在时间t3，输出电路130[1]、130[2]、140[1]与140[2]结束工作，且切换信号SW自低位准切换到高位准以导通开关T4。如此，可提供电阻RL为低压差稳压器110的负载。如此，可降低低压差稳压器110从重载切换到轻载所感受到的负载差异，以使整体运作更佳稳定。
需要说明的是，本申请实施例中，“多个”包括“两个”或“两个以上”。
综上所述，本申请一些实施例中的电压模式发射器电路具有过电压保护机制，故可用具有低耐压的晶体管来实施并同时适用于USB协议中的高电压信号范围。此外，本申请一些实施例中的电压模式发射器电路更设置有预加重、负载切换等机制来提高输出信号的质量。
以上对本申请实施例所提供的具有过电压保护的电压模式发射器电路进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (13)

1.一种电压模式发射器电路，其特征在于，包括：
一低压差稳压器，产生一驱动电压；以及
至少一第一输出电路，耦接至一第一输出垫以产生一第一输出信号，其中所述至少一第一输出电路中每一者包括：
一终端电阻，耦接至所述第一输出垫，并经由所述第一输出垫传输所述第一输出信号；
一数据处理电路，经由所述驱动电压驱动并根据一第一数据信号与一第二数据信号调整一第一节点的一位准；
一预加重电路，根据一控制信号将一电源电压传输到所述第一节点以调整所述第一输出信号的一转态边缘；以及
一电压保护电路，耦接在所述终端电阻与所述预加重电路之间，并根据一偏压电压提供一过电压保护，并耦接所述第一节点至所述终端电阻；
其中，所述数据处理电路、所述预加重电路及所述电压保护电路包括至少一晶体管，所述第一输出信号的最高位准大于所述数据处理电路、所述预加重电路及所述电压保护电路中各所述晶体管的耐压。
2.如权利要求1所述的电压模式发射器电路，其特征在于，所述预加重电路还在一交握模式下根据所述控制信号将所述电源电压传输到所述第一节点以调整所述第一输出信号的一位准。
3.如权利要求1所述的电压模式发射器电路，其特征在于，所述电压保护电路在一数据传输模式下根据具有一第一位准的所述偏压电压提供所述过电压保护，并在一交握模式下根据具有一第二位准的所述偏压电压调整所述第一输出信号的所述位准，且所述第二位准高于所述第一位准。
4.如权利要求3所述的电压模式发射器电路，其特征在于，在所述交握模式下，所述第一输出信号为一通用序列总线协议中的一交握信号。
5.如权利要求1所述的电压模式发射器电路，其特征在于，所述电压模式发射器电路还包括：
一负载切换电路，耦接至所述低压差稳压器以接收所述驱动电压，并在所述至少一第一输出电路开始工作前根据一切换信号提供一负载给所述低压差稳压器；
其中，所述负载与所述至少一第一输出电路的等效阻抗的差异小于10欧姆。
6.如权利要求5所述的电压模式发射器电路，其特征在于，所述负载切换电路包括：
一电阻；以及
一开关，根据所述切换信号导通，以耦接所述电阻至地。
7.如权利要求1所述的电压模式发射器电路，其特征在于，所述数据处理电路包括：
一第一开关，根据所述第一数据信号选择性导通以传输所述驱动电压至所述第一节点；以及
一第二开关，根据所述第二数据信号选择性导通，以将所述第一节点耦接至地。
8.如权利要求1所述的电压模式发射器电路，其特征在于，所述预加重电路包括：
一开关，根据所述控制信号选择性导通以传输所述电源电压至所述第一节点。
9.如权利要求8所述的电压模式发射器电路，其特征在于，所述电压模式发射器电路还包括：
一控制信号产生器，根据所述第一数据信号产生所述控制信号，
其中所述控制信号响应所述第一数据信号的一上升边缘自一第一位准切换到一第二位准，以导通所述预加重电路中的所述开关。
10.如权利要求9所述的电压模式发射器电路，其特征在于，所述控制信号产生器包括：
一延迟电路，对所述第一数据信号进行延迟以产生一延迟信号；以及
一逻辑闸电路，根据所述第一数据信号与所述延迟信号产生所述控制信号。
11.如权利要求9所述的电压模式发射器电路，其特征在于，所述电压模式发射器电路还包括：
至少一第二输出电路，耦接至一第二输出垫以产生一第二输出信号，
其中所述第一输出信号与所述第二输出信号为一组差分信号，且所述至少一第二输出电路与所述至少一第一输出电路具有相同电路结构。
12.如权利要求1所述的电压模式发射器电路，其特征在于，所述电压保护电路包括：
多个晶体管，串联耦接于所述第一节点以及所述终端电阻之间，并根据所述偏压电压导通以提供所述过电压保护；以及
多个二极管，所述多个二极管串联耦接并与所述多个晶体管中之一第一晶体管并联耦接以提供所述过电压保护，其中所述第一晶体管耦接至所述终端电阻。
13.如权利要求1所述的电压模式发射器电路，其特征在于，所述电压模式发射器电路还包括：
一非重叠信号产生器，根据一第三数据信号与一第四数据信号产生所述第一数据信号与所述第二数据信号，其中所述第一数据信号与所述第二数据信号不会同时具有高位准。
CN202210691324.9A 2022-06-17 2022-06-17 具有过电压保护的电压模式发射器电路 Active CN115098419B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210691324.9A CN115098419B (zh) 2022-06-17 2022-06-17 具有过电压保护的电压模式发射器电路
US18/084,859 US20230409063A1 (en) 2022-06-17 2022-12-20 Voltage mode transmitter circuit having overvoltage protection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210691324.9A CN115098419B (zh) 2022-06-17 2022-06-17 具有过电压保护的电压模式发射器电路

Publications (2)

Publication Number Publication Date
CN115098419A CN115098419A (zh) 2022-09-23
CN115098419B true CN115098419B (zh) 2023-04-07

Family

ID=83290746

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210691324.9A Active CN115098419B (zh) 2022-06-17 2022-06-17 具有过电压保护的电压模式发射器电路

Country Status (2)

Country Link
US (1) US20230409063A1 (zh)
CN (1) CN115098419B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103283148A (zh) * 2010-12-28 2013-09-04 德克萨斯仪器股份有限公司 具有预加重的电压模式驱动器
CN111865290A (zh) * 2019-04-30 2020-10-30 创意电子股份有限公司 驱动器装置
CN113572484A (zh) * 2020-04-28 2021-10-29 瑞昱半导体股份有限公司 发射器装置与校正方法
CN114336997A (zh) * 2020-09-30 2022-04-12 意法半导体亚太私人有限公司 用于无线电力发射系统外部物体检测感测电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI491180B (zh) * 2010-09-08 2015-07-01 Mstar Semiconductor Inc 具高輸出電壓的低電壓傳輸裝置
US11495995B2 (en) * 2019-09-23 2022-11-08 Stmicroelectronics Asia Pacific Pte Ltd Advanced overvoltage protection strategy for wireless power transfer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103283148A (zh) * 2010-12-28 2013-09-04 德克萨斯仪器股份有限公司 具有预加重的电压模式驱动器
CN111865290A (zh) * 2019-04-30 2020-10-30 创意电子股份有限公司 驱动器装置
CN113572484A (zh) * 2020-04-28 2021-10-29 瑞昱半导体股份有限公司 发射器装置与校正方法
CN114336997A (zh) * 2020-09-30 2022-04-12 意法半导体亚太私人有限公司 用于无线电力发射系统外部物体检测感测电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
文治国 ; 赵国瑞 ; 王彪谋 ; 任怀伟 ; 张德生 ; .矿用宽压输入带过压保护红外发射器设计与仿真.《煤矿机械》.2015,第36卷(第01期),第40-42页. *

Also Published As

Publication number Publication date
US20230409063A1 (en) 2023-12-21
CN115098419A (zh) 2022-09-23

Similar Documents

Publication Publication Date Title
US9495317B2 (en) Bus driver circuit with improved transition speed
US10027364B2 (en) Differential communication circuit
US7812660B2 (en) Level shift circuit
US5994921A (en) Universal sender device
US7009857B2 (en) Soft-start charge pump circuit
US7863946B2 (en) Electric signal outputting apparatus with a switching part, an impedance matching part, and an auxiliary switching part
CN111857221A (zh) Cio模式下的快速响应高速转接驱动器通道加电
MXPA98000634A (en) Univer issuing device
US8823421B2 (en) Pre-emphasis circuit
US20020191707A1 (en) Data transmission circuit for universal serial bus system
US11088681B2 (en) High speed signal adjustment circuit
US20050110560A1 (en) Apparatus and method for stabilizing a boosted voltage, apparatus and method for generating a boosted voltage having the same
US7456651B2 (en) On-die termination apparatus for semiconductor memory having exact comparison voltage characteristic and method of controlling the same
CN115098419B (zh) 具有过电压保护的电压模式发射器电路
EP0711037B1 (en) Signal generation apparatus and method
US20120206179A1 (en) Output circuit, system including output circuit, and method of controlling output circuit
TWI820766B (zh) 具有過電壓保護的電壓模式發射器電路
US7768310B2 (en) Semiconductor device, method of switching drive capability of the semiconductor device, and system including semiconductor devices
JP4641660B2 (ja) レベルシフト回路
CN114448451B (zh) 具有可控回转率的发射器
US10541679B1 (en) Pulse amplifier
US20230344220A1 (en) Transmitter with overvoltage protection
CN109817153B (zh) 栅极驱动单元、栅极驱动方法、栅极驱动电路和显示装置
US7288981B2 (en) Voltage translator circuits using capacitive techniques
US20130135037A1 (en) Voltage multiplying circuit, signal switch chip and impedance adjusting method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant