TWI820766B

TWI820766B - 具有過電壓保護的電壓模式發射器電路

Info

Publication number: TWI820766B
Application number: TW111123376A
Authority: TW
Inventors: 龐振洋; 洪思鑫; 屈甜麗
Original assignee: 大陸商星宸科技股份有限公司
Priority date: 2022-06-23
Filing date: 2022-06-23
Publication date: 2023-11-01
Also published as: TW202401995A

Abstract

電壓模式發射器電路包含低壓差穩壓器與輸出電路。低壓差穩壓器產生驅動電壓。輸出電路耦接至輸出墊以產生輸出訊號。輸出電路包含終端電阻、資料處理電路、預加重電路與電壓保護電路。終端電阻經由輸出墊傳輸輸出訊號。資料處理電路經由驅動電壓驅動並根據第一與第二資料訊號調整節點的位準。預加重電路根據控制訊號將電源電壓傳輸到節點以調整輸出訊號的轉態邊緣。電壓保護電路根據偏壓電壓提供過電壓保護，並耦接節點至終端電阻。資料處理電路、預加重電路及電壓保護電路包括至少一電晶體，輸出訊號的最高位準大於該至少一電晶體的耐壓。

Description

具有過電壓保護的電壓模式發射器電路

本案是關於具有過電壓保護的電壓模式發射器電路，尤其是關於應用於通用序列匯流排介面中的發射器電路。

通用序列匯流排（USB）介面已廣泛地應用於各種電子裝置，以進行資料傳輸或是充電等相關應用。在USB的傳輸協議中，資料訊號的位準可高達3.3伏特。因此，較難使用先進製程下的電晶體（其耐壓值較低）來實施USB應用中的資料傳輸電路。

於一些實施態樣中，本案的目的之一在於提供一種具過電壓保護的電壓模式發射器電路，其可由具有低耐壓的電晶體實施，以改善先前技術的不足。

於一些實施態樣中，電壓模式發射器電路包含低壓差穩壓器以及至少一第一輸出電路。低壓差穩壓器產生一驅動電壓。至少一第一輸出電路耦接至第一輸出墊以產生第一輸出訊號。至少一第一輸出電路中每一者包含終端電阻、資料處理電路、預加重電路以及電壓保護電路。終端電阻耦接至該第一輸出墊，並經由該第一輸出墊傳輸該第一輸出訊號。資料處理電路經由該驅動電壓驅動並根據一第一資料訊號與一第二資料訊號調整一第一節點的一位準。預加重電路根據一控制訊號將一電源電壓傳輸到該第一節點以調整該第一輸出訊號的一轉態邊緣。電壓保護電路耦接在該終端電阻與該預加重電路之間，並根據一偏壓電壓提供一過電壓保護，並耦接該第一節點至該終端電阻。其中，該資料處理電路、該預加重電路及該電壓保護電路包括至少一電晶體，該第一輸出訊號的最高位準大於該資料處理電路、該預加重電路及該電壓保護電路中各電晶體的耐壓。

有關本案的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。

本文所使用的所有詞彙具有其通常的意涵。上述之詞彙在普遍常用之字典中之定義，在本案的內容中包含任一於此討論的詞彙之使用例子僅為示例，不應限制到本案之範圍與意涵。同樣地，本案亦不僅以於此說明書所示出的各種實施例為限。

關於本文中所使用之『耦接』或『連接』，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，亦可指二或多個元件相互操作或動作。如本文所用，用語『電路』可為由至少一個電晶體與/或至少一個主被動元件按一定方式連接以處理訊號的裝置。

圖1為根據本案一些實施例繪製的一種電壓模式發射器電路100的示意圖。於一些實施例中，電壓模式發射器電路100可應用於通用序列匯流排（USB）的介面電路。

電壓模式發射器電路100包含低壓差穩壓器110、電容CL、負載切換電路120以及輸出電路130[1]、130[2]、140[1]以及140[2]。低壓差穩壓器110根據電源電壓VDD產生驅動電壓VD，以驅動負載切換電路120以及多個輸出電路130[1]、130[2]、140[1]以及140[2]。

輸出電路130[1]與130[2]耦接至輸出墊P_DP以產生輸出訊號VOP，且輸出電路140[1]與140[2]耦接至輸出墊P_DM以產生輸出訊號VON。於一些實施例中，輸出訊號VOP與輸出訊號VON可為一組差分訊號。

輸出電路130[1]包含終端電阻RT、資料處理電路131、預加重電路132以及電壓保護電路133。終端電阻RT耦接至輸出墊P_DP，並經由輸出墊P_DP傳輸輸出訊號VOP。資料處理電路131經由驅動電壓VD驅動，並根據資料訊號DP以及資料訊號DN調整節點N1的位準。

例如，資料處理電路131可包含開關T1與開關T2（其可由電晶體實施）。開關T1的第一端（例如為汲極）耦接至低壓差穩壓器110的輸出端以接收驅動電壓VD，開關T1的第二端（例如為源極）耦接至節點N1，且開關T1的控制端（例如為閘極）接收資料訊號DP。開關T2的第一端耦接至節點N1，開關2的第二端耦接至地，且開關T2的控制端接收資料訊號DN。開關T1根據資料訊號DP選擇性導通，以傳輸驅動電壓VD到節點N1。於此條件下，節點N1的位準將會上升，從而產生具有高位準（對應於邏輯值1）的輸出訊號VOP。開關T2根據資料訊號DN選擇性導通，以將節點N1耦接至地。於此條件下，節點N1的位準將會降低，從而產生具有低位準（對應於邏輯值0）的輸出訊號VOP。

預加重（pre-emphasis）電路132根據控制訊號EM將電源電壓VDD傳輸到節點N1。於一些實施例中，預加重電路132在節點N1開始經由開關T1接收驅動電壓VD的一定期間內導通，以將電源電壓VDD傳輸到節點N1。如此，可加快輸出訊號VOP的轉態邊緣（例如為上升邊緣）的切換速度，以提高輸出訊號VOP的訊號完整性。於一些實施例中，預加重電路132包含開關T3（其可由電晶體實施）。開關T3的第一端（例如為源極）接收電源電壓VDD，開關T3的第二端（例如為汲極）耦接至節點N1，且開關T3的控制端（例如為閘極）接收控制訊號EM。開關T3可根據控制訊號EM選擇性導通以傳輸電源電壓VDD傳輸到節點N1。

電壓保護電路133耦接於終端電阻RT以及預加重電路132之間，並根據偏壓電壓VB提供過電壓保護。於一些實施例中，在其它模式下，輸出墊P_DP與輸出墊P_DN上的電壓可能高於前述多個開關T1～T3的耐壓。為避免該些開關T1～T3損壞，電壓保護電路133可提供過電壓保護，以承受來自輸出墊P_DP的高電壓。如此，可使用具有較低耐壓的電晶體（例如為實施開關T1～T3的多個電晶體）來實施資料處理電路131、預加重電路132以及電壓保護電路133。例如，經輸出墊P_DP所傳送的輸出訊號VOP的位準在USB協議中的低/全速USB（Low/Full speed USB）模式下最高可約為3.3伏特，藉由設置電壓保護電路133，可使用具有耐壓約為1.8伏特的多個電晶體來實施前述的多個電路。

於一些實施例中，電壓保護電路133包含電晶體M1、M2與二極體D1、D2。電晶體M1與電晶體M2串聯耦接於節點N1以及終端電阻RT之間，並根據偏壓電壓VB導通以提供過電壓保護。詳細而言，電晶體M1的第一端耦接至節點N1，電晶體M1的第二端耦接至電晶體M2的第一端，且電晶體M1的控制端接收偏壓電壓VB。電晶體M2的第二端耦接至終端電阻RT，且電晶體M2的控制端接收偏壓電壓VB。二極體D1與D2串聯耦接並與電晶體M2並聯耦接，以提供該過電壓保護。詳細而言，二極體D1的陽極耦接至終端電阻，二極體D1的陰極耦接至二極體D2的陽極，且二極體D2的陰極耦接至電晶體M2的第一端。

藉由上述設置方式，可在低/全速USB模式下對資料處理電路131以及預加重電路132提供過電壓保護，低/全速USB模式是指一種資料傳輸模式。例如，在上述模式下，資料處理電路131與預加重電路132都不工作，且輸出墊P_DP上的電壓（例如為輸出訊號VOP）最高可約為3.3伏特。在一般的情形中，偏壓電壓VB的位準設置為第一位準（例如約為1.8伏特）藉由二極體D1與二極體D2產生的固定壓降，可使節點N1上的位準約為1.8伏特（假設一個二極體所產生的壓降約為0.7伏特）。於此條件下，可確保開關T1～T3或電晶體M1～M2中任一者的兩端跨壓不超過1.8伏特。如此一來，可使用具有較低耐壓的電晶體來實施電壓模式發射器電路100，亦即輸出訊號VOP的最高位準可高於上述各電晶體的耐壓。

終端電阻RT可為一可變電阻（其阻值可設定為，但不限於，40歐姆），以調整輸出墊P_DP與輸出電路130[1]之間的阻抗匹配。輸出電路130[2]的電路結構相同於輸出電路130[1]的電路結構。應當理解，輸出墊P_DP上連接的總阻抗是由資料處理電路131、預加重電路132、電壓保護電路133以及終端電阻RT所形成的等效阻抗決定。為了可進一步調整輸出墊P_DP的負載效應與阻抗匹配，可藉由設置多個輸出電路130[1]～130[n]（於此例中，數值n為2）來調整輸出墊P_DP上所連接的等效阻抗。因此，在不同實施例中，數值n可為大於或等於1的正整數。換言之，於不同實施例中，輸出墊P_DP所連接的輸出電路（例如為輸出電路130[1]）的數量可為一或多個（即至少一個）。

類似地，為了可進一步調整輸出墊P_DN的負載效應與阻抗匹配，可藉由設置多組輸出電路140[1]～140[n]（於此例中，數值n為2）來調整輸出墊P_DN上所連接的等效阻抗。於不同實施例中，輸出墊P_DN所連接的輸出電路（例如為輸出電路140[1]）的數量可為一或多個（即至少一個）。輸出電路140[1]與140[2]中每一者的電路結構類似於輸出電路130[1]的電路結構。不同於輸出電路130[1]，在輸出電路140[1]（或140[2]）中，開關T1’（對應於開關T1）根據資料訊號DN導通以傳輸驅動電壓VD到節點N1’（對應於節點N1）根，且開關T2’（對應於開關T2）根據資料訊號DP導通以將節點N1’耦接至地。

在一些實施例中，預加重電路132以及電壓保護電路133可執行USB協議中的一交握模式以將輸出訊號VOP（或輸出訊號VON）輸出為一交握（chirp）訊號，以與其它裝置進行溝通。例如，在交握模式下，資料處理電路131不工作，預加重電路132可根據控制訊號EM導通以將電源電壓VDD傳輸到節點N1，且電壓保護電路133可根據具有第二位準（其高於前述的第一位準，例如可為2.5伏特）的偏壓電壓VB來調整輸出訊號VOP的位準。舉例來說，若欲切換至USB協議中的chirp K狀態，可藉由輸出電路140[1]與140[n]中的對應電路部分執行上述操作，以產生具有約800毫伏特的輸出訊號VON（相當於負脈衝訊號，即chirp K訊號，可作為USB協議中用來確認傳輸速度的電壓訊號）。此例中，在不同模式下可藉由提供不同位準的偏壓電壓VB到電壓保護電路133，讓電壓保護電路133不僅可實現對資料處理電路131及預加重電路132的過電壓保護，亦可用以發送chirp K訊號，利用單一電路來實現兩種功能，不僅可降低電路複雜度，也可降低電路的成本。

上述例子僅以chirp K狀態進行說明，但本案並不以此為限。在其他實施例中，電壓模式發射器電路100亦可透過調整輸出訊號VOP（或輸出訊號VON）來產生USB協議中用來進行交握的其他類型的交握訊號。

電容CL與負載切換電路120耦接至低壓差穩壓器110的輸出端以接收驅動電壓VD。負載切換電路120可在輸出電路130[1]、130[2]、140[1]與140[2]開始工作之前根據切換訊號SW提供負載給低壓差穩壓器110。詳細而言，電容CL耦接於低壓差穩壓器110的輸出端與地之間。負載切換電路120包含電阻RL以及開關T4（其可由電晶體實施）。電阻RL耦接於低壓差穩壓器110的輸出端與開關T4的第一端之間。開關T4的第二端耦接至地，且開關T4的控制端接收切換訊號SW。電阻RL的阻值可根據輸出電路130[1]、130[2]、140[1]與140[2]中每一者的等效阻值設定。例如，電阻RL的阻值可設定為，但不限於，90歐姆。開關T4可在輸出電路130[1]、130[2]、140[1]與140[2]開始工作之前根據切換訊號SW導通以將電阻RL耦接至地，並在輸出電路130[1]、130[2]、140[1]與140[2]開始工作後根據切換訊號SW關斷。如此，可提升輸出訊號VOP或輸出訊號VON的第一個位元的訊號品質。關於此處的說明將於後參照圖4詳細說明。

圖2A為根據本案一些實施例繪製的一種控制訊號產生器200的示意圖，且圖2B為根據本案一些實施例繪製圖1或圖2A中的部分訊號的波形示意圖。

於一些實施例中，圖1的電壓模式發射器電路100可更包含圖2A的控制訊號產生器200。控制訊號產生器200根據資料訊號DP產生控制訊號EM，其中控制訊號EM可響應資料訊號DP的轉態邊緣（例如為上升邊緣）從第一位準切換到第二位準以導通預加重電路132。例如，控制訊號產生器200包含延遲電路210以及邏輯閘電路220。延遲電路210對資料訊號DP進行延遲，以產生延遲訊號DP_1。於一些實施例中，延遲電路210可由，但不限於，一或多個串接的數位電路（例如為反相器）實施。邏輯閘電路220可根據資料訊號DP以及延遲訊號DP_1產生控制訊號EM。例如，邏輯閘電路220可為，但不限於，非及閘電路。如此一來，如圖2B所示，響應資料訊號DP的上升邊緣，控制訊號EM可從高位準切換到低位準來導通圖1的開關T3。如此，電源電壓VDD可傳輸到節點N1，以提升輸出訊號VOP的上升邊緣的切換速度。於一些實施例中，延遲電路210的延遲時間為可調的，以設定開關T3的導通期間（即控制訊號EM位於低位準的期間，如圖2B的虛線波形所示）。

圖3A為根據本案一些實施例繪製一種非重疊訊號產生器300的示意圖，且圖3B為根據本案一些實施例繪製圖3A中的訊號波形圖。於一些實施例中，圖1的電壓模式發射器電路100更包含圖3A的非重疊訊號產生器300，且資料訊號DP與資料訊號DN不會同時具有高位準。

非重疊訊號產生器300根據資料訊號DINP與資料訊號DINN產生資料訊號DP以及資料訊號DN。於一些實施例中，資料訊號DINP與資料訊號DINN為相位相反的資料訊號（例如為圖2B中的資料訊號DP以及資料訊號DN）。非重疊訊號產生器300包含反相器310與320、邏輯閘電路330與340以及延遲電路350與360。反相器310接收資料訊號DINP以產生訊號S1。反相器320接收資料訊號DINN以產生訊號S2。邏輯閘電路330根據訊號S1以及訊號S3產生資料訊號DP。邏輯閘電路340根據訊號S2以及訊號S4產生資料訊號DN。於此例中，邏輯閘電路330與340中每一者可為，但不限於，非或閘電路。延遲電路350根據資料訊號DP產生訊號S4。延遲電路360根據資料訊號DN產生訊號S3。

藉由上述設置方式，如圖3B所示，資料訊號DP與資料訊號DN不會同時具有高位準。例如，資料訊號DP具有高位準的期間與資料訊號DN具有高位準的期間之間具有一個延遲期間Td。如此，可確保圖1的開關T1與開關T2不會同時導通，以避免產生不必要的短路電流。

圖4為根據本案一些實施例繪製圖1的部分訊號波形圖。在圖4中，訊號CEN為系統中的電流源電路（未示出）的致能訊號，且訊號DEN為驅動電路（其可包含圖1的電壓模式發射器電路100）的致能訊號。在訊號DEN的致能期間內，電壓模式發射器電路100進行運作以根據資料訊號DP與資料訊號DN產生輸出訊號VOP與輸出訊號VON。

在時間t1，訊號CEN與切換訊號SW切換至高位準。此時，系統中的電流源電路剛啟動，且開關T4導通以耦接電阻RL至地。於此條件下，低壓差穩壓器110的輸出端所連接的主要負載為電阻RL。在時間t2，訊號DEN切換到高位準，且切換訊號SW切換到低位準。此時，開關T4不導通，輸出電路130[1]與130[2]開始根據資料訊號DP與資料訊號DN產生輸出訊號VOP，且輸出電路140[1]與140[2]開始根據資料訊號DP與資料訊號DN產生輸出訊號VON。於此條件下，低壓差穩壓器110的輸出端所連接的主要負載為輸出電路130[1]、130[2]、140[1]與140[2]。

換言之，在輸出電路130[1]、130[2]、140[1]與140[2]開始工作前（例如為時間t1），低壓差穩壓器110的輸出端所連接的主要負載為電阻RL。在輸出電路130[1]、130[2]、140[1]與140[2]開始工作之後（例如為時間t2），低壓差穩壓器110的輸出端所連接的主要負載為輸出電路130[1]、130[2]、140[1]與140[2]的等效阻抗。若電阻RL的阻值可設置為接近於輸出電路130[1]、130[2]、140[1]與140[2]的等效阻抗，可降低低壓差穩壓器110在輸出電路130[1]、130[2]、140[1]與140[2]開始工作前後之間所要推動的負載差異，在一實施例中，電阻RL的阻值與輸出電路130[1]、130[2]、140[1]與140[2]的等效阻抗相等或相差小於10歐姆。藉由上述設置方式，可降低低壓差穩壓器110從輕載切換到重載時所感受到的負載差異，使得輸出電路130[1]、130[2]、140[1]與140[2]在開始工作後可更快地接收到穩定的驅動電壓VD。如此，可提高輸出訊號VOP與輸出訊號VON中的第一個位元（即時間t2後所發送的第一個位元）的訊號品質。

類似地，在時間t3，輸出電路130[1]、130[2]、140[1]與140[2]結束工作，且切換訊號SW自低位準切換到高位準以導通開關T4。如此，可提供電阻RL為低壓差穩壓器110的負載。如此，可降低低壓差穩壓器110從重載切換到輕載所感受到的負載差異，以使整體運作更佳穩定。

綜上所述，本案一些實施例中的電壓模式發射器電路具有過電壓保護機制，故可用具有低耐壓的電晶體來實施並同時適用於USB協議中的高電壓訊號範圍。此外，本案一些實施例中的電壓模式發射器電路更設置有預加重、負載切換等機制來提高輸出訊號的品質。

雖然本案之實施例如上所述，然而該些實施例並非用來限定本案，本技術領域具有通常知識者可依據本案之明示或隱含之內容對本案之技術特徵施以變化，凡此種種變化均可能屬於本案所尋求之專利保護範疇，換言之，本案之專利保護範圍須視本說明書之申請專利範圍所界定者為準。

100:電壓模式發射器電路 110:低壓差穩壓器 120:負載切換電路 130[1], 130[2], 140[1], 140[2]:輸出電路 131:資料處理電路 132:預加重電路 133:電壓保護電路 200:控制訊號產生器 210:延遲電路 220:邏輯閘電路 300:非重疊訊號產生器 310, 320:反相器 330, 340:邏輯閘電路 350, 360:延遲電路 CEN:訊號 CL:電容 D1, D2:二極體 DEN:訊號 DINN, DINP, DP, DN:資料訊號 DP_1:延遲訊號 EM:控制訊號 M1, M2:電晶體 N1, N1’:節點 P_DP, P_DM:輸出墊 RL:電阻 RT:終端電阻 S1~S4:訊號 SW:切換訊號 T1~T4, T1’~T2’:開關 Td:延遲期間 VB:偏壓電壓 VD:驅動電壓 VDD:電源電壓 VON, VOP:輸出訊號 t1~t3:時間

［圖1］為根據本案一些實施例繪製的一種電壓模式發射器電路的示意圖；［圖2A］為根據本案一些實施例繪製的一種控制訊號產生器的示意圖；［圖2B］為根據本案一些實施例繪製圖1或圖2A中的部分訊號的波形示意圖；［圖3A］為根據本案一些實施例繪製一種非重疊訊號產生器的示意圖；［圖3B］為根據本案一些實施例繪製圖3A中的訊號波形圖；以及［圖4］為根據本案一些實施例繪製圖1的部分訊號波形圖。

100:電壓模式發射器電路

110:低壓差穩壓器

120:負載切換電路

130[1],130[2],140[1],140[2]:輸出電路

131:資料處理電路

132:預加重電路

133:電壓保護電路

CL:電容

D1,D2:二極體

DP,DN:資料訊號

EM:控制訊號

M1,M2:電晶體

N1,N1’:節點

P_DP,P_DM:輸出墊

RL:電阻

RT:終端電阻

SW:切換訊號

T1~T4,T1’~T2’:開關

VB:偏壓電壓

VD:驅動電壓

VDD:電源電壓

VON,VOP:輸出訊號

Claims

一種電壓模式發射器電路，包含：一低壓差穩壓器，產生一驅動電壓；以及至少一第一輸出電路，耦接至一第一輸出墊以產生一第一輸出訊號，其中該至少一第一輸出電路中每一者包含：一終端電阻，耦接至該第一輸出墊，並經由該第一輸出墊傳輸該第一輸出訊號；一資料處理電路，經由該驅動電壓驅動並根據一第一資料訊號與一第二資料訊號調整一第一節點的一位準；一預加重電路，根據一控制訊號將一電源電壓傳輸到該第一節點以調整該第一輸出訊號的一轉態邊緣；以及一電壓保護電路，耦接在該終端電阻與該預加重電路之間，並根據一偏壓電壓提供一過電壓保護，並耦接該第一節點至該終端電阻；其中，該資料處理電路、該預加重電路及該電壓保護電路包括至少一電晶體，該第一輸出訊號的最高位準大於該資料處理電路、該預加重電路及該電壓保護電路中該些電晶體的耐壓，且該資料處理電路包含：一第一開關，根據該第一資料訊號選擇性導通以傳輸該驅動電壓至該第一節點；以及一第二開關，根據該第二資料訊號選擇性導通，以將該第一節點耦接至地。
如請求項1之電壓模式發射器電路，其中該預加重電路更在一交握模式下根據該控制訊號將該電源電壓傳輸到該第一節點以調整該第一輸出訊號的一位準。
如請求項1之電壓模式發射器電路，其中該電壓保護電路在一資料傳輸模式下根據具有一第一位準的該偏壓電壓提供該過電壓保護，並在一交握模式下根據具有一第二位準的該偏壓電壓調整該第一輸出訊號的一位準，且該第二位準高於該第一位準。
如請求項3之電壓模式發射器電路，其中在該交握模式下，該第一輸出訊號為一通用序列匯流排協議中的一交握訊號。
如請求項1之電壓模式發射器電路，更包含：一負載切換電路，耦接至該低壓差穩壓器以接收該驅動電壓，並在該至少一第一輸出電路開始工作前根據一切換訊號提供一負載給該低壓差穩壓器；其中，該負載與該至少一第一輸出電路的等效阻抗的差異小於10歐姆。
如請求項5之電壓模式發射器電路，其中該負載切換電路包含：一電阻；以及一第三開關，根據該切換訊號導通，以耦接該電阻至地。
如請求項1之電壓模式發射器電路，其中該預加重電路包含：一第三開關，根據該控制訊號選擇性導通以傳輸該電源電壓至該第一節點。
如請求項7之電壓模式發射器電路，更包含：一控制訊號產生器，根據該第一資料訊號產生該控制訊號，其中該控制訊號響應該第一資料訊號的一上升邊緣自一第一位準切換到一第二位準，以導通該預加重電路中的該第三開關。
如請求項8之電壓模式發射器電路，其中該控制訊號產生器包含：一延遲電路，對該第一資料訊號進行延遲以產生一延遲訊號；以及一邏輯閘電路，根據該第一資料訊號與該延遲訊號產生該控制訊號。
如請求項8之電壓模式發射器電路，更包含：至少一第二輸出電路，耦接至一第二輸出墊以產生一第二輸出訊號，其中該第一輸出訊號與該第二輸出訊號為一組差分訊號，且該至少一第二輸出電路與該至少一第一輸出電路具有相同電路結構。
如請求項1之電壓模式發射器電路，其中該電壓保護電路包含：複數個電晶體，串聯耦接於該第一節點以及該終端電阻之間，並根據該偏壓電壓導通以提供該過電壓保護；以及複數個二極體，該些二極體串聯耦接並與該些電晶體中之一第一電晶體並聯耦接以提供該過電壓保護，其中該第一電晶體耦接至該終端電阻。
如請求項1之電壓模式發射器電路，更包含：一非重疊訊號產生器，根據一第三資料訊號與一第四資料訊號產生該第一資料訊號與該第二資料訊號，其中該第一資料訊號與該第二資料訊號不會同時具有高位準。