CN1959801A - 双用驱动器 - Google Patents

双用驱动器 Download PDF

Info

Publication number
CN1959801A
CN1959801A CNA2006101435383A CN200610143538A CN1959801A CN 1959801 A CN1959801 A CN 1959801A CN A2006101435383 A CNA2006101435383 A CN A2006101435383A CN 200610143538 A CN200610143538 A CN 200610143538A CN 1959801 A CN1959801 A CN 1959801A
Authority
CN
China
Prior art keywords
transistor
differential
pattern
signal
under
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101435383A
Other languages
English (en)
Other versions
CN100489955C (zh
Inventor
李耿民
程煜烽
刘文博
区蔚行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Publication of CN1959801A publication Critical patent/CN1959801A/zh
Application granted granted Critical
Publication of CN100489955C publication Critical patent/CN100489955C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Abstract

一种双用驱动器，包括一输入控制单元，用以通过共享一对输入端，在一第一模式下接收与一第一标准兼容的一第一输入信号，而在一第二模式下接收与一第二标准兼容的一第二输入信号；以及一电流切换电路，包括一第一以及一第二差动对，用以分别在第一、第二模式下，使能该第一与该第二差动对，通过一对输出端输出与该第一标准兼容的一第一输出信号或与该第二标准兼容的一第二输出信号至该对输出端上。

Description

双用驱动器
技术领域
本发明有关于输出驱动器，特别有关一种双用驱动器(dual-function)，其能够在不同模式下输出与低压差动信令(LVDS)标准或传输最小差分信号(TMDS)兼容的差动输出信号。
背景技术
低压差动信令(low voltage differential signaling；LVDS)为一种多数笔记型计算机制造者所使用的一种高速且低电源损耗的接口，可在处理器(CPU)与液晶显示器之间，建立一个直接式数字连接。它提供相当高的传输速率，仅需要很低的电源，且只产生很小的干扰，LVDS技术最好适用于短距离传输线，LVDS技术亦尝试用于传输至桌上型显示器，但无法得到其最佳效果。
图1A表示LVDS输出驱动器141与接收器18中一对应的输入单元182。如图所示，LVDS输出驱动器141为一电流型信号线驱动器，通过电流操纵(current steering)在接收器18中的输入单元182之上建立一差动电压。举例而言，通过开关A导通且开关B截止，电流Iref经由信号线19、终端电阻2RT(约为100欧姆)传输至接收器18，而信号线/19连到接地端；而当开关B导通且开关A截止时，电流Iref经由信号线/19、终端电阻2RT(约为100欧姆)传输至接收器18，而信号线19连到接地端。
传输最小差分信号(TMDS)为一种用于传输数字数据至一显示器的标准。在此技术中，信号会被最佳化，以便减少电磁干扰(EMI)，并能允许信号能快速地传输且具有高准确率。在TMDS技术中的差动电路，允许互补且振幅受限的信号，被传输在一组双绞线之上，而不需使用较贵的同轴缆线。TMDS传输器会编译且串行地在一TMDS Link上传输一数据流至一接收器，而音频与同步信息被串行化且使用三组双绞线传送，并且作为时序控制的频率信号通过另一组双绞线传送。
如图1B所示，TMDS输出驱动器142为一电流型信号线驱动器，通过控制开关D及/D，在信号线191及/191上产生一差动信号。举例来说，当开关D导通时，在信号线191上的电流Idr，会通过约为50欧姆的终端电阻RT，拉低接收器18’中输入单元184的节点N1上的电压。在此时，没有承载电流的另一条信号线/191，会维持在电源电压Avcc(3.3V)的电平，因此可得到一个差动电压摆幅。
一般而言，传输LVDS信号及TMDS信号的LVDS传输器与TMDS传输器分别地设置在不同的芯片上。
发明内容
本发明提供一种双用驱动器，包括一电流切换电路，包括一第一至一第四晶体管；以及一输入控制单元，通过共享一对输入端，在一第一模式下，接收与低压差动信令(LVDS)标准兼容的一第一输入信号，而在一第二模式下，接收与传输最小差分信号(TMDS)标准兼容的一第二输入信号，其中该输入控制器在该第一模式下，根据该第一输入信号，控制该第一至该第四晶体管动作成一低压差动信令驱动器，用以通过一对输出端，输出与该低压差动信令标准兼容的一第一输出信号，并在该第二模式下，根据该第二输入信号，控制该第一至该第四晶体管动作成一传输最小差分信号驱动器，用以通过该对输出端，输出与该传输最小差分信号标准兼容的一第二输出信号，其中该第一与该第二晶体管为PMOS晶体管，而该第三与该第四晶体管为NMOS晶体管。
本发明亦提供另一种双用驱动器，包括一输入控制单元，用以通过一对输入端，在一第一模式下接收与一第一标准兼容的一第一输入信号，而在一第二模式下接收与一第二标准兼容的一第二输入信号；以及一电流切换电路，包括一第一以及一第二差动对，其中该输入控制单元在该第一模式下，使能该第一与该第二差动对，通过一对输出端输出与该第一标准兼容的一第一输出信号，并在该第二模式下，使能该第一与该第二差动对，输出与该第二标准兼容的一第二输出信号至该对输出端上，并且该第一与该第二标准适用于数字图像界面，其中该第一差动对由PMOS晶体管所构成，而该第二差动对由NMOS晶体管所构成。
附图说明
图1A表示一LVDS输出驱动器与接收器中一对应的输入单元；
图1B表示一TMDS输出驱动器；
图2是发明人所知道的传统TMDS与LVDS传输器的输出驱动器的一组合结构；
图3A所示为本发明中双用驱动器的一实施例；
图3B为本发明中双用驱动器的另一实施例；
图3C为本发明中双用驱动器的另一实施例；
图4为阱(well)控制器的一实施例；
图5A为双用驱动器在LVDS模式下的输出波形图；
图5B为双用驱动器在TMDS模式下的输出波形图；
图6为传输单元的一实施例；以及
图7为一通信系统的一实施例。
【主要元件符号说明】
4、141：LVDS输出驱动器；
2、142：TMDS输出驱动器；
10：第一差动对；
18、18’：接收器；
19、/19、191、/191：信号线；
20：第二差动对；
25：箝制装置；
30：电流切换电路；
40N、40P：输入控制器；
50：阱控制器；
100A、100B、100C：双用驱动器；
182、184：输入单元；
200：输出单元；
210：第一串行化器；
220：第二串行化器；
300：传输单元；
410：图形控制器；
420：接收单元；
500：通信系统；
I1：固定电流源；
I2：选择式电流源；
ND1、ND2：节点；
FNW：N阱；
RT：终端电阻；
A、B、D、/D：开关；
Iref、Idr：电流；
VCC、Avcc、Vdd：电源电压；
BP、BP：输入端；
TXP、TXN：输出端；
DN、DP：信号；
T1～T6、P0～P14、N1～N14：晶体管；
BUN1、BUN2、BUP1、BUP2：缓冲器；
GCP、GCN：栅极控制器；
TG1～TG4：传输门；
SMODE：模式选择信号；
SS1、SS2：数据信号；
SLVDS、STMDS：差动信号；
VN1、VP1、VN2、VP2：电压。
具体实施方式
为了让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合所附图示，作详细说明如下。
在LVDS传输单元中的输出驱动器和TMDS传输单元中的输出驱动器之间，存在许多差异点。举例来说，对LVDS传输单元中的输出驱动器而言，在其对应的接收器中并不需要一参考电压，并且LVDS传输单元在一般情况下的共模电压Vcm为1.25V。但是，对于TMDS传输单元中的输出驱动器而言，在其对应的接收器中需要一个约为3.3V的稳定参考电压(电源电压)Avcc，并且共模电压Vcm为3V。再者，在LVDS传输单元中，输出驱动器的输出差动电压的摆幅与共模电压相差250mV～450mV，而在TMDS传输单元中，输出驱动器的输出差动电压的摆幅与共模电压相差400mV～600mV。因此，若LVDS传输单元与TMDS传输单元直接共享输出端，而不修改TMDS与LVDS输出驱动器的结构，不同的共模电压将会造成无法兼容，此问题将在以下加以说明。
图2为发明人所知道的传统TMDS与LVDS传输器的输出驱动器的一组合结构，但这并非习知技术，目的在于指出发明人所发现的问题。
如图所示，一般而言，应用于LVDS传输器的输出驱动器2中的电源电压VCC为2.5V，而且外部接收器的输入单元182中的电源电压Avcc为3.3V。在TMDS模式时，LVDS输出驱动器2会被禁能(disabled)，而用在TMDS传输器中的TMDS输出驱动器4会被使能(enabled)，并且在输入端BP与BP上的电压都会是高电平(2.5V)，而且根据信号DN与DP，输出端(信号线)TXP与TXN之一会由3.3V被拉低到2.5V。然而，输出端(信号线)TXP与TXN上的电压会高于LVDS输出驱动器2中的电源电压VCC，因此将会产生漏电流通过晶体管T1与T3流往电源电压VCC，使得输出驱动器4的输出差动摆幅(output differential swing)变小。再者，若MOS晶体管T1～T6都是2.5V的元件，将可能会因为输出端(信号线)TXP与TXN上的电压，而发生击穿的现象。
针对漏电流所产生的问题，本发明的实施例提供一双用驱动器，其能够在不同模式下，输出与低压差动信令(LVDS)标准或传输最小差分信号(TMDS)标准兼容的输出差动信号。
图3A所示为本发明中双用驱动器的一实施例。如图所示，双用驱动器100A包括一电流切换电路(current steering)30以及一输入控制单元(由两个输入控制器40N与40P所构成)。
电流切换电路30包括一固定电流源I1、一第一差动对10、一第二差动对20以及一选择式电流源I2，其中选择式电流源I2可在不同模式下提供不同大小的电流。
举例而言，在LVDS模式时，选择式电流源I2提供3.6mA的电流，而在TMDS模式时，选择式电流源I2提供12.0mA的电流。第一差动对10包括晶体管P1与P2，晶体管P1包括一第一端耦接节点ND1、一控制端耦接输入控制器40N，以及一第二端耦接至输出端TXP，而晶体管P2包括一第一端耦接节点ND1、一控制端耦接输入控制器40P，以及一第二端耦接至输出端TXN。第二差动对20包括晶体管N1与N2，晶体管N1包括一第一端耦接节点ND2、一控制端耦接输入控制器40N，以及一第二端耦接至输出端TXP，而晶体管N2包括一第一端耦接节点ND2、一控制端耦接输入控制器40P，以及一第二端耦接至输出端TXN。
输入控制器40N与40P(输入控制单元)通过共享一对输入端BN与BP，在LVDS模式下，接收与低压差动信令(LVDS)标准兼容的一第一输入信号，而在TMDS模式下，接收与传输最小差分信号(TMDS)标准兼容的一第二输入信号。在LVDS模式下，输入控制器40N与40P会根据输入端BP与BN上的输入信号，控制该第一与第二差动对10与20动作成一低压差动信令驱动器，以便通过输出端TXP与TXN，输出与该低压差动信令标准兼容的一第一输出信号。在TMDS模式下，输入控制器40N与40P会根据根据输入端BP与BN上的输入信号，控制第一与第二差动对10与20动作成一传输最小差分信号驱动器，以便通过输出端TXP与TXN，输出与该传输最小差分信号标准兼容的一第二输出信号。
图3B为本发明中双用驱动器的另一实施例。如图所示，双用驱动器100B与图3A中所示的相似，除了一箝制装置25耦接在输出端TXP与TXN与第二差动对20之间，作为第二差动对20的保护电路。在此实施例，箝制装置25包括晶体管N3与N4，且晶体管N3与N4的栅极耦接至一个2.5V的电源电压(例如Vdd)，使得外部电源电压(例如3.3V)将不会直接施加到第二差动对20。举例而言，箝制装置25会将晶体管N1与N2的漏极上的电压降到2.5V，因此可以避免晶体管发生击穿。双用驱动器100B的动作与结构和图3A所示者相似，在此不再累述。
图3C为本发明中双用驱动器的另一实施例。如图所示，第一、第二差动对10与20以及箝制装置25和图3B所示的相似，在此不再累述。
晶体管P0耦接在2.5V的电源电压与节点ND1之间，由信号S0(例如0V)所控制，用以作为图3A与图3B中的固定电流源I1。晶体管N13与N14耦接在0V的电源电压与节点ND2之间，分别由信号S2与S1所控制，用以作为图3A与图3B中的选择式电流源I2。举例而言，在LVDS模式下，晶体管N13会导通，而晶体管N14会截止，用以提供一个3.6mA的电流，而在TMDS模式下，晶体管N13与N14都会导通，用以提供一个12.0mA的电流。图3C中所示的电流切换电路更包括一阱控制器50，耦接至双用驱动器100C中所有PMOS晶体管的N阱(N-well)FNW，用以根据2.5V的电源电压或或输出端TXP与TXN上3.3V的外部电源电压，对所有PMOS晶体管的N阱FNW进行充电。
输入控制器40N与40P各包括一栅极控制器、两个传输门以及两个缓冲器。在输入控制器40N中，缓冲器BUN1通过传输门TG1(由晶体管N9与P7所构成)耦接在输入端BN与晶体管P1的控制端之间。缓冲器BUN2通过传输门TG2(由晶体管N11与P9所构成)耦接在输入端BN与晶体管N1的控制端之间。栅极控制器GCN耦接至晶体管P1的栅极，并且由晶体管P3、P5与N6、N7所构成。
晶体管P3包括：一第一端，耦接至晶体管P1的控制端；一第二端，耦接N阱FNW；以及一控制端，耦接至2.5V的电源电压。晶体管P5包括一第一端，耦接N阱FNW；一控制端，耦接2.5V的电源电压；以及一第二端，耦接晶体管P7。晶体管N6包括：一第一端，耦接晶体管P7的控制端；一控制端，耦接2.5V的电源电压；以及一第二端，耦接晶体管N7。晶体管N7包括：一第一端，耦接晶体管N6的第二端；一第二端，耦接0V的电源电压(接地电位)；以及一控制端，耦接至一模式选择信号SMODE。
在输入控制器40P中，缓冲器BUP1通过传输门TG3(由晶体管N10与P8所构成)耦接在输入端BP与晶体管P2的控制端之间。缓冲器BUP2通过传输门TG4(由晶体管N12与P10所构成)耦接在输入端BP与晶体管N2的控制端之间。栅极控制器GCP耦接至晶体管P2的栅极，并且由晶体管P4、P6与N5、N8所构成。
晶体管P4包括：一第一端，耦接至晶体管P2的控制端；一第二端，耦接N阱FNW；以及一控制端，耦接至2.5V的电源电压。晶体管P6包括：一第一端，耦接N阱FNW；一控制端，耦接2.5V的电源电压；以及一第二端，耦接晶体管P8。晶体管N5包括：一第一端，耦接晶体管P8的控制端：一控制端，耦接2.5V的电源电压；以及一第二端，耦接晶体管N8。晶体管N8包括：一第一端，耦接晶体管N5的第二端；一第二端，耦接0V的电源电压(接地电位)；以及一控制端，耦接至一模式选择信号SMODE。
图4为阱控制器50的一实施例。如图所示，阱控制器50包括四个PMOS晶体管P11～P14，用以根据2.5V的电源电压或或输出端TXP与TXN上3.3V的外部电源电压，对所有PMOS晶体管的N阱FNW进行充电。晶体管P11包括：一第一端，耦接输出端TXP；一控制端，耦接2.5V的电源电压；以及一第二端，耦接双用驱动器100C中PMOS晶体管的N阱FNW。晶体管P12包括：一第一端，耦接N阱FNW；一控制端，耦接输出端TXP；以及一第二端，耦接2.5V的电源电压。晶体管P13包括：一第一端，耦接输出端TXN；一控制端，耦接2.5V的电源电压；以及一第二端，耦接N阱FNW。晶体管P14包括：一第一端，耦接N阱FNW；一控制端，耦接输出端TXN；以及一第二端，耦接2.5V的电源电压，其中晶体管P12的第一端与晶体管P11的第二端耦接在一起，而晶体管P14的第一端与晶体管P13的第二端耦接在一起。
双用驱动器100C的动作参考图3C与图4说明如下：
状态一：LVDS模式(SMODE为高电位，例如2.5V)
在选择式电流源中，晶体管N13导通而晶体管N14截止，用以提供所需的3.6mA的电流，以便在输出端TXP与TXN的间提供具有360mV的电压摆幅。由于模式选择信号SMODE为高电位，所有的缓冲器BUN1、BUP1、BUN2与BUP2都会被使能，用以将输入端BN与BP上的输入信号传输至传输门TG1～TG4。由于晶体管N3与N4其栅极都耦接2.5V的电源电压，因此晶体管N3与N4会一直保持导通。
同时，当模式选择信号SMODE为高电位时，晶体管N5～N8都会被导通，将电压VP1与VN1都拉到0V(接地电压)，因此传输门TG1与TG3会被使能。由于晶体管N11与N12的控制端都耦接至2.5V的电源电压，并且晶体管P9与P10的控制端都耦接至接地电压，因此传输门TG2与TG4会一直维持被使能。换言之，在此模式中，传输门TG1～TG4全部都会被使能，输入端BN与BP上的信号(例如7bit的LVDS数据信号)都会被传送，用以切换晶体管P1～P2与N1～N2。要注意的是，晶体管P3～P6由于其栅极耦接至2.5V的电源电压而截止，因此对此模式下的信号传输不会造成影响。
晶体管P1～P2与N1～N2根据输入端BN与BP上的信号来切换电流，举例而言，假设输入端BN与BP上的信号分别为低电位与高电位，晶体管P1与N2会导通而晶体管N1与P2会截止，将会有3.6mA的电流通过输出端TXP流至一对应的外部装置，再流回至输出端TXN，以便在输出端TXN与TXP上建立一个具有大约360mV的差动电压，并且其共模电压为1.25V。一般而言，在LVDS模式中，输出端TXN与TXP在1.07V～1.43V间摆动。
在阱控制器50中，由于晶体管P11与P13会一直保持截止，而晶体管P12与P14会一直保持导通，所以当输出端TXN与TXP在1.07V～1.43V间摆动时，N阱上的电压会被拉高至2.5V。因此，图3C中所有PMOS晶体管的N阱FWN都会被拉高至2.5V，故可以避免闭锁(latch-up)的发生。
状态二：TMDS模式(SMODE为低电位，例如0V)
在选择式电流源中，晶体管N13与N14会导通，用以提供TMDS传输所需的3.6mA的电流。由于模式选择信号SMODE为低电位，缓冲器BUN1与BUP1会被禁能，只有缓冲器BUN2与BUP2会被使能用以将输入端BN与BP上的信号传输至传输端TG2与TG4。
晶体管P1与P2都会截止，只有晶体管N1与N2会根据输入端BN与BP上的信号导通用以切换电流。换言之，输入端BN与BP上的信号(例如10bit的TMDS数据信号)都会被传送，用以切换晶体管N1～N2。举例而言，若输入端BN与BP上的信号分别为低电位与高电位，晶体管N2会导通且晶体管N1会截止，将会有12mA的电流由3.3V的外部电源电压，通过一接收端电阻(例如图2中的电阻RT)流到晶体管N2，以便在输出端TXN与TXP上提供比3.3V外部电源电压低600mV的电压降。换言之，输出端TXP与TXN上的电压分别为3.3V与2.7V。
或着是说，输入端BN与BP上的信号分别为高电位与低电位，晶体管N1会导通且晶体管N2会截止，将会有12mA的电流由3.3V的外部电源电压，通过一接收端电阻(例如图2中的电阻RT)流到晶体管N1，以便在输出端TXN与TXP上提供比3.3V外部电源电压低600mV的电压。换言之，输出端TXN与TXP上的电压分别为3.3V与2.7V。
同时，在阱控制器50中，由于输出端TXP或TXN上较高的电压(3.3V)将会使得晶体管P11或P13导通，因此N阱FNW将会被拉高至3.3V的外部电源电压。换言之，阱控制器50使得图3C中所有PMOS的N阱上的电压会一直跟随着输出端TXP与TXN上较高的电压，以便避免PMOS晶体管发生闭锁(latch-up)的情况。
由于N阱FNW被拉高至3.3V，所以晶体管P3～P6都会导通，且节点VN1、VN2、VP1与VP2上的电压亦会随之被拉高至3.3V。当节点VN1、VN2、VP1与VP2上的电压被拉高至3.3V，晶体管P1～P2与P7～P8都会被完全地截止，以便避免漏电流由输出端TXN或TXP流往2.5V的电压电压。当模式选择信号SMODE为低电位时，晶体管N7与N8都会被截止，并且晶体管N5与N6都会因为节点VP1与VN1上3.3V的电压而被截止，因此不会对节点VN1与VP1上的电压产生影响。
要注意的是，晶体管N1与N2的漏极上的电压会被箝制装置箝制在2.5V以下，使得输出端TXP与TXN上的电压(接近3.3V)不会直接施加(stressed)至晶体管N1与N2，以便避免晶体管N1与N2发生击穿。
图5A为双用驱动器在LVDS模式下的输出波形图。如图所示，差动摆幅将有366mV，而共模电压将被限制在1.25V。图5B为双用驱动器在TMDS模式下的输出波形图，如图所示，上电压限制在3.3V。由此可知，双用驱动器将可以在TMDS模式下传输TMDS信号，而在LVDS模式下传输LVDS信号。再者，在双用驱动器中，漏电流与元件的击穿都可以被避免。
在本发明的实施例中，缓冲器BUN1、BUN2、BUP1与BUP2各包括有一反相器耦接至输入端、一AND门耦接至模式选择信号SMODE或电源电压，以及四个反相器耦接至对应传输门。在缓冲器BUN1与BUP1中AND门的一输入端耦接至模式选择信号SMODE，而缓冲器BUN1与BUP1中AND门的一输入端耦接至模式选择信号2.5V的电源电压，使得缓冲器BUN2与BUP2在LVDS模式以及TMDS模式下都会被使能，但缓冲器BUN1与BUP1仅在LVDS模式下会被使能。要注意的是，耦接至传输门的反相器增加，驱动能力也会增加，但相对的芯片面积与电力损耗亦会增加。
图6为传输单元的一实施例。如图所示，传输单元300包括一第一串行化器(serializer)210、一第二串行化器220，以及一输出单元200。其中输出单元200包括多个图3A、3B或3C所示的双用驱动器100A、100B或100C。第一串行化器210用以输出7位的LVDS数据信号SS1，而第二串行化器220用以输出10位的TMDS数据信号SS2。在LVDS模式中，输出单元200会输出与LVDS标准兼容的差动信号SLVDS至一对应的接收单元，而在TMDS模式中，输出单元200会输出与TMDS标准兼容的差动信号STMDS至一对应的接收单元。
由于输出单元200中的驱动器可以在不同模式下，输出与LVDS标准或TMDS标准兼容的差动信号，因此传输单元300可以通过同一个传输线传输信号至一TMDS接收器或一LVDS接收器，而不会有不兼容或元件发生击穿的情况。
图7为一通信系统的一实施例。如图所示，通信系统500包括图6中所示的传输单元300、一图形控制器410以及一接收单元420。举例而言，图形控制器410与传输单元300可整合至一印刷电路板之上，用以通过一数字图像接口，提供数字图像数据至接收单元420。再者，接收单元420用以接收来自传输单元300的数据，且可为整合在一显示模块(例如一液晶模块、一阴极射线管、或等离子体显示模块)的一LVDS接收器或一TMDS接收器。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，当可作些许更动与润饰，因此本发明的保护范围当视所附的权利要求所限定的为准。

Claims (10)

1.一种双用驱动器，包括：
一电流切换电路，包括一第一至一第四晶体管；以及
一输入控制单元，通过共享一对输入端，在一第一模式下，接收与低压差动信令标准兼容的一第一输入信号，而在一第二模式下，接收与传输最小差分信号标准兼容的一第二输入信号，其中该输入控制器在该第一模式下，根据该第一输入信号，控制该第一至该第四晶体管动作成一低压差动信令驱动器，用以通过一对输出端，输出与该低压差动信令标准兼容的一第一输出信号，并在该第二模式下，根据该第二输入信号，控制该第一至该第四晶体管动作成一传输最小差分信号驱动器，用以通过该对输出端，输出与该传输最小差分信号标准兼容的一第二输出信号；
其中该第一与该第二晶体管为PMOS晶体管，而该第三与该第四晶体管为NMOS晶体管。
2.如权利要求1所述的双用驱动器，其中该电流切换电路还包括：
一固定电流源，耦接在一第一电源电压以及该第一与该第二晶体管之间；以及
一选择式电流源，耦接在该第三与该第四晶体管以及一第二电源电压之间；
其中该选择式电流源在该第一模式下提供一第一电流，而在该第二模式下提供大于该第一电流的一第二电流。
3.如权利要求1所述的双用驱动器，其中该输入控制单元包括一第一以及一第二栅极控制单元，用以在该第二模式下，根据一模式选择信号，使该第一与该第二晶体管截止。
4.如权利要求1所述的双用驱动器，还包括一箝制装置，其耦接在该对输出端与该第三与该第四晶体管之间，其中该箝制装置包括一第五以及一第六晶体管，而且该第五与该第六晶体管的栅极耦接该第一电源电压。
5.如权利要求2所述的双用驱动器，还包括一阱控制器，耦接至该对输出端，用以根据该第一电源电压或高于该第一电源电压的一外部电源电压，对该PMOS晶体管的一N阱进行充电。
6.一种双用驱动器，包括：
一输入控制单元，用以通过共享一对输入端，在一第一模式下接收与一第一标准兼容的一第一输入信号，而在一第二模式下接收与一第二标准兼容的一第二输入信号；以及
一电流切换电路，包括一第一以及一第二差动对，其中该输入控制单元在该第一模式下，使能该第一与该第二差动对，通过共享一对输出端输出与该第一标准兼容的一第一输出信号，并在该第二模式下，使能该第一与该第二差动对，输出与该第二标准兼容的一第二输出信号至该对输出端上，并且该第一与该第二标准适用于数字图像界面；
其中该第一差动对由PMOS晶体管所构成，而该第二差动对由NMOS晶体管所构成。
7.如权利要求6所述的双用驱动器，还包括一箝制装置，耦接在该对输出端与该第二差动对之间，并且包括一第一与一第二晶体管，具有耦接至一第一电源电压的控制端，用以使得一外部电源电压不会直接施加至该第二差动对。
8.如权利要求7所述的双用驱动器，还包括一阱控制器，耦接至该对输出端，用以根据该第一电源电压或高于该第一电源电压的一外部电源电压，对该第一差动对中的PMOS晶体管的N阱进行充电。
9.如权利要求6所述的双用驱动器，该中该输入控制单元包括：
一第一以及一第二栅极控制单元，用以在该第二模式下，根据一模式选择信号，将该第一差动对关闭；
一第一至一第四传输门，用以耦接在该第一与该第二差动对的输入端以及该对输入端之间；以及
多个缓冲器，耦接在该第一至该第四传输门以及该对输入端之间，用以在该第一模式下，暂存该第一输入信号，而在该第二模式下，暂存该第二输入信号。
10.如权利要求6所述的双用驱动器，该中该电流切换电路还包括：
一固定电流源，耦接在一第一电源电压与该第一差动对之间；以及
一选择式电流源，耦接在一第二电源电压的该第二差动对之间，用以在该第一模式下提供一第一电流，而在该第二模式下提供大于该第一电流的一第二电流。
CNB2006101435383A 2005-11-10 2006-11-10 双用驱动器 Active CN100489955C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US73563505P 2005-11-10 2005-11-10
US60/735,635 2005-11-10

Publications (2)

Publication Number Publication Date
CN1959801A true CN1959801A (zh) 2007-05-09
CN100489955C CN100489955C (zh) 2009-05-20

Family

ID=38071469

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101435383A Active CN100489955C (zh) 2005-11-10 2006-11-10 双用驱动器

Country Status (3)

Country Link
US (1) US7538588B2 (zh)
CN (1) CN100489955C (zh)
TW (1) TWI323080B (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7965121B2 (en) 2008-01-03 2011-06-21 Mediatek Inc. Multifunctional output drivers and multifunctional transmitters using the same
CN102402239A (zh) * 2010-09-15 2012-04-04 晨星软件研发(深圳)有限公司 具高输出电压的低电压传输装置
US8179984B2 (en) 2008-11-12 2012-05-15 Mediatek Inc. Multifunctional transmitters
CN103248352A (zh) * 2012-11-26 2013-08-14 威盛电子股份有限公司 低电压差动信号驱动电路以及相容于有线传输的电子装置
CN103389768A (zh) * 2013-05-07 2013-11-13 威盛电子股份有限公司 差分信号驱动器
CN103582853A (zh) * 2011-06-30 2014-02-12 晶像股份有限公司 单端可配置多模式驱动器
CN104218905A (zh) * 2013-06-04 2014-12-17 原景科技股份有限公司 差动放大器及驱动电路
US9281969B2 (en) 2011-06-30 2016-03-08 Silicon Image, Inc. Configurable multi-dimensional driver and receiver
US9306563B2 (en) 2013-02-19 2016-04-05 Lattice Semiconductor Corporation Configurable single-ended driver
CN105939156A (zh) * 2015-03-05 2016-09-14 联发科技股份有限公司 输入缓冲电路
CN110515874A (zh) * 2019-09-11 2019-11-29 上海兆芯集成电路有限公司 驱动系统
CN110784208A (zh) * 2019-09-25 2020-02-11 芯创智（北京）微电子有限公司 一种同时支持hdmi和lvds的混合模式发送器电路
CN113918503A (zh) * 2021-10-28 2022-01-11 联芸科技（杭州）有限公司 发送电路、电子器件、芯片和电子设备

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8653853B1 (en) * 2006-12-31 2014-02-18 Altera Corporation Differential interfaces for power domain crossings
US7956645B2 (en) * 2008-03-17 2011-06-07 Broadcom Corporation Low power high-speed output driver
US9246715B1 (en) * 2009-04-29 2016-01-26 Altera Corporation Pre-emphasis circuitry including a pre-emphasis voltage variation compensation engine
TWI491180B (zh) * 2010-09-08 2015-07-01 Mstar Semiconductor Inc 具高輸出電壓的低電壓傳輸裝置
US8633756B2 (en) * 2011-07-21 2014-01-21 National Semiconductor Corporation Low voltage differential signaling (LVDS) circuitry and method for dynamically controlling common mode voltage at input
US8531205B1 (en) 2012-01-31 2013-09-10 Altera Corporation Programmable output buffer
US9239586B2 (en) 2013-12-04 2016-01-19 Industrial Technology Research Institute Leakage-current start-up reference circuit
EP3340466A1 (en) * 2016-12-22 2018-06-27 Nxp B.V. Low voltage differential signalling device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6696852B1 (en) * 2000-07-25 2004-02-24 Artisan Components, Inc. Low-voltage differential I/O device
US6590432B1 (en) * 2002-09-26 2003-07-08 Pericom Semiconductor Corp. Low-voltage differential driver with opened eye pattern
TWI280498B (en) * 2003-10-28 2007-05-01 Via Tech Inc Combined output driver
US7253663B2 (en) * 2005-06-15 2007-08-07 Ati Technologies Inc. Apparatus and methods for self-biasing differential signaling circuitry having multimode output configurations for low voltage applications

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8416005B2 (en) 2008-01-03 2013-04-09 Mediatek Inc. Multifunctional output drivers and multifunctional transmitters using the same
US7965121B2 (en) 2008-01-03 2011-06-21 Mediatek Inc. Multifunctional output drivers and multifunctional transmitters using the same
US8179984B2 (en) 2008-11-12 2012-05-15 Mediatek Inc. Multifunctional transmitters
CN102402239B (zh) * 2010-09-15 2014-02-19 晨星软件研发(深圳)有限公司 具高输出电压的低电压传输装置
CN102402239A (zh) * 2010-09-15 2012-04-04 晨星软件研发(深圳)有限公司 具高输出电压的低电压传输装置
US9240784B2 (en) 2011-06-30 2016-01-19 Lattice Semiconductor Corporation Single-ended configurable multi-mode driver
US9281969B2 (en) 2011-06-30 2016-03-08 Silicon Image, Inc. Configurable multi-dimensional driver and receiver
CN103582853B (zh) * 2011-06-30 2016-08-24 美国莱迪思半导体公司 单端可配置多模式驱动器
US9071243B2 (en) 2011-06-30 2015-06-30 Silicon Image, Inc. Single ended configurable multi-mode driver
CN103582853A (zh) * 2011-06-30 2014-02-12 晶像股份有限公司 单端可配置多模式驱动器
CN103248352B (zh) * 2012-11-26 2015-11-18 威盛电子股份有限公司 低电压差动信号驱动电路以及相容于有线传输的电子装置
CN103248352A (zh) * 2012-11-26 2013-08-14 威盛电子股份有限公司 低电压差动信号驱动电路以及相容于有线传输的电子装置
US9306563B2 (en) 2013-02-19 2016-04-05 Lattice Semiconductor Corporation Configurable single-ended driver
CN103389768B (zh) * 2013-05-07 2015-11-18 威盛电子股份有限公司 差分信号驱动器
CN103389768A (zh) * 2013-05-07 2013-11-13 威盛电子股份有限公司 差分信号驱动器
CN104218905A (zh) * 2013-06-04 2014-12-17 原景科技股份有限公司 差动放大器及驱动电路
CN104218905B (zh) * 2013-06-04 2017-07-18 原景科技股份有限公司 差动放大器及驱动电路
CN105939156A (zh) * 2015-03-05 2016-09-14 联发科技股份有限公司 输入缓冲电路
CN105939156B (zh) * 2015-03-05 2018-11-09 联发科技股份有限公司 输入缓冲电路
CN110515874A (zh) * 2019-09-11 2019-11-29 上海兆芯集成电路有限公司 驱动系统
CN110515874B (zh) * 2019-09-11 2021-06-29 上海兆芯集成电路有限公司 驱动系统
CN110784208A (zh) * 2019-09-25 2020-02-11 芯创智（北京）微电子有限公司 一种同时支持hdmi和lvds的混合模式发送器电路
CN113918503A (zh) * 2021-10-28 2022-01-11 联芸科技（杭州）有限公司 发送电路、电子器件、芯片和电子设备
CN113918503B (zh) * 2021-10-28 2024-03-29 联芸科技(杭州)股份有限公司 发送电路、电子器件、芯片和电子设备

Also Published As

Publication number Publication date
TW200719582A (en) 2007-05-16
TWI323080B (en) 2010-04-01
CN100489955C (zh) 2009-05-20
US20070127518A1 (en) 2007-06-07
US7538588B2 (en) 2009-05-26

Similar Documents

Publication Publication Date Title
CN1959801A (zh) 双用驱动器
US7795919B2 (en) Transmitter driver circuit in high-speed serial communications system
US20080116935A1 (en) Source-coupled differential low-swing driver circuits
JP4960833B2 (ja) シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路
CN1320758C (zh) 发送电路、传输电路以及驱动装置
CN1185823C (zh) 输出缓冲器电路
CN103283148B (zh) 具有预加重的电压模式驱动器
CN1109405C (zh) 具有低击穿电压的输出缓冲电路
CN1742438A (zh) 组合传输器
US7411421B1 (en) Apparatus and method for generating differential signal using single-ended drivers
CN101150321B (zh) 输出驱动电路、信号转换方法以及并行转串行发送器
JP2007213009A (ja) 液晶表示パネルにおけるソースドライバーのレシーバー
CN1162973C (zh) 电平偏移通过门电路
CN101667385A (zh) 显示器
US20130076404A1 (en) Low voltage differential signal driving circuit and electronic device compatible with wired transmission
CN1287520C (zh) 电流驱动器电路
CN103947114B (zh) 带有内置去加重的高速预驱动器和电压电平转换器
US8823421B2 (en) Pre-emphasis circuit
CN1901374A (zh) 差动渥尔曼放大器电流型驱动器
CN1917370A (zh) 能够利用抑制功率消耗的增加来提高操作速度的接收机
CN1694358A (zh) 电平转换器及采用该转换器的平板显示器
US20200357358A1 (en) Display driver integrated circuit and display device including the same
JP7051694B2 (ja) ドライバ回路およびその制御方法、並びに、送受信システム
CN1213222A (zh) 输入电路
CN1630191A (zh) 输入缓冲器和包括该输入缓冲器的半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant