CN1694358A - 电平转换器及采用该转换器的平板显示器 - Google Patents

电平转换器及采用该转换器的平板显示器 Download PDF

Info

Publication number
CN1694358A
CN1694358A CNA2005100684524A CN200510068452A CN1694358A CN 1694358 A CN1694358 A CN 1694358A CN A2005100684524 A CNA2005100684524 A CN A2005100684524A CN 200510068452 A CN200510068452 A CN 200510068452A CN 1694358 A CN1694358 A CN 1694358A
Authority
CN
China
Prior art keywords
voltage
level
transistor
level voltage
translator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100684524A
Other languages
English (en)
Other versions
CN1694360B (zh
Inventor
申东蓉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of CN1694358A publication Critical patent/CN1694358A/zh
Application granted granted Critical
Publication of CN1694360B publication Critical patent/CN1694360B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B21—MECHANICAL METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21F—WORKING OR PROCESSING OF METAL WIRE
    • B21F33/00—Tools or devices specially designed for handling or processing wire fabrics or the like
    • B21F33/005—Cutting wire network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557—Coupling arrangements; Impedance matching circuits
    • H03K19/018571—Coupling arrangements; Impedance matching circuits of complementary type, e.g. CMOS
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23D—PLANING; SLOTTING; SHEARING; BROACHING; SAWING; FILING; SCRAPING; LIKE OPERATIONS FOR WORKING METAL BY REMOVING MATERIAL, NOT OTHERWISE PROVIDED FOR
    • B23D15/00—Shearing machines or shearing devices cutting by blades which move parallel to themselves
    • B23D15/04—Shearing machines or shearing devices cutting by blades which move parallel to themselves having only one moving blade
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Mechanical Engineering (AREA)
  • Logic Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

电平转换器以及使用该电平转换器的平板显示器。电平转换器用于接收其第一电平电压和第二电平电压交替变化的输入信号，并根据第一电平电压和第二电平电压产生第三电平电压和第四电平电压，其包括第一晶体管，其连接在第一电源和输出端之间；第二晶体管，其连接在输出端和第二电源之间、电容器，其连接在第一晶体管和第二晶体管的栅极之间；以及开关，其将对应于第一电平电压的电压施加到第一晶体管的栅极，且阻止将输入信号施加到第一晶体管的栅极。

Description

电平转换器及采用该转换器的平板显示器
技术领域
本发明涉及电平转换器(shifter)及采用该转换器的显示器。尤其是，本发明涉及一种电源效率有所提高的电平转换器及及采用该转换器的显示面板。
背景技术
图1表示传统电平转换器的电路图。传统电平转换器包括P沟道金属氧化物半导体(PMOS)晶体管M1A、M2A和N沟道金属氧化物半导体(NMOS)晶体管M3A、M4A。晶体管M1A、M2A交叉连接。将输入电压Vin施加到晶体管M3A的栅极。将输入电压Vin反向后的电压Vinb施加到晶体管M4A的栅极。
在传统电平转换器中，输出信号Vout的电平根据施加到晶体管M3A、M4A栅极的输入电压Vin、Vinb值的变化而变化，因此就有传统晶体管对输入电压Vin、Vinb时滞(skew)敏感的问题。
图2表示另一个传统电平转换器的电路图。图2所示的电平转换器与图1所示的电平转换器的不同之处在于图2电平转换器中的晶体管M1B作为二极管连接，且图2电平转换器中的晶体管M1B的栅极连接到晶体管M2B的栅极。
在图2所示的电平转换器中，在根据输入电压输出输出电压的同时，有从电源LVDD到电源VSS产生静态电流的通路的问题。因此，就有电平转换器电源消耗增加的问题。
发明内容
根据本发明，提供一种电平转换器，以防止输出信号受到输入信号间出现时滞的影响，且电源消耗少。
同样根据本发明，提供一种平板显示器，其采用这种不受输入信号间出现时滞的影响且电源消耗少的电平转换器。
根据本发明的一个方面，电平转换器接收其第一电平电压和第二电平电压交替变化的输入信号，并根据第一电平电压和第二电平电压产生第三电平电压和第四电平电压。电平转换器包括第一晶体管，其连接在第一电源和输出端之间；第二晶体管，其连接在输出端和第二电源之间，且将输入信号反向后的信号施加到其栅极；电容器，其连接在第一晶体管和第二晶体管栅极之间；以及开关，其响应第一电平电压以将对应于第一电平电压的电压施加到第一晶体管的栅极，且响应第二电平电压以阻止输入信号施加到第一晶体管的栅极。
根据本发明的另一个方面，电平转换器接收其第一电平电压和第二电平电压交替变化的输入信号，并根据第一电平电压和第二电平电压产生第三电平电压和第四电平电压。电平转换器包括第一晶体管，其连接在第一电源和输出端之间，且将输入信号反向后的信号施加到其栅极；第二晶体管，其连接在输出端和第二电源之间；电容器，其连接在第一晶体管和第二晶体管栅极之间；以及开关，其响应第一电平电压以阻止输入信号施加到第二晶体管的栅极，且响应第二电平电压以将对应于第二电平电压的电压施加到第二晶体管的栅极。
根据本发明的另一个方面，电平转换器接收其第一电平电压和第二电平电压交替变化的输入信号，并根据第一电平电压和第二电平电压产生第三电平电压和第四电平电压。电平转换器包括第一晶体管，其连接在第一电源和输出端之间；第二晶体管，其连接在输出端和第二电源之间，且将输入信号施加到其栅极；电容器，其连接在第一晶体管和第二晶体管栅极之间；以及开关，其连接在第三电源和第一晶体管栅极之间，当输入信号是第一电平电压时将对应于第三电源电压的电压施加到第一晶体管的栅极，且当输入信号是第二电平电压时阻止第三电源施加到第一晶体管的栅极。
附图说明
图1表示传统电平转换器的电路图。
图2表示另一个传统电平转换器的电路图。
图3表示根据本发明第一个示例性实施例的电平转换器电路图。
图4表示根据本发明第一个示例性实施例的电平转换器的第一输入电压Vin和输出电压Vout的波形。
图5表示根据本发明第二个示例性实施例的电平转换器电路图。
图6表示根据本发明第二个示例性实施例的电平转换器的第二输入电压Vin和输出电压Vout的波形。
图7表示根据本发明第三个示例性实施例的电平转换器电路图。
图8表示根据本发明第三个示例性实施例的电平转换器的第一输入电压Vin和输出电压Vout的波形。
图9表示根据本发明第四个示例性实施例的电平转换器电路图。
图10表示根据本发明第四个示例性实施例的电平转换器的第二输入电压Vin和输出电压Vout的波形。
图11表示根据本发明示例性实施例采用电平转换器的平板显示器图。
具体实施方式
参照图3和图4描述根据本发明第一个示例性实施例的电平转换器。
如图3所示，根据本发明第一个示例性实施例的电平转换器包括晶体管M1C、M2C、M3C和电容器C1C。根据本发明第一个示例性实施例，晶体管M1C、M3C是P沟道晶体管，且晶体管M2C是N沟道晶体管。
晶体管M1C、M2C相互串联在提供电压LVDD的电源和提供电压VSS的电源之间。将电压LVDD施加到晶体管M1C的源极，且将晶体管M1C的漏极连接到晶体管M2C的漏极。将电压VSS施加到晶体管M2C的源极。
根据本发明第一个示例性实施例，晶体管M1C的漏极和晶体管M2C的漏极上的电压是电平转换器的输出电压。
晶体管M3C是一个连接成二极管的晶体管，且晶体管M3C的漏极连接到晶体管M1C的栅极。根据本发明第一个示例性实施例，晶体管M3C通过第一输入电压Vin被正向或反向偏置，因此将第一输入电压Vin输送到晶体管M1C的栅极，或阻止第一输入电压Vin。
电容器C1C连接在晶体管M1C的栅极和晶体管M2C的栅极之间，并维持晶体管M1C、M2C的栅极之间的电压。
根据本发明第一个示例性实施例，将第一输入电压Vin施加到晶体管M3C的源极，且将第二输入电压Vinb施加到晶体管M2C的栅极。第二输入电压Vinb是第一输入电压Vin的反向电压。
参照图4描述根据本发明第一个示例性实施例的电平转换器工作过程。第一输入电压Vin具有交替变化的高电平电压VDD和低电平电压VSS。根据本发明第一个示例性实施例，高电平电压VDD低于电压LVDD。这里，电压VSS可为接地电压。
假设电压VDD使得电压VDD与晶体管M3C的一阈值电压的绝对值(Vt3)之间的差(VDD-Vt3)能使晶体管M1C导通，如方程1中所示。
【方程1】
VDD-Vt3＜LVDD-Vt1
其中Vt1表示晶体管M1C的阈值电压绝对值。
电压VDD高于晶体管M3C的阈值电压Vt3。假设电压VDD使得两倍电压VDD值与晶体管M3C的阈值电压Vt3之间的差值(2VDD-Vt3)能使晶体管M1C截止，如方程2中所示。
【方程2】
2VDD-Vt3＞LVDD-Vt1
当T1期间第一输入电压Vin为高电平电压VDD时，晶体管M3C被正向偏置，从而将第一输入电压Vin输送到的晶体管M1C的栅极。此时，晶体管M3C被连接成二极管，因此施加到晶体管M1C栅极的电压为电压(VDD-Vt3)。
如上所假设，电压VDD与晶体管M3C的阈值电压绝对值(Vt3)之间的差(VDD-Vt3)处于使晶体管M1C导通的电平值，因此在T1期间晶体管M1C导通。
将第二输入电压Vinb施加到晶体管M2C的栅极，且由于第二输入电压Vinb为低电平电压VSS，因此晶体管M2C截止。
因此，在T1期间，输出电压Vout实质上对应于高电平电压LVDD。
将电压(VDD-Vt3)施加到电容器C1C的电极AC上，将电压VSS施加到电容器C1C的另一电极BC上，因此电容器C1C以与两个电极之间的电压差相对应上的电荷充电。
当T2期间第一输入电压Vin变为低电平电压VSS时，晶体管M3C被反向偏置，从而第一输入电压Vin不会输送到晶体管M1C栅极。由于第二输入电压Vinb变为高电平电压VDD，因此晶体管M2C导通。
此时，施加到电容器C1C的电极BC的电压从低电平电压VSS切换到高电平电压VDD，且由于电极AC被浮置(即没有电流流过电极AC)，因此电容器C1C上的电荷得以维持。因此，由于两端的电压得以维持，所以电容器C1C电极BC的电压变化值影响电极AC电压的状态。
即，当低电平电压VSS为地电压时，电容器C1C电极BC的电压变化值为VDD，因此在T1期间电容器C1C的电极AC的电压从电压(VDD-VT3)增加电压VDD。
因此，施加到电容器C1C电极AC上的电压由方程3给出。
【方程3】
VCA＝(VDD-Vt3)+VDD＝2VDD-Vt3
其中VCA表示电容器C1C的电极AC的电压，且Vt3表示晶体管M3C阈值电压的绝对值。
如上所述，电压(2VDD-Vt3)为致使晶体管M1C截止的电压，因此该电压(2VDD-Vt3)使晶体管M1C截止。
因此，晶体管M2C导通，晶体管M1C截止，从而输出电压Vout实质上对应于低电平电压VSS。
当输入电压Vin为高电平电压VDD时，根据本发明第一个示例性实施例的电平转换器输出电压LVDD，且当输入电压Vin为低电平电压VSS时，输出电压VSS。电压LVDD高于电压VDD，因此根据本发明第一个示例性实施例的电平转换器是一个电平提升转换器，用于增加输入电压Vin电平并输出该输入电压。
根据本发明第一个示例性实施例，当转换第一输入电压Vin的电平且将该输入电压作为输出电压Vout输出时，晶体管M1C、M2C中的一个截止。因此，实质上不会出现由静态电流所引起的电源消耗，从而电平转换器的电源消耗减少。
上面已描述了根据本发明第一个示例性实施例的电平转换器。上面描述的晶体管M3C是一个P沟道晶体管。可是，本发明不限于预先确定的晶体管M3C沟道类型，且晶体管M3C也可以是N沟道晶体管，这将在第三和第四个示例性实施例中描述。采用这种结构，流经晶体管M3C的漏电流减小。即当N沟道TFT(薄膜晶体管)使用LDD(低掺杂漏极)结构时，反向电流随反向偏置电压的增加而增加是不重要的。当使用N沟道TFT而不是P沟道TFT(其反向电流随反向偏置电压增加而极大增加)时，由电容器的电荷的泄漏所致的漏电流减小。
参照图5和图6描述根据本发明第二个示例性实施例的电平转换器。图5表示根据本发明第二个示例性实施例的电平转换器电路图，且图6表示根据本发明第二个示例性实施例电平转换器的第二输入电压Vinb和输出电压Vout的波形。
根据本发明第二个示例性实施例的电平转换器与根据本发明第一个示例性实施例的电平转换器的不同之处在于将高电平电压VDD施加到晶体管M3D的源极。
将描述根据本发明第二个示例性实施例的电平转换器的工作过程。
当第二输入电压Vinb为低电平电压VSS时，晶体管M2D截止。可是，通过高电平电压VDD晶体管M3D被正向偏置，且将电压VDD与晶体管M3D阈值电压绝对值(Vt3)之间的差所对应的电压施加到晶体管M1D的栅极。因此，晶体管M1D导通。
在T1期间，根据本发明第二个示例性实施例的电平转换器的输出电压Vout是高电平电压LVDD。
在T1期间施加到电容器C1D的电极AD上的电压为电压(VDD-Vt3)，且施加到电容器C1D的另一电极BD上的电压为电压VSS，因此电容器C 1D以与两个电极之间的电压差相对应的电荷充电。
当T2期间第二输入电压Vinb变为高电平电压VDD时，晶体管M2D导通。
电容器C1D的电极BD的电压从低电平电压VSS切换到高电平电压VDD，且由于电极AD被浮置，电容器C1D上的电荷得以维持。因此，电容器C1D两端的电压得以维持，且电容器C1D电极AD的电压变化值与电极BD上的电压变化值一样。即，当电压VSS为地电压时，电容器C1D电极BD的电压变化值为VDD，因此电容器C1D的电极AD的电压从电压(VDD-VT3)增加电压VDD。
因此，施加到晶体管M1D栅极上的电压达到(2VDD-Vt3)，并且晶体管M1D截止。
在T2期间电平转换器的输出电压Vout为低电平电压VSS。
如上所述，电平转换器依据第二输入电压Vinb工作，第二输入电压Vinb是第一输入电压Vin的反向电压，从而根据本发明第二个示例性实施例解决了第一输入电压Vin和第二输入电压Vinb间的时滞问题。当将第二输入电压Vinb的电平被切换以作为输出电压Vout输出时，晶体管M1D、M2D中的一个截止，因此切断了静态电流的通路。因此，由于实质上不出现由静态电流所致的电源消耗，因此电平转换器的电源消耗减小。
参照图7和图8描述根据本发明第三个示例性实施例的电平转换器。
图7表示根据本发明第三个示例性实施例的电平转换器电路图，且图8表示根据本发明第三个示例性实施例电平转换器的第一输入电压Vin和输出电压Vout的波形。
根据本发明第三个示例性实施例的电平转换器与根据本发明第一个示例性实施例的电平转换器的不同之处在于将电压VDD施加到晶体管M1E的源极，将电压LVSS施加到晶体管M2E的源极，且将晶体管M3E连接到晶体管M2E的栅极。将第一输入电压Vin施加到晶体管M3E的源极，且将第二输入电压Vinb施加到晶体管M1E的栅极。
假定比电压VSS低的电压LVSS使得电压VSS与晶体管M3E的阈值电压Vt3之和能使晶体管M2E导通，如方程4中的情况。
【方程4】
VSS+Vt3＞LVSS+Vt2
假定从电压VSS与晶体管M3E的阈值电压Vt3之和中减去电压VDD后所得电压使晶体管M2E截止，如方程5中的情况。
【方程5】
VSS+Vt3-VDD＜LVSS+Vt2
将参照图8描述根据本发明第三个示例性实施例的电平转换器的工作过程。
当T1期间第一输入电压Vin为低电平电压VSS时，晶体管M3E被正向偏置。因此，根据上面的假设，将电压VSS与晶体管M3E的阈值电压Vt3之和所对应的电压(VSS+Vt3)施加到晶体管M2E的栅极，从而晶体管M2E导通。
当第二输入电压Vinb为高电平电压VDD时，晶体管M1E截止。
因此，在T1期间，电平转换器的输出电压Vout实质上对应于低电平电压LVSS。
此时，将电压VDD施加到电容器C1E的电极AE上，将电压(VSS+Vt3)施加到另一电极BE，因此电容器C1E上的充电电荷对应于两个电极之间的电压差。
当T2期间第一输入电压Vin为高电平电压VDD时，晶体管M3E被反向偏置，从而第一输入电压Vin不会输送到晶体管M2E的栅极。由于第二输入电压Vinb为低电平电压VSS，因此晶体管M1导通。
当电容器C1E的电极AE的电压从高电平电压VDD切换到低电平电压VSS时，由于电极BE被浮置(即没有电流流过电极BE)，因此电容器C1E上的电荷得以维持。因此，由于两端的电压得以维持，所以电容器C1E电极BE的电压随电极AE电压变化值而变化。
详细而言，当电压VSS为地电压时，由于电容器C1E的电极AE上的电压变化为-VDD，T1期间电容器C1E的电极BE上的电压从电压(VSS+Vt3)净减电压VDD。因此，电容器C1E的电极BE上的电压由方程6给出。
【方程6】
VCB＝(VSS+Vt3)-VDD＝VSS+Vt3-VDD
其中VCB表示电容器C1E的电极BE上的电压。
根据上面的假设，由于从电压VSS与晶体管M3E的阈值电压Vt3之和中减去电压VDD后所得电压值使晶体管M2E截止，因此电容器C1E的电极BE的电压VCB使晶体管M2E截止。
因此，当第一输入电压Vin为高电平电压时，根据本发明第三个示例性实施例的电平转换器输出高电平电压VDD，且当第一输入电压Vin为低电平电压VSS时，输出低电平电压LVSS。电压LVSS小于电压VSS，因此根据本发明第三个示例性实施例的电平转换器为一个电平下降转换器。
在本发明第三个示例性实施例中，因为在转换第一输入电压Vin的电平且将该输入电压作为输出电压Vout输出时，晶体管M1E、M2E中的一个截止，因此电平转换器的电源消耗减少。
图9表示根据本发明第四个示例性实施例的电平转换器电路图，且图10表示根据本发明第四个示例性实施例电平转换器的第二输入电压Vin和输出电压Vout的波形。
由于将低电平电压VSS施加到晶体管M3F的源极，根据本发明第四个示例性实施例的电平转换器与根据本发明第三个示例性实施例的电平转换器的不同。
将参照图10描述根据本发明第四个示例性实施例的电平转换器的工作过程。
当T1期间第二输入电压Vin为高电平电压VDD时，晶体管M1F截止。
施加于晶体管M3F源极的低电平电压VSS使晶体管M3F被正向偏置。因此，将电压VSS与晶体管M3F的阈值电压Vt3之和所对应的电压施加到电容器C1F的电极BF上，根据假设晶体管M2F导通。
因此，在T1期间，根据本发明第四个示例性实施例的电平转换器的输出电压Vout实质上对应于低电平电压LVSS。
将电压VDD施加到电容器C1F的电极AF，将电压(VSS+Vt3)施加到电极BF，因此对电容器C1F充电的电荷对应于两个电极之间的电压差。
在T2期间，当第二输入电压Vinb为低电平电压VSS时，晶体管M1F导通，且电容器C1F的电极AF上的电压从高电平电压VDD切换到低电平电压VSS。
当假定电压VSS为地电压时，电容器C1F的电极AF上的电压从电极AF上的电压减少了电压VDD，且由于电极BF被浮置(即没有电流流过电极BF)，因此电容器C1F上的电荷得以维持。因此，由于两个电极上的电压得以维持，所以电容器C1F的电极BF上的电压从在T1期间的电压减少了电压VDD。因此，由于施加于晶体管M2F栅极上的电压为电压(VS+Vt3-VDD)，且电压VDD高于电压Vt3，因此晶体管M2F截止。
根据本发明第四个示例性实施例的电平转换器受到第二输入电压Vinb的影响。当第二输入电压为高电平电压时，根据本发明第四个示例性实施例的电平转换器输出低电平电压LVSS，且当第二输入电压为低电平电压时，输出高电平电压VDD。
根据本发明第四个示例性实施例的电平转换器通过使用一个输入电压消除了输入电压间时滞时出现的问题。因为在转换第一输入电压Vin的电平且将该输入电压作为输出电压Vout输出时，晶体管M1F和M2F中的一个截止，因此电源消耗减少。
已描述了根据本发明示例性实施例的电平转换器。将该电平转换器应用于使用了另外电压电平的集成电路(IC)的平板显示器中以转换IC与平板显示器之间的电压电平。现在参照图11描述使用根据本发明示例性实施例电平转换器的平板显示器。
图11表示使用根据本发明示例性实施例电平转换器的平板显示器图。
图11所示平板显示器包括定时控制器Tcon 100、移位寄存器S/R 200、数据驱动器300以及显示面板400。定时控制器100生成分别用于驱动该移位寄存器200和数据驱动器300的扫描/定时信号和数据/定时信号。移位寄存器200从定时控制器100接收扫描/定时信号，之后将扫描信号施加到显示面板400上形成的扫描线X1至Xm。数据驱动器300根据定时信号将数据/定时信号施加到显示面板400上的数据线Y1至Yn。
当假定定时控制器100和移位寄存器200中使用的电压范围相互不同时，在定时控制器100与移位寄存器200之间采用根据本发明示例性实施例的电平转换器L/S 500，从而将定时控制器100的输出电压范围转换到移位寄存器200中使用的电压范围。可使用用于电平转换器500与移位寄存器200之间的定时信号CLK和/CLK的缓冲器(未显示)。
当假定移位寄存器200和显示面板400中使用的电压范围相互不同时，在移位寄存器200与显示面板400的的扫描线X1至Xm之间包含电平转换器L/S 600，从而将移位寄存器200的输出电压范围转换到显示面板400中使用的电压范围。电平转换器600与显示面板400之间可包括缓冲器(未显示)，其根据显示面板400中使用的电压范围工作。
已在图11中通过例子说明了在定时控制器100与移位寄存器200之间以及在移位寄存器200与显示面板400之间可使用电平转换器。此外，本发明不仅限于所描述的例子，而可应用于其他需要转换电压范围的显示面板结构中。
尽管结合当前所考虑的实际例子对本发明进行描述，应理解本发明不限于这些公开的实施例，相反还包括在附加权利要求精神和范围内的不同修改与等效构成。

Claims (26)

1.一种电平转换器，用于接收其第一电平电压和第二电平电压交替变化的输入信号，并用于根据第一电平电压和第二电平电压产生第三电平电压和第四电平电压，包括：
一第一晶体管，其连接在第一电源和输出端之间；
一第二晶体管，其连接在输出端和第二电源之间，其中将输入信号的反向信号施加到其栅极；
一电容器，其连接在第一晶体管和第二晶体管的栅极之间；以及
一开关，其响应第一电平电压以将对应于第一电平电压的电压施加到第一晶体管栅极，且响应第二电平电压以阻止将输入信号施加到第一晶体管栅极。
2.根据权利要求1的电平转换器，其中开关连接到第一晶体管栅极，且包含一个连接成二极管的晶体管，其由于第二电平电压而被反向偏置。
3.根据权利要求1的电平转换器，其中第一电源的电压确立为比第一电平电压高的电压。
4.根据权利要求3的电平转换器，其中第二电源的电压实质上对应于第二电平电压的电平。
5.根据权利要求4的电平转换器，其中第一电平电压被确立使得第一电平电压与开关阈值电压的绝对值之间的差值能使第一晶体管导通。
6.根据权利要求4的电平转换器，其中第一电平电压被确立使得当第一电平电压与第二电平电压之间的电压差为第五电平电压时，从第一电平电压与第五电平电压之和中减去开关阈值电压的绝对值之后所得值使第一晶体管截止。
7.根据权利要求1中的电平转换器，其中第二电源的电压实质上对应于地电压。
8.一种电平转换器，用于接收其第一电平电压和第二电平电压交替变化的输入信号，并用于根据第一电平电压和第二电平电压产生第三电平电压和第四电平电压，包括：
一第一晶体管，其连接在第一电源和输出端之间，且将输入信号的反向信号施加到其栅极；
一第二晶体管，其连接在输出端和第二电源之间；
一电容器，其连接在第一晶体管和第二晶体管的栅极之间；以及
一开关，其响应第一电平电压以阻止将输入信号施加到第二晶体管的栅极，且响应第二电平电压以将对应于第二电平电压的电压施加到第二晶体管的栅极。
9.根据权利要求8的电平转换器，其中开关连接到第二晶体管的栅极，且包含一个由于第一电平电压而被反向偏置并连接为二极管的晶体管。
10.根据权利要求8的电平转换器，其中第二电源的电压确立为比第二电平电压低的较低电平电压。
11.根据权利要求10的电平转换器，其中第一电源的电压具有实质上对应于第一电平电压的电平。
12.根据权利要求11的电平转换器，其中第二电平电压被确立使得第二电平电压与开关阈值电压之和使第二晶体管导通。
13.根据权利要求11的电平转换器，其中第二电平电压被确立使得当第一电平电压与第二电平电压之间的电压差为第五电平电压时，从第二电平电压与开关阈值电压之和中减去第五电平电压之后所得值使第二晶体管截止。
14.一种电平转换器，用于接收其第一电平电压和第二电平电压交替变化的输入信号，并用于根据第一电平电压和第二电平电压产生第三电平电压和第四电平电压，包括：
一第一晶体管，其连接在第一电源和输出端之间；
一第二晶体管，其连接在输出端和第二电源之间，其中将输入信号施加到其栅极；
一电容器，其连接在第一晶体管和第二晶体管的栅极之间；以及
一开关，其连接在第三电源和第一晶体管的栅极之间，当输入信号是第一电平电压期间将对应于第三电源电压的电压施加到第一晶体管的栅极，且当输入信号是第二电平电压期间阻止第三电源施加到第一晶体管栅极。
15.根据权利要求14的电平转换器，其中开关连接到第一晶体管的栅极，且包含一个当输入信号为第二电平电压期间被反向偏置并连接成二极管的晶体管。
16.根据权利要求14的电平转换器，其中第一电源的电压高于第二电源的电压，且第二电源的电压具有实质上对应于第一电平电压的电平。
17.根据权利要求16的电平转换器，其中第一电源的电压高于第二电平电压，且第三电源的电压具有实质上对应于第二电平电压的电平。
18.根据权利要求17的电平转换器，其中第二电平电压被确立使得第二电平电压与开关阈值电压的绝对值之间的差值使第一晶体管导通。
19.根据权利要求18的电平转换器，其中第二电平电压被确立使得当第一电平电压与第二电平电压之间的差为第五电平电压时，从第二电平电压与第五电平电压之和中减去开关阈值电压的绝对值之后所得值使第一晶体管截止。
20.根据权利要求14的电平转换器，其中第一电源的电压低于第二电源的电压，且第二电源的电压具有实质上对应于第一电平电压的电平。
21.根据权利要求20的电平转换器，其中第一电源的电压低于第二电平电压，且第三电源的电压具有实质上对应于第二电平电压的电平。
22.根据权利要求21的电平转换器，其中第二电平电压被确立使得第二电平电压与开关阈值电压之和使第一晶体管导通。
23.根据权利要求22的电平转换器，其中第二电平电压被确立使得当第一电平电压与第二电平电压之间的电压差为第五电平电压时，从第二电平电压与开关的阈值电压之和中减去第五电平电压之后所得的值使第一晶体管截止。
24.一种平板显示器，包括：
一显示面板，其有多条扫描线和多条数据线；
一移位寄存器，其根据定时信号提供扫描信号给扫描线；
一数据驱动器，其根据定时信号提供数据信号给数据线；
一控制器，其产生定时信号并将定时信号提供给数据驱动器和移位寄存器；以及
一如权利要求1所述的电平转换器，其至少连接在控制器与移位寄存器、移位寄存器与扫描线、以及控制器与数据驱动器之中的一个之间。
25.一种平板显示器，包括：
一显示面板，其有多条扫描线和多条数据线；
一移位寄存器，其根据定时信号提供扫描信号给扫描线；
一数据驱动器，其根据定时信号提供数据信号给数据线；
一控制器，其产生定时信号并将定时信号提供给数据驱动器和移位寄存器；以及
一如权利要求8所述的电平转换器，其至少连接在控制器与移位寄存器、移位寄存器与扫描线、以及控制器与数据驱动器之中的一个之间。
26.一种平板显示器，包括：
一显示面板，其有多条扫描线和多条数据线；
一移位寄存器，其根据定时信号提供扫描信号给扫描线；
一数据驱动器，其根据定时信号提供数据信号给数据线；
一控制器，其产生定时信号并将定时信号提供给数据驱动器和移位寄存器；以及
一如权利要求14所述的电平转换器，其至少连接在控制器与移位寄存器、移位寄存器与扫描线、以及控制器与数据驱动器之中的一个之间。
CN2005100684524A 2004-04-29 2005-04-28 电平转换器及采用该转换器的平板显示器 Active CN1694360B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR29943/04 2004-04-29
KR1020040029943A KR100570661B1 (ko) 2004-04-29 2004-04-29 레벨 시프터 및 이를 이용한 평판 표시 장치

Publications (2)

Publication Number Publication Date
CN1694358A true CN1694358A (zh) 2005-11-09
CN1694360B CN1694360B (zh) 2011-09-14

Family

ID=35186443

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100684524A Active CN1694360B (zh) 2004-04-29 2005-04-28 电平转换器及采用该转换器的平板显示器

Country Status (4)

Country Link
US (1) US7071735B2 (zh)
JP (1) JP3987536B2 (zh)
KR (1) KR100570661B1 (zh)
CN (1) CN1694360B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102800366A (zh) * 2011-05-27 2012-11-28 爱德万测试株式会社 测试装置及测试方法
CN114220405A (zh) * 2021-12-15 2022-03-22 惠州视维新技术有限公司 电平转换电路、电源集成电路、显示装置和电平转换方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100762679B1 (ko) * 2006-02-09 2007-10-01 삼성에스디아이 주식회사 레벨 쉬프터
KR100846966B1 (ko) * 2007-07-27 2008-07-17 삼성에스디아이 주식회사 레벨 쉬프터 및 이를 이용한 평판 표시장치
KR100969137B1 (ko) * 2008-03-31 2010-07-08 한양대학교 산학협력단 레벨 쉬프터
JP6581765B2 (ja) * 2013-10-02 2019-09-25 株式会社半導体エネルギー研究所 ブートストラップ回路、およびブートストラップ回路を有する半導体装置
WO2017081890A1 (ja) * 2015-11-10 2017-05-18 ソニー株式会社 電圧変換回路、および、電子装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2639555C2 (de) * 1975-09-04 1985-07-04 Plessey Overseas Ltd., Ilford, Essex Elektrische integrierte Schaltung
US4704551A (en) * 1986-06-27 1987-11-03 Methode Of California Low voltage/high voltage field effect transistor (FET) switching circuit for printed circuit board tester
JP2550684B2 (ja) 1988-11-04 1996-11-06 日本電気株式会社 半導体装置
JP3623004B2 (ja) * 1994-03-30 2005-02-23 松下電器産業株式会社 電圧レベル変換回路
US5694061A (en) * 1995-03-27 1997-12-02 Casio Computer Co., Ltd. Semiconductor device having same conductive type MIS transistors, a simple circuit design, and a high productivity
KR100301928B1 (ko) * 1998-09-24 2001-10-27 윤종용 반도체장치의레벨변환기
JP3758545B2 (ja) * 2001-10-03 2006-03-22 日本電気株式会社 サンプリングレベル変換回路と２相及び多相展開回路並びに表示装置
TWI248056B (en) * 2001-10-19 2006-01-21 Sony Corp Level converter circuits, display device and portable terminal device
KR100432652B1 (ko) * 2002-08-01 2004-05-22 삼성에스디아이 주식회사 레벨 시프터 및 평판 표시 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102800366A (zh) * 2011-05-27 2012-11-28 爱德万测试株式会社 测试装置及测试方法
CN102800366B (zh) * 2011-05-27 2015-04-08 爱德万测试株式会社 测试装置及测试方法
CN114220405A (zh) * 2021-12-15 2022-03-22 惠州视维新技术有限公司 电平转换电路、电源集成电路、显示装置和电平转换方法
CN114220405B (zh) * 2021-12-15 2023-01-20 惠州视维新技术有限公司 电平转换电路、电源集成电路、显示装置和电平转换方法

Also Published As

Publication number Publication date
JP3987536B2 (ja) 2007-10-10
JP2005318513A (ja) 2005-11-10
CN1694360B (zh) 2011-09-14
US20050242837A1 (en) 2005-11-03
US7071735B2 (en) 2006-07-04
KR100570661B1 (ko) 2006-04-12
KR20050104602A (ko) 2005-11-03

Similar Documents

Publication Publication Date Title
CN1109405C (zh) 具有低击穿电压的输出缓冲电路
CN1428759A (zh) 具有内置电平转移器的移位寄存器
CN1320758C (zh) 发送电路、传输电路以及驱动装置
CN1694358A (zh) 电平转换器及采用该转换器的平板显示器
CN1815890A (zh) 电平转换器电路和使用了该电路的显示元件驱动电路
CN101030361A (zh) 移位寄存器电路及具备该电路的图像显示装置
CN1913356A (zh) 电平位移器和具有电平位移器的显示装置
CN1784711A (zh) 显示装置
CN1918794A (zh) 差分驱动电路和包括该差分驱动电路的电子设备
CN1254915C (zh) 自举电路、缓冲器电路和有源矩阵显示器
CN1280974C (zh) 包括允许低击穿电压的电平移位电路的简单升压装置
CN1825174A (zh) 灰度电压发生电路
CN1862650A (zh) 移位寄存器电路与改善稳定的方法及栅极线驱动电路
CN1694140A (zh) 扫描线驱动电路、显示装置及电子设备
CN1841933A (zh) 电压电平变换电路及半导体集成电路装置
CN1722616A (zh) 电平移动器及其方法
CN1885396A (zh) 有机发光二极管显示器
CN1959479A (zh) 液晶显示器驱动器及使用该驱动器的液晶显示装置
CN1585271A (zh) 半导体集成电路
CN1720662A (zh) 数据锁存电路和电子装置
CN101055687A (zh) 包含放大器电路的驱动电路
CN1684368A (zh) 输出驱动器电路
CN1700600A (zh) 电压电平变换电路
CN1469548A (zh) 变换信号逻辑电平的电平变换电路
CN1233093C (zh) 驱动电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20090109

Address after: Gyeonggi Do, South Korea

Applicant after: Samsung Mobile Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Applicant before: Samsung SDI Co., Ltd.

ASS Succession or assignment of patent right

Owner name: SAMSUNG MOBILE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG SDI CO., LTD.

Effective date: 20090109

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD.

Effective date: 20121017

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121017

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Mobile Display Co., Ltd.