CN1815890A - 电平转换器电路和使用了该电路的显示元件驱动电路 - Google Patents

电平转换器电路和使用了该电路的显示元件驱动电路 Download PDF

Info

Publication number
CN1815890A
CN1815890A CNA2006100047906A CN200610004790A CN1815890A CN 1815890 A CN1815890 A CN 1815890A CN A2006100047906 A CNA2006100047906 A CN A2006100047906A CN 200610004790 A CN200610004790 A CN 200610004790A CN 1815890 A CN1815890 A CN 1815890A
Authority
CN
China
Prior art keywords
mentioned
current potential
signal
mos transistor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100047906A
Other languages
English (en)
Other versions
CN100544208C (zh
Inventor
中尾友昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1815890A publication Critical patent/CN1815890A/zh
Application granted granted Critical
Publication of CN100544208C publication Critical patent/CN100544208C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/01855—Interface arrangements synchronous, i.e. using clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Logic Circuits (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Electronic Switches (AREA)

Abstract

本发明提供一种电平转换器电路和使用了该电平转换器电路的显示元件驱动电路。以第1控制信号来控制P沟道型的MOS晶体管，以第2控制信号来控制N沟道型的MOS晶体管。第1控制信号(CTL1)和第2控制信号(CTL2)相互独立。由NOR电路(2)生成第2控制信号(CTL2)，该NOR电路(2)输入数据信号DATA和第3控制信号(CTL3)。以其他的MOS晶体管的栅极电容来构成负载电容(C1)，该负载电容(C1)对第1电位和GND电位进行取样。

Description

电平转换器电路和使用了该电路的显示元件驱动电路
技术领域
本发明涉及一种电平转换器(Level shifter)电路，特别涉及一种在TFT-LCD源极驱动器(Source Driver)电路中在不同的电源电压的电路之间传送信号时所需的、具有C-MOS结构的取样电路的电平转换器电路。
背景技术
一般而言，在TFT-LCD源极驱动器电路中，由逻辑电路对显示用的信号进行数字处理，将该信号转换为驱动液晶面板所需的10V左右的电压从而驱动液晶面板，其中，该逻辑电路是以3V左右的电源电压进行动作的。
图8表示TFT-LCD模块的结构示例。该TFT-LCD模块的结构为：通过控制电路102的控制，由多个栅极驱动器(Gate Driver)电路103和多个源极驱动器电路104驱动液晶面板101。
图9表示上述源极驱动器电路104的结构。各源极驱动器电路104，从控制电路102侧至液晶面板101侧依次具有：移位寄存器104a、取样锁存器(Sampling Latch)电路104b、保持锁存器(HoldLatch)电路104c、电平转换器电路104d、DA转换器电路104e和输出放大器104f。
此外，图10表示TFT-LCD源极驱动器电路104的一个输出端子的结构示例。在图10中，以显示数据为6位的情况为例进行说明。关于取样锁存器电路104b、保持锁存器电路104c、电平转换器电路104d，每1位分别具有1个取样锁存器电路、保持锁存器电路、电平转换器电路。
虽然未进行图示，根据在移位寄存器104a内传送的启动脉冲(Start Pulse)信号，由取样锁存器电路104b对各位显示数据进行取样，在保持锁存器电路104c中，根据未图示的锁存信号(水平同步信号)对每6位进行锁存。然后，由电平转换器电路104d对信号电平进行转换。此后，在DA转换器电路104e中选择与显示数据(在此，为6位显示数据)对应的灰阶显示用电压，由输出放大器104f(在图10中，为电压输出电路)使之低阻抗化，并将其输出到液晶面板101。
在图10中，一般而言，移位寄存器104a、取样锁存器电路104b、保持锁存器电路104c是以3V左右的电源电压进行动作的逻辑电路，DA转换器电路104e和输出放大器104f是以10V左右的电源电压进行动作的模拟电路。在逻辑电路与模拟电路之间需要有将3V的逻辑信号转换为10V的逻辑信号的电平转换器电路104d。
接着，图4表示电平转换器电路的第一现有技术例(例如，参照日本国专利申请公开特开平4-284021号公报，公开日：1992年10月8日)。图4的电平转换器电路111具有P沟道型的MOS晶体管MP111、MP112、MP113、MP114、N沟道型MOS晶体管MN111、MN112和倒相器112。MOS晶体管MP111的源极与10V电源连接，其漏极与MOS晶体管MP113的源极连接。MOS晶体管MP111的栅极被连接至MOS晶体管MP114与MOS晶体管MN112的连接点b。
MOS晶体管MP113的漏极与MOS晶体管MN111的漏极连接，MOS晶体管MN111的源极与GND连接。MOS晶体管MP113、MN111的双方的栅极与电平转换器电路111的输入端子IN连接。
MOS晶体管MP112的源极与10V电源连接，其漏极与MOS晶体管MP114的源极连接。MOS晶体管MP112的栅极被连接至MOS晶体管MP113与MOS晶体管MN111的连接点a。
MOS晶体管MP114的漏极与MOS晶体管MN112的漏极连接，MOS晶体管MN112的源极与GND连接。MOS晶体管MP114、MN112的双方的栅极经由倒相器112被连接至电平转换器电路111的输入端子IN。
MOS晶体管MP112的栅极、以及MOS晶体管MP113与MOS晶体管MN111的连接点成为电平转换器电路111的输出端子OUT。
在上述电平转换器电路111中，如果向输入端子IN输入例如3V～5V这样的振幅较小的电压，则振幅为10V的电压就会从输出端子OUT输出。当低电平被输入输入端子IN时，MOS晶体管MP111、MP113、MN112导通(ON)，MOS晶体管MP112、MP114、MN111截止(OFF)，从输出端子OUT输出10V的电压。
另外，图5表示将图4的电路结构应用于TFT-LCD源极驱动器电路的示例。该TFT-LCD源极驱动器电路121具有取样锁存器电路122、保持锁存器电路123、电平转换器电路111、输出缓冲器电路125。
取样锁存器电路122由三态倒相器(Tristate Inverter)122a、122b和倒相器122c构成。三态倒相器122a的时钟信号和时钟反转信号采用取样信号SMP和取样信号SMP的反转信号，三态倒相器122b的时钟信号和时钟反转信号采用取样信号SMP的反转信号和取样信号SMP。三态倒相器122a的输出被输入倒相器122c，倒相器122c的输出被输入保持锁存器电路123，而且，被输入三态倒相器122b，三态倒相器122b的输出被输入倒相器122c。
保持锁存器电路123由三态倒相器123a、123b和倒相器123c构成。三态倒相器123a的时钟信号和时钟反转信号采用选通信号SRT和选通信号SRT的反转信号，三态倒相器123b的时钟信号和时钟反转信号采用选通信号SRT的反转信号和选通信号SRT。三态倒相器123a的输出被输入倒相器123c，倒相器123c的输出经由倒相器124被输入电平转换器电路111，而且，被输入三态倒相器123b，三态倒相器123b的输出被输入倒相器123c。
电平转换器电路111进行上述动作，其输出被输入输出缓冲器电路125。输出缓冲器电路125由倒相器126及倒相器127的级联(Cascade Connection)构成。倒相器126是由P沟道型的MOS晶体管MP126及N沟道型的MOS晶体管MN126构成的CMOS倒相器。电平转换器111的输出被输入MOS晶体管MP126及MN126的栅极。倒相器126的输出被作为输出信号/OUT(“/”表示反转。以下，与此相同)输出，并被输入倒相器127。倒相器127是由P沟道型的MOS晶体管MP127及N沟道型的MOS晶体管MN127构成的CMOS倒相器。倒相器127的输出被输入MOS晶体管MP127及MN127的栅极。倒相器127的输出被作为输出信号OUT输出到下一电路。
在上述TFT-LCD源极驱动器电路121中，取样锁存器电路122、保持锁存器电路123、倒相器124及112构成3V类的逻辑电路，电平转换器电路111的除倒相器112之外的部分、输出缓冲器电路125构成10V类的中耐压电路。
接着，作为电平转换器电路的第二现有技术例，有这样一种结构的电平转换器电路，即，采用了预充电方式并使用了动态取样(DynamicSampling)电路的结构的电平转换器电路。图6表示在存储器的地址译码器中经常使用的动态译码(Dynamic Decode)电路131。该电路可以作为电平转换器电路来使用。动态译码电路131具有P沟道型的MOS晶体管MP131、N沟道型的MOS晶体管MN131、N沟道型的MOS晶体管MN132(0)～MN132(n-1)、负载电容C131。
MOS晶体管MP131的源极与高电位侧电源连接，其漏极与MOS晶体管MN131的漏极连接。MOS晶体管MN131的源极与MOS晶体管MN132(n-1)的漏极连接。MOS晶体管MN132(0)～MN132(n-1)从GND向MOS晶体管MN131的源极被依次串联连接。预充电信号/PRE被输入MOS晶体管MP131、MN131的栅极，数据D(0)～D(n-1)被依次输入MOS晶体管MN132(0)～MN132(n-1)的栅极。负载电容C131是被连接在下述配线上的电容，即，从MOS晶体管MP131与MOS晶体管MN131的连接点向输出端子OUT延伸的配线。负载电容C131还包括该配线的寄生电容、与该配线连接的元件的寄生电容等的电路的寄生电容。
例如，在日本国专利申请公开特开2003-115758号公报(公开日：2003年4月18日)中可以看到将上述动态译码电路131用作电平转换器电路的技术。图7表示其电路图。图7中的电平转换器电路141具有P沟道型的MOS晶体管MP141、MP142、N沟道型的MOS晶体管MN141、MN142、MN143、MN144、负载电容C1、C2。
MOS晶体管MP141的源极与10V电源连接，其漏极与MOS晶体管MN143的漏极连接。MOS晶体管MN143的源极与MOS晶体管MN142的漏极连接，MOS晶体管142的源极与GND连接。MOS晶体管MN141被连接在输入端子IN与MOS晶体管MN142的栅极之间。负载电容C141被连接在MOS晶体管MN142的栅极与MOS晶体管MN141之间。负载电容C141还包括该配线的寄生电容。
MOS晶体管MP141的源极与10V电源连接，其漏极与MOS晶体管MN144的漏极连接。MOS晶体管MN144的源极与GND连接。MOS晶体管MP141与MOS晶体管MN143的连接点和MOS晶体管MP142、MN144的栅极相互连接，它们的连结是通过配线来进行的，负载电容C142是与该配线连接的电容。负载电容C142还包括该配线的寄生电容、与该配线连接的元件的寄生电容等的电路的寄生电容。
MOS晶体管MP142与MOS晶体管MN144的连接点成为输出端子OUT。向输入端子IN输入例如3V振幅的电压。向MOS晶体管MP141和MOS晶体管MN143的栅极输入取样脉冲信号SMP。向MOS晶体管MN141的栅极输入取样脉冲信号SMP的反转信号XSMP。
下面，说明图7所示的电平转换器电路141的基本动作。当取样脉冲信号SMP为低电平时，预充电用的MOS晶体管MP141导通，反转信号XSMP成为高电平(10V)，所以，MOS晶体管MN141也导通。另一方面，MOS晶体管MN143截止。因此，由10V电源通过MOS晶体管MP141对负载电容C142进行充电，并预充电至电源电压10V。此外，由于MOS晶体管MP141导通，所以，输入信号IN(0V-3V)的电位作为负载电容C141的端子电压被施加给负载电容C141，从而对负载电容C141进行充电。
接着，当取样脉冲信号SMP为高电平时(此时，反转信号XSMP为低电平)，MOS晶体管MN141截止，负载电容C141与输入端子IN电分离。另外，评价用的MOS晶体管MN143导通，预充电用的MOS晶体管MP141截止，负载电容C142通过MOS晶体管MN143、MN142与GND连接。
此时，根据被保持在负载电容C141的输入信号的电位(0V或3V)，被充电至10V的负载电容C142的端子电压保持不变，或者被放电至0V。即，当负载电容C141的端子电压为3V时，由栅极接受负载电容C141的端子电压的MOS晶体管MN142导通，负载电容C142的存储电荷被放电，负载电容C142的端子电压成为GND电位。因此，接受0V的栅极电位的MOS晶体管MP142导通，MOS晶体管MN144截止，输出端子OUT成为高电平(10V)。另外，在负载电容C142的存储电荷被放电的过程中，在其端子电压从10V下降了MOS晶体管MP142的阈值电压量的时刻，MOS晶体管MP142导通，输出端子OUT的信号电压开始上升。
另一方面，当负载电容C141的端子电压为0V时，MOS晶体管MN142截止，负载电容C142的存储电荷被保持，负载电容C142的端子电压成为10V，接受10V的栅极电位的MOS晶体管MP142截止，MOS晶体管MN144导通，输出端子OUT的信号电压成为0V。借此，根据输入端子IN的输入信号电位，可以从输出端子OUT得到10V或0V的信号。另外，在负载电容C142的存储电荷被预充电的过程中，在其端子电压超过了MOS晶体管MN144的阈值电压的时刻，MOS晶体管MN144导通，输出端子OUT的信号电压下降。
在上述第一现有技术例的电平转换器电路111中，当输入端子I N的电压从低电平向高电平变化时，上述MOS晶体管的导通状态和截止状态发生交替变化。这里，通过插入沟道作为电阻发生作用的MOS晶体管MP113，可以抑制MOS晶体管MP113与MOS晶体管MN111的连接点a的电位变高，从而避免下述情况的发生，即：需要导通的MOS晶体管MP112被截止，或者，由截止向导通的变化迟滞。同样地，MOS晶体管MP114也被设置为沟道作为电阻发挥作用。
在上述第一现有技术例中，使用了图4所示的电平转换器电路。但是，在该电路中，为了得到正常的电动做特性，被作为电阻而插入的MOS晶体管MP113、MP114需要使用栅极长度较大的MOS晶体管，此外，为了实现足够低的导通电阻，栅极信号的振幅较小(3V～5V的电压电平)的MOS晶体管MN111、MN112需要使用栅极宽度较大的MOS晶体管。这些MOS晶体管均为被设计成能够承受较高动作电压的元件尺寸较大的晶体管。由于其栅极长度和栅极宽度被设计得比较大，所以导致电路的面积显著增大，并导致LSI化时的芯片尺寸增大。
另外，在图7所示的第二现有技术例中，使用了动态的取样电路，并构成了所谓动态取样型电平转换器电路。在该电路中，取样脉冲信号SMP在预充电期间内需要下降到GND电位，该GND电位为使得MOS晶体管MN143截止的电位，此外，在数据取样期间内，取样脉冲信号SMP需要上升到电源电位，该电源电位为使得MOS晶体管MP141截止的电位。所以，取样脉冲信号SMP需要在电源电位与GND电位之间进行全振幅振动。关于该取样脉冲信号的变化，借助于被称作栅极馈通(Gate Feed Through)的现象，通过在MOS晶体管MP141、MN143的栅极与漏极之间存在的寄生电容来使得输出信号的电位发生变化。如果使负载电容C142变小，则借助于馈通的输出电位的变化就大，造成信号的保持较为困难，因此，要使负载电容C142变小是存在限制的。
进而，在第二现有技术例中，使用MOS晶体管MN142与MN143的两个MOS晶体管的纵向层叠电路来实现数据信号(输入信号)与控制信号(取样脉冲信号)的组合逻辑电路。这些MOS晶体管均需要采用被设计成能够承受较高动作电压的、元件尺寸较大的晶体管。所以，在第二现有技术例中，由于要确保信号保持所需的负载电容，以及高耐压的元件数量变多，这将导致电路面积增大，LSI时的芯片尺寸增大。
例如，如果将上述电平转换器电路用于作为液晶驱动电路的源极驱动器电路，则要对每一输出配置相当于显示数据的位数的数量的电平转换器电路，从而导致LSI芯片面积的增大，其中，上述液晶驱动电路是显示元件驱动电路的一种。
即，在上述现有的电平转换器电路中，均存在难以减小电路规模的问题。
发明内容
本发明的目的在于提供一种电路规模较小的电平转换器电路和使用了该电平转换器电路的显示元件驱动电路。
为了实现上述目的，本发明的电平转换器电路是这样一种电平转换器电路，即，具有：P沟道型的第1MOS晶体管，其源极与第1电位的电源连接，其中，该第1电位比GND电位要高；以及N沟道型的第2MOS晶体管，其源极与GND连接，上述第1MOS晶体管的漏极和上述第2MOS晶体管的漏极相互连接，要进行电平转换的输入信号所对应的栅极信号被输入上述第2MOS晶体管的栅极，利用上述第1电位和GND电位对被连接至上述漏极彼此之间的连接点的负载电容进行充放电，由此，对上述输入信号进行电平转换，该电平转换器电路的特征在于：成为栅极信号的第1控制信号被输入上述第1MOS晶体管的栅极，成为栅极信号的第2控制信号被输入上述第2MOS晶体管的栅极；上述第1控制信号和上述第2控制信号相互独立；上述第1控制信号是由上述第1电位和比上述第1电位低的第2电位构成的2值的信号；上述第1MOS晶体管，在被赋予上述第2电位作为上述第1控制信号时，对上述负载电容进行充电，直到上述第1电位为止；上述第2控制信号是由GND电位和比上述GND电位高的第3电位构成的2值的信号；上述第2MOS晶体管，在被赋予上述第3电位作为上述第2控制信号时，对上述负载电容进行充电，直到GND电位为止。
根据上述发明，第1控制信号和第2控制信号相互独立，没有第1MOS晶体管与第2MOS晶体管共用的控制信号。因此，不存在当控制信号发生变化时在第1电位的电源与GND之间各MOS晶体管同时导通并产生贯通电流的电路。
由于不存在第1MOS晶体管与第2MOS晶体管同时导通的过渡状态，因此，可以独立设计各MOS晶体管的尺寸，而不必使用现有的电平转换器电路所需的栅极长度较大或栅极宽度较大的元件。另外，上述电平转换器电路，作为由于高耐压的需要而单位元件的面积变大的MOS晶体管，仅用一个P沟道型MOS晶体管和一个N沟道型MOS晶体管共两个元件就能进行电平转换动作和取样动作。所以，对电平转换器电路而言，可削减电路的面积，缩小LSI时的芯片尺寸。
通过上述，可实现一种电路规模较小的电平转换器电路。
此外，上述电平转换器电路能够取得这样的效果，即，可构成不会产生贯通电流的、低功耗的电路。
本发明的其他目的、特征和优点在以下的描述中会变得十分明了。此外，以下参照附图来明确本发明的优点。
附图说明
图1表示本发明的实施方式，是表示电平转换器电路的结构的电路图。
图2是表示采用了图1的电平转换器电路的TFT-LCD源极驱动器电路的结构的一部分的电路图。
图3是表示图2的TFT-LCD源极驱动器电路的各信号的时序图。
图4表示现有技术，是表示电平转换器电路的第一现有技术例的结构的电路图。
图5是表示采用了图4的电平转换器电路的TFT-LCD源极驱动器电路的结构的一部分的电路图。
图6是表示动态译码电路的结构的电路图。
图7表示现有技术，是表示采用了图6的动态译码电路的、电平转换器电路的第二现有技术例的结构的电路图。
图8是表示TFT-LCD模块的结构的框图。
图9是表示在图8的TFT-LCD模块中具备的源极驱动器电路的结构的框图。
图10是表示对应于图9的源极驱动器电路的各源极信号线的块的结构的框图。
具体实施方式
下面，根据图1至图3，来说明本发明的实施方式。
图1表示本实施方式的动态取样型电平转换器电路(以下，称为电平转换器电路)1的结构。
电平转换器电路1，具有P沟道型的MOS晶体管MP1、MP2、N沟道型的MOS晶体管MN1、MN2、NOR电路2。
MOS晶体管(第1MOS晶体管)MP1的源极被连接在比GND电位高的第1电位的电源上，MOS晶体管(第2MOS晶体管)MN1的源极被连接在GND上。MOS晶体管MP1的漏极与MOS晶体管MN1的漏极相互连接，并形成为连接点K。控制信号(第1控制信号)CTL1被作为栅极信号输入MOS晶体管MP1的栅极，控制信号(第2控制信号)CTL2被作为栅极信号输入MOS晶体管MN1的栅极。
MOS晶体管MP2的源极与第1电位的电源连接，MOS晶体管MN2的源极与GND连接。MOS晶体管MP2的漏极与MOS晶体管MN2的漏极相互连接，由该连接点引出输出端子OUT。MOS晶体管MP2、MN2的栅极被连接至上述连接点K。
NOR电路2是2输入组合逻辑电路，数据信号DATA和控制信号(第3控制信号)CTL3被输入该NOR电路2。并且，NOR电路2的输出信号成为上述控制信号CTL2。
此外，在连接上述连接点K与MOS晶体管MP2、MN2的栅极的配线上连接有负载电容C1。负载电容C1是由上述配线的寄生电容、MOS晶体管MP1、MN1的下一段MOS晶体管MP2、MN2的栅极电容等构成的电路的寄生电容。在此，设定负载电容C1由MOS晶体管MP2、MN2的栅极电容构成。如此，电平转换器电路1具有使用MOS晶体管MP1、MN1并以负载电容C1进行第1电位及GND电位的取样的C-MOS结构的取样电路。
在上述电平转换器电路1中，自NOR电路2起前段侧为电源电压较低的逻辑电路，比NOR电路2还要靠后的后段侧为电源电压较高的中耐压电路。
控制信号CTL1是由第1电位与第2电位构成的2值的信号，该第2电位比GND电位高而比第1电位低。此外，控制信号CTL2、CTL3和数据信号DATA是由比GND电位高而比第1电位低的第3电位和GND电位构成的2值的信号。
在上述结构的电平转换器电路1中，当控制信号CTL3为“H”(即，第3电位)时，与数据信号DATA的值无关地，NOR电路2输出“L”(即，GND电位)的控制信号CTL2。所以，此时，MOS晶体管MN1截止，并被充电，以使得当控制信号CTL1成为“L”(即，第2电位)时，MOS晶体管MP1导通，负载电容C1成为“H”(即，第1电位)。当负载电容C1成为“H”时，MOS晶体管MP2截止，而且，MOS晶体管MN2导通，“L”(即，GND电位)被从输出端子OUT输出。
接着，如果使控制信号CTL1为“H”(即，第1电位)，则MOS晶体管MP1截止，所以，此时，如果使控制信号CTL3为“L”(即，GND电位)，则NOR电路2将数据信号DATA的反转信号作为控制信号CTL2输出。当数据信号DATA为“H”(即，第3电位)时，控制信号CTL2成为“L”，所以，MOS晶体管MN1截止。因此，此时，负载电容C1保持“H”，“L”(即，GND电位)被从输出端子OUT输出。另一方面，当数据信号DATA为“L”(即，GND电位)时，控制信号CTL2成为“H”，所以，MOS晶体管MN1导通。因此，此时负载电容C1进行放电以使得成为“L”(即，GND电位)。于是，MOS晶体管MP2截止，而且，MOS晶体管MN2导通，“H”(即，第1电位)被从输出端子OUT输出。
即，MOS晶体管MP1，在被赋予“L”(第2电位)作为控制信号CTL1时，对负载电容C1充电，直到成为第1电位“H”为止；MOS晶体管MN1，在被赋予“H”(第3电位)作为控制信号CTL2时，使负载电容C1放电，直到成为GND电位为止。
在上述电平转换器电路1中，以由MOS晶体管MP2、MN2的栅极电容构成的负载电容C1对第1电位或GND电位进行取样，由此来进行电平转换。
接着，图2是表示在将图1的电平转换器电路1应用于TFT-LCD源极驱动器电路(显示元件驱动电路)时的结构。另外，在图2中仅记载了与图10的电平转换器电路104d的外围对应的部分，省略了移位寄存器电路、DA转换器、输出放大器等。
在图2中，TFT-LCD源极驱动器电路具有取样锁存器电路3和电平转换器电路4。
取样锁存器电路3由三态倒相器3a、3b和倒相器3c构成。图10所示的显示数据被输入三态倒相器3a，该三态倒相器3a的输出被输入倒相器3c。倒相器3c的输出被作为信号A输出到电平转换器电路4，而且，被输入三态倒相器3b。三态倒相器3b的输出被输入倒相器3c。
三态倒相器3a的时钟信号和时钟反转信号采用取样信号SMP和取样信号SMP的反转信号。三态倒相器3b的时钟信号和时钟反转信号采用放电信号/DIS、放电信号/DIS的反转信号。
电平转换器电路4是上述电平转换器电路1的变形，其具有：P沟道型的MOS晶体管MP1、MP3、MP4、MP5、MP6、N沟道型的MOS晶体管MN1、MN3、MN4、MN5、MN6、NOR电路2。在电平转换器电路4中，还具有取样电路，用于以负载电容C2对通过以负载电容C1进行取样所得到的输出信号进行再次取样，并向下一电路进行输出。
MOS晶体管MP1、MN1、NOR电路2的连接关系如图1所述。设第1电位的电源为10V电源，第1控制信号为预充电信号/PRE，第2控制信号为信号B，第3控制信号为放电信号/DIS，数据信号DATA为信号A。此外，将负载电容C1设定为后述的MOS晶体管MP3、MN3的栅极电容。
MOS晶体管MP3的源极与10V电源连接，其漏极与MOS晶体管MP4的源极连接。MOS晶体管MP4的漏极与MOS晶体管MN4的漏极连接。MOS晶体管MN4的源极与MOS晶体管MN3的漏极连接。MOS晶体管MN3的源极与GND连接。MOS晶体管MP3与MOS晶体管MN3的栅极被连接至MOS晶体管MP1与MOS晶体管MN1的连接点。保持信号HLD作为栅极信号被输入MOS晶体管MP4的栅极，保持反转信号/HLD作为栅极信号被输MOS晶体管MN4的栅极。此外，在连接MOS晶体管MP4及MOS晶体管MN4的连接点与下一段的MOS晶体管MP5及MN5的栅极的配线上，连接有负载电容C2。负载电容C2是和负载电容C1相同的寄生电容，在此，设其由MOS晶体管MP5及MN5的栅极电容构成。另外，设由负载电容C2的电压构成的信号为信号D。
MOS晶体管MP5的源极与10V电源连接，其漏极与MOS晶体管MN5的漏极连接。MOS晶体管MN5的源极与GND连接。MOS晶体管MP5及MOS晶体管MN5的连接点与输出端子OUT连接，而且，与下一段的MOS晶体管MP6及MN6的栅极连接。
MOS晶体管MP6的源极与10V电源连接，其漏极与MOS晶体管MN6的漏极连接。MOS晶体管MN6的源极与GND连接。MOS晶体管MP6及MOS晶体管MN6的连接点与反转输出端子/OUT连接。
输出端子OUT与反转输出端子/OUT与下一电路连接。
在图2中，自NOR电路2起前段侧为逻辑电路，比NOR电路2靠后的后段侧为中耐压电路。
接着，图3表示图2的电路的时序图。下面，用图2和图3来详细说明电平转换器4的动作。
在图2中，预充电信号/PRE是下述的2值的控制信号，即，P沟道型的MOS晶体管截止的电位10V(这里，以液晶面板的最大驱动电压为10V的示例进行说明)为“H”电平，P沟道型的MOS晶体管导通的电位(小于或等于导通的电压即可，在此，例如7V)为“L”电平。放电信号/DIS是下述的2值的控制信号，即，逻辑电源电位(例如3V)为“H”电平，GND电位为“L”电平。
同样地，保持信号HLD是下述的2值的控制信号，即，P沟道型的MOS晶体管截止的电位10V为“H”电平，P沟道型的MOS晶体管导通的电位(例如7V)为“L”电平。保持反转信号/HLD是下述的2值的控制信号，即，N沟道型的MOS晶体管导通的电位(例如3V)为“H”电平，GND电位为“L”电平。此外，信号A、B是以逻辑电源进行动作的逻辑电路的输出信号，是下述的2值的逻辑信号，即，逻辑电源电位(例如3V)为“H”电平，GND电位为“L”电平。
根据图3的时序图来详细地说明图2的电路的动作。最初，由于保持信号HLD为“H”，保持反转信号/HLD为“L”，所以，信号D的电平成为不被进行任何驱动的浮动(Floating)状态，利用被存储在负载电容C2中的电荷来保持此前的信号电位。接着，预充电信号/PRE成为“L”电平，所以，MOS晶体管MP1导通并对负载电容C1充电，信号C上升至电源电位的10V。接着，当预充电信号/PRE回到“H”电平时，MOS晶体管MP1截止，信号C的电平成为不被进行任何驱动的浮动状态，信号C利用被存储在负载电容C1中的电荷来保持10V的电位不变。
接着，放电信号/DIS成为“L”。此时，如果信号A为“L”，则信号B成为“H”电平，MOS晶体管MN1导通，存储在负载电容C1中的电荷被放电，信号C下降至“L”电平。反之，如果信号A为“H”，则信号B保持“L”不变，MOS晶体管MN1保持截止状态，信号C保持此前的电位10V。
然后，由于保持信号HLD为“L”，保持反转信号/HLD为“H”，所以，信号C的反转信号被输出到信号D。最后，当放电信号/DIS成为“H”电平时，信号B与信号A的状态无关地成为“L”电平，信号C成为不被进行任何驱动的浮动状态，利用被存储在负载电容C1中的电荷来保持此前的信号电位。
如上所述，如果信号A为“H”电平，则信号C中10V被取样，如果信号A为“L”电平，则信号C中GND电位被取样。所以，在输出信号中，通过对3V的逻辑电路的输出信号即信号A进行电平转换的结果，可得到以10V为“H”电平以GND电位为“L”电平的2值的信号。
在本实施方式的电平转换器电路中，关于控制取样动作的信号CTL1、CTL2、/PRE、HLD、/HLD和以逻辑电源进行动作的信号B，均相互独立为P沟道型MOS晶体管用和N沟道型MOS晶体管用，没有P沟道型MOS晶体管与N沟道型MOS晶体管共用的控制信号。因此，象MOS晶体管MP1、MN1那样，如果P沟道型MOS晶体管导通，则对应的N沟道型MOS晶体管就截止；反之，如果N沟道型MOS晶体管导通，则对应的P沟道型MOS晶体管就截止。如此，在本实施方式的电平转换器电路中，不存在当控制信号发生变化时在第1电位的电源与GND之间各MOS晶体管同时导通并产生贯通电流的电路。
由于不存在P沟道型MOS晶体管与N沟道型MOS晶体管同时导通的过渡状态，因此，可以独立设计各MOS晶体管的尺寸，而不必使用现有的电平转换器电路所需的栅极长度较大或栅极宽度较大的元件。另外，本实施方式的电平转换器电路，作为由于高耐压的需要而单位元件的面积变大的MOS晶体管，仅用一个P沟道型MOS晶体管和一个N沟道型MOS晶体管共两个元件就能进行电平转换动作和取样动作。所以，对电平转换器电路而言，可削减电路的面积，缩小LSI化时的芯片尺寸。
通过上述，可实现电路规模较小的电平转换器电路。
此外，在本实施方式的电平转换器电路中，如上所述，控制信号相互独立为P沟道型MOS晶体管用控制信号和N沟道型MOS晶体管用控制信号，因此，所有的控制信号只要具有各MOS晶体管导通及截止的振幅即可。所以，无需象第1电位与GND电位之间那样地将电源电压的范围设定为全振幅，因此，可以将第2电位和第3电位均设定为第1电位与GND电位之间的电位。通过上述那样地缩小控制信号的振幅，能够实现因MOS晶体管的栅极与漏极之间的寄生电容所产生的馈通的影响较小的、稳定的取样。下面，对此予以详细说明。
在本实施方式和第二现有技术例(图7)那样的电路中，由于是对数字信号进行处理的，所以，象模拟信号的取样电路那样的取样精度并非必要，但是，为了以微小的负载电容来保持取样电压，就不能无视馈通的影响。在使用第二现有技术例的存储器电路中，由于进行连接多个存储器单元的位线的充放电，所以，配线较长，发生能够无视馈通的影响的寄生电容。在本实施方式所述的LCD驱动器电路中，根据图9、图10可知，每一个显示数据需要一个取样电路。因此，在将第二现有技术例的结构直接应用于LCD驱动器电路的情况下，仅仅在寄生电容中，受到馈通的影响较大，从而导致保持电压发生变动，所以，为了保证数据而有必要追加负载电容。这些追加的负载电容对各显示数据而言也是必要的，所以，不能无视其对芯片尺寸的影响。
如上所述，在本实施方式中，由于馈通较小，所以，关于取样所需的负载电容，较小的负载电容就已经足够，例如，仅以配线的寄生电容或下一段的栅极电容就能够得到充分实用的动作。在此情况下，由于不再另行追加电容，所以能够使电路规模进一步变小。特别是，通过仅将栅极电容作为负载电容，从而无需另行追加电容，所以，可以使电路规模变得非常小。即使另行追加电容来构成负载电容，如上所述，由于不必使用栅极长度较大或栅极宽度较大的元件，仅用两个高耐压MOS晶体管就能进行电平转换动作和取样动作，所以，可取得使电平转换器的电路规模变小的效果。
另外，第2控制信号和信号B是由NOR电路2生成的，所以，可将第2控制信号和信号B作为使用了组合逻辑电路的电源电位的小振幅的信号，其中，该NOR电路2输入2值的数据信号和2值的第3控制信号或放电信号/DIS。进而，将数据信号DATA、信号A、第3控制信号和放电信号/DIS作为第3电位与GND电位的2值的信号，所以，可由与NOR电路2这样的组合逻辑电路相同的电源类的电路来生成这些信号。
此外，在图4所示的现有的电平转换器电路中，在其输入信号反转时，在10V电源与GND之间暂时产生较大的电流。例如，在图4中，在输入信号反转并且MOS晶体管MN111导通后，MOS晶体管MP111、MP113尚处于导通状态，贯通电流通过MOS晶体管MP111、MP113、MN111并在10V电源与GND之间流过。这将导致电路动作时的功耗增加。与此相反地，根据本实施方式的电平转换器电路，可构成不会产生现有技术的电平转换器电路的贯通电流的、低功耗的电路。
另外，使用上述电平转换器电路对要被供给到显示元件的显示数据进行电平转换的TFT-LCD等的显示元件驱动电路，其电路规模较小且功耗较低。
此外，如果在图8所示的TFT-LCD模块中，作为源极驱动器电路104，采用其中使用了上述电平转换器电路的显示元件驱动电路，则可实现小型且低功耗的TFT-LCD模块。即，具备使用了上述电平转换器电路的显示元件驱动电路的显示面板可实现小型化和低功耗化。
以上，说明了本发明的实施方式被应用于TFT-LCD源极驱动器电路的情况。但是，由于本发明可以作为电平转换器电路被独立地使用，所以，本发明可完全同样地应用于需要电平转换器电路的所有的逻辑电路。
本发明并不限于上述实施方式，可在权利要求的范围内进行各种变更。即，通过组合在权利要求所示的范围内进行了适当的变更的技术手段所得到的实施方式也属于本发明的技术范围之内。
本发明可适用于对液晶显示元件等显示元件进行驱动的电路。
为了解决上述课题，本发明的电平转换器电路的特征在于，上述第2电位和第3电位均为上述第1电位与GND电位之间的电位。
根据上述发明，当第2电位和第3电位均设定为第1电位与GND电位之间的电位时，第1控制信号和第2控制信号的振幅将变小。所以，能够实现因MOS晶体管的栅极与漏极之间的寄生电容所产生的馈通的影响较小的、稳定的取样。
另外，由于馈通较小，所以，关于取样所需的电容，较小的电容就已经足够了，可取得进一步缩小电路规模的效果。
为了解决上述课题，本发明的电平转换器电路的特征在于，上述负载电容由电路的寄生电容构成。
根据上述发明，负载电容是由配线的寄生电容、MOS晶体管的栅极电容等的电路的寄生电容构成的，无需另行追加电容，所以，可进一步缩小电路规模。
为了解决上述课题，本发明的电平转换器电路的特征在于，上述负载电容是上述第1及第2MOS晶体管的下一段的MOS晶体管的栅极电容。
根据上述发明，仅将下一段的MOS晶体管的栅极电容作为取样用的电容，由此，可取得这样的效果，即，无需使配线变长，能够使电路规模变得非常小。
为了解决上述课题，本发明的电平转换器电路的特征在于，上述第2控制信号由组合逻辑电路生成，其中，该组合逻辑电路输入2值的数据信号和2值的第3控制信号。
根据上述发明，能够取得这样的效果，即，可将第2控制信号作为使用了组合逻辑电路的电源电位的小振幅的信号。
为了解决上述课题，本发明的电平转换器电路的特征在于，上述数据信号和上述第3控制信号由上述第3电位与GND电位的2值构成。
根据上述发明，能够取得这样的效果，即，可由与组合逻辑电路相同的电源类的电路来生成上述数据信号和第3控制信号。
为了解决上述课题，本发明的显示元件驱动电路的特征在于，使用上述电平转换器电路对要被供给到显示元件的显示数据进行电平转换。
根据上述发明，能够取得这样的效果，即，可实现电路规模较小的低功耗的显示元件驱动电路。
为了解决上述课题，本发明的显示面板的特征在于，具有上述显示元件驱动电路。
根据上述发明，能够取得这样的效果，即，可实现小型且低功耗的显示面板。
如上所述，本发明的电平转换器电路是这样一种电平转换器电路，即，具有第1MOS晶体管和第2MOS晶体管，上述第1MOS晶体管的漏极和第2MOS晶体管的漏极相互连接，要进行电平转换的输入信号所对应的栅极信号被输入上述第2MOS晶体管的栅极，利用上述第1电位和GND电位，对被连接至上述漏极彼此之间的连接点的、由电路的寄生电容构成的负载电容进行充放电，由此，对上述输入信号进行电平转换，在该电平转换器电路中，成为栅极信号的第1控制信号被输入上述第1MOS晶体管的栅极，成为栅极信号的第2控制信号被输入上述第2MOS晶体管的栅极；上述第1控制信号和上述第2控制信号相互独立；上述第1控制信号是由上述第1电位和比上述第1电位低的第2电位构成的2值的信号；上述第1MOS晶体管，在被赋予上述第2电位作为上述第1控制信号时，对上述负载电容进行充电，直到上述第1电位为止；上述第2控制信号是由GND电位和比上述GND电位高的第3电位构成的2值的信号；上述第2MOS晶体管，在被赋予上述第3电位作为上述第2控制信号时，对上述负载电容进行充电，直到GND电位为止。
根据上述发明，能够取得这样的效果，即，可实现电路规模较小的电平转换器电路。
本发明的上述具体实施方式或实施例只是用于阐述本发明的技术内容的示例。本发明并不限于上述具体实施方式或实施例，不应对其进行狭义的解释。在本发明的精神和权利要求的范围内，可进行各种变更来实施之。

Claims (8)

1.一种电平转换器电路(1)，具有：P沟道型的第1MOS晶体管(MP1)，其源极与第1电位的电源连接，该第1电位比GND电位要高；以及N沟道型的第2MOS晶体管(MN1)，其源极与GND连接，上述第1MOS晶体管(MP1)的漏极和上述第2MOS晶体管(MN1)的漏极相互连接，要进行电平转换的输入信号所对应的栅极信号被输入上述第2MOS晶体管(MN1)的栅极，利用上述第1电位和GND电位，对被连接至上述漏极彼此之间的连接点的负载电容(C1)进行充放电，由此，对上述输入信号进行电平转换，该电平转换器电路(1)的特征在于：
成为栅极信号的第1控制信号(CTL1)被输入上述第1MOS晶体管(MP1)的栅极，成为栅极信号的第2控制信号(CTL2)被输入上述第2MOS晶体管(MN1)的栅极，上述第1控制信号(CTL1)和上述第2控制信号(CTL2)相互独立；
上述第1控制信号(CTL)是由上述第1电位和比上述第1电位低的第2电位构成的2值的信号，上述第1MOS晶体管(MP1)在被赋予上述第2电位作为上述第1控制信号(CTL1)时，对上述负载电容(C1)进行充电，直到达到上述第1电位为止；
上述第2控制信号(CTL2)是由GND电位和比上述GND电位高的第3电位构成的2值的信号，上述第2MOS晶体管(MN1)在被赋予上述第3电位作为上述第2控制信号(CTL2)时，对上述负载电容(C1)进行放电，直到达到GND电位为止。
2.根据权利要求1所述的电平转换器电路(1)，其特征在于：
上述第2电位和上述第3电位均为上述第1电位与GND电位之间的电位。
3.根据权利要求2所述的电平转换器电路(1)，其特征在于：
上述负载电容(C1)由电路的寄生电容构成。
4.根据权利要求3所述的电平转换器电路(1)，其特征在于：
上述负载电容(C1)是上述第1及第2MOS晶体管(MP1、MN1)的下一段的MOS晶体管(MP2、MN2)的栅极电容。
5.根据权利要求1所述的电平转换器电路(1)，其特征在于：
上述第2控制信号(CTL2)由组合逻辑电路(2)生成，其中，该组合逻辑电路(2)输入2值的数据信号(DATA)和2值的第3控制信号(CTL3)。
6.根据权利要求5所述的电平转换器电路(1)，其特征在于：
上述数据信号(DATA)和上述第3控制信号(CTL3)由上述第3电位与GND电位的2值构成。
7.一种显示元件驱动电路，其特征在于：
使用权利要求1至6的任一项所述的电平转换器电路(1)对要被供给到显示元件的显示数据进行电平转换。
8.一种显示面板，其特征在于：
具有权利要求7所述的显示元件驱动电路。
CNB2006100047906A 2005-01-31 2006-01-28 电平转换器电路和使用了该电路的显示元件驱动电路 Expired - Fee Related CN100544208C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005023863 2005-01-31
JP2005023863A JP4116001B2 (ja) 2005-01-31 2005-01-31 レベルシフタ回路及びそれを用いた表示素子駆動回路

Publications (2)

Publication Number Publication Date
CN1815890A true CN1815890A (zh) 2006-08-09
CN100544208C CN100544208C (zh) 2009-09-23

Family

ID=36907909

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100047906A Expired - Fee Related CN100544208C (zh) 2005-01-31 2006-01-28 电平转换器电路和使用了该电路的显示元件驱动电路

Country Status (5)

Country Link
US (1) US7397278B2 (zh)
JP (1) JP4116001B2 (zh)
KR (2) KR20060088049A (zh)
CN (1) CN100544208C (zh)
TW (1) TWI301359B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106067805A (zh) * 2016-08-04 2016-11-02 成都博思微科技有限公司 一种时钟信号电平位移电路
CN108597473A (zh) * 2018-07-27 2018-09-28 上海芯北电子科技有限公司 一种用于点阵液晶驱动芯片的电压切换电路及方法
CN110610685A (zh) * 2018-06-15 2019-12-24 元太科技工业股份有限公司 像素电路

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100927790B1 (ko) 2008-10-28 2009-11-20 매그나칩 반도체 유한회사 멀티 기능 집적회로 및 이를 갖는 소스 드라이버 장치
JP4565043B1 (ja) * 2009-06-01 2010-10-20 シャープ株式会社 レベルシフタ回路、走査線駆動装置、および表示装置
TWI416536B (zh) * 2009-07-21 2013-11-21 Novatek Microelectronics Corp 多晶片設定位址的方法與結構以及應用的顯示系統
TWI392231B (zh) * 2009-08-04 2013-04-01 Raydium Semiconductor Corp 電路結構
KR101599453B1 (ko) * 2009-08-10 2016-03-03 삼성전자주식회사 레벨 쉬프터를 포함하는 반도체 장치, 디스플레이 장치 및 그 동작 방법
US8004339B2 (en) * 2009-11-19 2011-08-23 Integrated Device Technology, Inc. Apparatuses and methods for a level shifter with reduced shoot-through current
JP5416008B2 (ja) * 2010-03-24 2014-02-12 ルネサスエレクトロニクス株式会社 レベルシフト回路及びデータドライバ及び表示装置
US8319540B2 (en) 2010-07-01 2012-11-27 Integrated Device Technology, Inc. Apparatuses and methods for a voltage level shifting
US8384431B2 (en) 2010-12-09 2013-02-26 Integrated Device Technology, Inc. Voltage level shifting apparatuses and methods
AT511867A1 (de) 2011-09-05 2013-03-15 Tgw Mechanics Gmbh Kommissionierstation und verfahren zum kommissionieren von artikeln aus ladehilfsmitteln
JP5655043B2 (ja) * 2012-09-04 2015-01-14 旭化成エレクトロニクス株式会社 レベルシフト回路及びそれを用いたデジタル−アナログ変換器
GB201509921D0 (en) 2015-06-08 2015-07-22 Ocado Innovation Ltd Object storage, handling and retrieving system and method
US9647660B1 (en) * 2016-08-05 2017-05-09 Arm Limited Apparatus and method for universal high range level shifting
KR102469091B1 (ko) * 2016-08-09 2022-11-24 에스케이하이닉스 주식회사 레벨 쉬프터 및 그 동작 방법
KR102352607B1 (ko) * 2016-09-02 2022-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 모듈, 및 전자 기기
US10020809B2 (en) * 2016-09-19 2018-07-10 Globalfoundries Inc. Integrated level translator and latch for fence architecture
JP7459754B2 (ja) 2020-10-14 2024-04-02 村田機械株式会社 ピッキングシステム

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2272536B1 (zh) * 1974-05-20 1978-02-03 Tokyo Shibaura Electric Co
JP2564787B2 (ja) * 1983-12-23 1996-12-18 富士通株式会社 ゲートアレー大規模集積回路装置及びその製造方法
JPS63116519A (ja) 1986-11-04 1988-05-20 Seiko Epson Corp Ｍｏｓ型半導体集積回路
JPH04284021A (ja) 1991-03-13 1992-10-08 Sharp Corp 出力回路
JP3242325B2 (ja) 1996-07-24 2001-12-25 株式会社日立製作所 液晶表示装置
JPH11355127A (ja) 1998-06-09 1999-12-24 Hitachi Ltd プリチャージ回路
JP3609977B2 (ja) 1999-07-15 2005-01-12 シャープ株式会社 レベルシフト回路および画像表示装置
JP2000349617A (ja) 1999-06-04 2000-12-15 Hitachi Ltd 半導体集積回路装置
JP2001057518A (ja) 1999-08-18 2001-02-27 Fujitsu Ltd レベルシフト回路
JP3666317B2 (ja) * 1999-09-07 2005-06-29 セイコーエプソン株式会社 送信回路、受信回路、送受信回路および電気光学装置
JP2003108089A (ja) 2001-09-28 2003-04-11 Toshiba Corp 表示装置
JP3758545B2 (ja) 2001-10-03 2006-03-22 日本電気株式会社 サンプリングレベル変換回路と２相及び多相展開回路並びに表示装置
TWI221059B (en) * 2003-10-21 2004-09-11 Novatek Microelectronics Corp Voltage level shifter
TWI257108B (en) * 2004-03-03 2006-06-21 Novatek Microelectronics Corp Source drive circuit, latch-able voltage level shifter and high-voltage flip-flop

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106067805A (zh) * 2016-08-04 2016-11-02 成都博思微科技有限公司 一种时钟信号电平位移电路
CN110610685A (zh) * 2018-06-15 2019-12-24 元太科技工业股份有限公司 像素电路
CN108597473A (zh) * 2018-07-27 2018-09-28 上海芯北电子科技有限公司 一种用于点阵液晶驱动芯片的电压切换电路及方法
CN108597473B (zh) * 2018-07-27 2023-08-18 上海芯北电子科技有限公司 一种用于点阵液晶驱动芯片的电压切换电路及方法

Also Published As

Publication number Publication date
JP2006211549A (ja) 2006-08-10
KR20060088049A (ko) 2006-08-03
US20060214686A1 (en) 2006-09-28
JP4116001B2 (ja) 2008-07-09
CN100544208C (zh) 2009-09-23
US7397278B2 (en) 2008-07-08
TWI301359B (en) 2008-09-21
TW200637145A (en) 2006-10-16
KR20070121625A (ko) 2007-12-27
KR100815002B1 (ko) 2008-03-18

Similar Documents

Publication Publication Date Title
CN1815890A (zh) 电平转换器电路和使用了该电路的显示元件驱动电路
CN1295875C (zh) 取样电平移动电路、两相和多相展开电路以及显示装置
CN100338879C (zh) 配备了校正电路的数字电路及具有该数字电路的电子装置
CN1254915C (zh) 自举电路、缓冲器电路和有源矩阵显示器
CN1428759A (zh) 具有内置电平转移器的移位寄存器
CN1215454C (zh) 工作电路及使用该工作电路的液晶显示板的内置驱动电路
CN1677575A (zh) 移位寄存器及其驱动方法
CN1841933A (zh) 电压电平变换电路及半导体集成电路装置
CN1581358A (zh) 存储器及其驱动方法
CN101030361A (zh) 移位寄存器电路及具备该电路的图像显示装置
CN1913356A (zh) 电平位移器和具有电平位移器的显示装置
CN101038786A (zh) 具备内部电压发生电路的半导体器件
CN1694140A (zh) 扫描线驱动电路、显示装置及电子设备
CN1100388C (zh) 输入/输出电压检测型衬底电压发生电路
CN1992526A (zh) 电平移动电路以及使用该电平移动电路的驱动电路
CN1855210A (zh) 液晶显示器及其驱动电路
CN1577622A (zh) 存储器电路及包含其的显示装置和电子设备
CN1684368A (zh) 输出驱动器电路
CN1606058A (zh) 电流采样和保持电路及方法以及解多路复用器及显示设备
CN1258878C (zh) 振幅变换电路
CN1591098A (zh) 半导体电路
CN1661655A (zh) 有源矩阵型半导体器件
CN1694358A (zh) 电平转换器及采用该转换器的平板显示器
CN1811874A (zh) 显示装置
CN101034541A (zh) 电流驱动电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090923

Termination date: 20150128

EXPY Termination of patent right or utility model