JP3666317B2 - 送信回路、受信回路、送受信回路および電気光学装置 - Google Patents
送信回路、受信回路、送受信回路および電気光学装置 Download PDFInfo
- Publication number
- JP3666317B2 JP3666317B2 JP25350599A JP25350599A JP3666317B2 JP 3666317 B2 JP3666317 B2 JP 3666317B2 JP 25350599 A JP25350599 A JP 25350599A JP 25350599 A JP25350599 A JP 25350599A JP 3666317 B2 JP3666317 B2 JP 3666317B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- buffer
- transmission
- capacitor
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017545—Coupling arrangements; Impedance matching circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えば、電源電圧が異なる受信回路に論理信号を送信する送信回路、受信回路、送受信回路、および、これら回路を用いた電気光学装置に関する。
【０００２】
【従来の技術】
一般に電気光学装置、例えば液晶パネルにおいては、非線形素子や画素電極等が形成された素子基板と当該画素電極に対向する対向電極（または共通電極）が形成された対向基板とが、電極面を対向させて一定の間隙が保って貼付されるとともに、この間隙に電気光学材料としての液晶が挟持された構成となっている。ここで、非線形素子としてＴＦＴ（Thin Film Transistor）などの３端子型素子を用いる場合では一方の素子基板において、非線形素子としてＴＦＤ（Thin Film Diode）などの２端子型素子を用いる場合では素子基板および対向基板の基板において、それぞれ貼合領域以外の周縁領域に、駆動回路（ドライバＩＣ）がＣＯＧ（Chip On Glass)技術により実装されて、液晶パネルにおける接続点数を低減することが行われている。
【０００３】
さて、外部制御回路は、一般にＣＭＯＳ回路で構成されるため、その論理信号の振幅は３〜５Ｖ程度である。一方、非線形素子や液晶を駆動するためには、２０Ｖ程度の比較的高い電圧が要求される。このように両回路の動作電圧範囲は互いに異なるので、外部制御回路における論理信号の電源電圧および駆動回路の電源電圧を、互いに別々とする構成の方が設計的には都合が良い。
【０００４】
ただし、この構成では、外部制御回路の論理信号を駆動回路に直接的に供給することができない。そこで、従来では図１８に示されるように、外部制御回路の出力段を構成するバッファ４１０から論理信号が、コンデンサ５００を介して出力されて、駆動回路の入力段を構成するバッファ６１０に間接的に供給される構成となっている。すなわち、図に示される構成において、外部制御回路におけるバッファ４１０の電源電圧には、電圧Ｖ１および接地電位ＧＮＤが用いられるが、駆動回路におけるバッファ６１０の電源電圧には、電圧Ｖ２および電圧Ｖ３が用いられる。ここで、Ｖ１−ＧＮＤ＝Ｖ２−Ｖ３である。なお、Ｄ１、Ｄ２は、保護ダイオードである。
【０００５】
ところで、外部制御回路から液晶パネルの接続点までは、ＦＰＣ（Flexible Printed Circuit）基板が用いられて配線される一方、液晶パネルの接続点から駆動回路までは、当該基板上に堆積したＩＴＯ（Indium Tin Oxide）などの透明性導電体をパターニングして配線される。ここで、Ｒｘは、透明性導電体の配線抵抗であり、Ｃｘは、透明性導電体の浮遊容量である。また、説明を一般化するために、外部制御回路を、論理信号を送信する意味で送信回路４００とし、駆動回路を、論理信号を受信する意味で受信回路６００とする。
【０００６】
【発明が解決しようとする課題】
しかしながら、ＩＴＯなどの透明性導電体の配線抵抗Ｒｘは、ＦＰＣ基板の銅箔の抵抗よりも遙かに大きい。また、透明性導電体の配線ピッチは非常に狭いので、その浮遊容量Ｃｘも無視できない。したがって、これらの配線抵抗Ｒｘや浮遊容量Ｃｘにより、受信回路６００における入力点Ｂの信号波形（バッファ６１０の入力信号波形）は、図１９に示されるように、送信回路４００における出力点Ａの信号波形（バッファ４１０の出力信号波形）と比較して鈍化する結果、出力点Ａの信号に対してバッファ６１０による出力信号の遅延時間ΔＴは長くなる。さらに、入力点Ｂの信号振幅は、電圧「Ｖ２−Ｖ３」よりも小さくなるため、ピーク値とバッファ６１０のしきい値とのノイズマージンαが減少する結果、最悪の場合には誤動作も発生する、という問題があった。
【０００７】
本発明は、上述した問題に鑑みてなされたもので、その目的とするところは、論理信号の相手先たる受信回路側において配線抵抗や浮遊容量などが増加しても、当該回路側の誤動作の防止した論理信号を送信する送信回路、受信回路、送受信回路、および、これら回路を用いた電気光学装置を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本件第１の発明は、相手先の受信回路へ論理信号を、コンデンサを介して送信する送信回路であって、送信すべき論理信号の振幅電圧を、前記受信回路において当該論理信号を受信する論理素子への電源電圧よりも大きくしたことを特徴としている。これにより、受信回路において受信される論理信号の振幅が拡大されるので、遅延時間が短くなり、ノイズマージンにも余裕が生じる。また、この構成によれば、受信回路側の構成を変更しないで済む。
【０００９】
さて、この送信回路において、送信すべき論理信号の振幅電圧を拡大するレベルシフタを備える構成が望ましい。この構成では、比較的簡易な構成で実現可能であるが、受信回路側において単純にレベルシフタを動作させるためには異なる電源電圧が別途必要となる。
【００１０】
そこで、所定の電圧を保持する保持素子を備え、前記レベルシフタは、当該所定の電圧に対し、前記保持素子により保持された電圧を加算または減算した電圧を電源電圧とする論理素子である構成が望ましい。この構成によれば、結果として所定の電圧を昇圧し、これを電源とする論理素子によって、送信すべき論理信号の振幅拡大が図られる。なお、所定の電圧としては、レベルシフタの前段に位置する論理回路の電源電圧が適当である。これにより、送信回路における電源電圧は単一で済むこととなる。
【００１１】
一方、レベルシフタ以外により送信すべき論理信号の振幅を拡大する構成としては、所定の電圧を保持する保持素子を備え、送信すべき論理信号の一方のレベルに、前記保持素子に保持された電圧を加算または減算する構成が考えられる。このような構成によっても、単一の電源電圧により論理信号の振幅を受信回路において拡大することが可能となる。
【００１２】
また、本件第２の発明は、送信回路から送信された論理信号を、コンデンサを介して受信する受信回路であって、受信した論理信号を入力する論理素子への電源電圧を、前記送信回路から送信された論理信号の振幅電圧よりも小さくしたことを特徴としている。この構成によれば、送信回路側の構成を変更しないで済む。
【００１３】
このような受信回路において、受信した論理信号を入力するバッファと、前記バッファの出力信号を、前記バッファの入力に帰還する帰還回路とをさらに具備する構成が望ましい。この構成によれば、受信した論理信号の変化開始点が固定化されるので、誤動作がより抑えられることができる。なお、受信した論理信号に対し、ヒステリシス特性を持たせてバッファリングするバッファを備える構成でも同様な効果を奏することができる。
【００１４】
くわえて、本件第３の発明は、送信回路と受信回路とからなり、前記送信回路から送信された論理信号を、コンデンサを介して前記受信回路により受信する送受信回路であって、前記送信回路から送出される論理信号の振幅電圧を、前記受信回路において当該論理信号を受信する論理素子への電源電圧よりも大きくしたことを特徴としている。このような構成によっても、受信回路側に配線抵抗や浮遊容量などがあっても、受信回路で受信された論理信号は、波形鈍化や振幅減少の影響を受けにくくなる。このため、信号遅延が防止されるとともにノイズマージンが確保されるので、受信回路側の誤動作が抑えられることとなる。
【００１５】
このような構成において、電圧差が略等しい２組の電源電圧を、受信した論理信号を入力する論理素子への電源電圧として所定期間毎に交互に供給する構成が望ましい。これにより、受信回路において論理信号を受信する論理素子に要求される耐圧を低く抑えることができる。
【００１６】
また、上記目的を達成するために、本件第４の発明にあっては、電気光学材料を挟持した一対の基板と、前記走査線と前記データ線との各交差に対応して配設された画素とを備える電気光学装置の駆動回路であって、請求項５に記載の受信回路を、前記走査線を駆動する走査線駆動回路における入力回路として用いるとともに、前記走査線駆動回路を、前記一対の基板のうち前記走査線が形成された基板に実装したことを特徴としている。
【００１７】
同様に、上記目的を達成するために、本件第５の発明にあっては、電気光学材料を挟持した一対の基板と、前記一対の基板のうち、一方の基板に複数の走査線が形成され、他方の基板に複数のデータ線が形成されて、または、一方の基板に複数の走査線および複数のデータ線が形成されて、前記走査線と前記データ線との各交差に対応して配設された画素と、前記走査線を駆動する走査駆動回路であって、前記一対の基板のうち前記走査線が形成された基板に実装された走査線駆動回路と、前記走査線駆動回路に制御信号としての論理信号を供給する制御回路とを備える電気光学装置であって、前記走査線駆動回路は、前記制御回路から供給された論理信号を、コンデンサを介して受信し、受信した論理信号に対応した論理信号を出力する論理回路への電源電圧は、前記制御回路から供給された論理信号の振幅電圧よりも小さいことを特徴としている。
以上をまとめ、本発明は以下の要件を有することを特徴とするものである。
第１に、送信回路から送信された論理信号を、コンデンサを介して受信する受信回路であって、前記論理信号を入力点を介して受信するバッファと、前記入力点と前記バッファの高電位側の第１の電源電位Ｖ２との間に介挿され、当該第１の電源電位側を順方向とする第１の保護ダイオードと、前記入力点と前記バッファの低電位側の第２の電源電位Ｖ３との間に介挿され、当該入力点側を順方向とする第２の保護ダイオードと、を備え、前記送信回路から送信される前記論理信号の振幅が、前記バッファの電源電圧（Ｖ２−Ｖ３）より大きいことを特徴とする。
さらに、前記バッファは、当該バッファの出力点と前記入力点との間に介挿され、当該バッファによる出力を帰還する抵抗を有することを特徴とする。
さらに、前記バッファは、当該バッファの出力点と前記入力点との間に介挿され、当該バッファによる出力を帰還するバッファを有することを特徴とする。
さらに、前記バッファをヒステリシスバッファとすることを特徴とする。
また、送受信回路として、送信回路と受信回路からなり、前記送信回路から送信された論理信号を、コンデンサを介して前記受信回路により受信する送受信回路であって、上記に記載の受信回路を、前記受信回路として備えたことを特徴とする。
第２に、相手先の受信回路へ論理信号を、コンデンサを介して送信する送信回路であって、前記論理信号を前記コンデンサに向けて出力するバッファと、電源電圧の供給線と接地電位の間に直列接続され、当該接地電位側を順方向とする第１のダイオード、第２のダイオード及び第１のコンデンサと、前記第１のダイオードと前記第２のダイオードの接続点に一端が接続された第２のコンデンサと、を備え、前記第２のコンデンサの他端に２レベル間を遷移する制御信号を供給し、前記第２のダイオードと前記第１のコンデンサの接続点に発生する電圧を、前記バッファの電源電圧として供給してなることを特徴とする。
さらに、前記バッファに対して前記論理信号を出力する処理回路を備え、前記制御信号として前記処理回路の出力する前記論理信号を用いることを特徴とする。
また、送受信回路として、送信回路と受信回路からなり、前記送信回路から送信された論理信号を、コンデンサを介して前記受信回路により受信する送受信回路であって、請求項６に記載の送信回路を、前記送信回路として備えたことを特徴とする。
また、第３に、送信回路と受信回路からなり、前記送信回路から送信された論理信号を、コンデンサを介して前記受信回路により受信する送受信回路であって、前記送信回路は、前記論理信号を前記コンデンサに向けて出力するバッファと、電源電圧の供給線と接地電位の間に直列接続され、当該接地電位側を順方向とする第１のダイオード、第２のダイオード及び第１のコンデンサと、前記第１のダイオードと前記第２のダイオードの接続点に一端が接続された第２のコンデンサと、を備え、前記第２のコンデンサの他端に２レベル間を遷移する制御信号を供給し、前記第２のダイオードと前記第１のコンデンサの接続点に発生する電圧を、前記バッファの電源電圧として供給してなり、前記受信回路は、前記論理信号を入力点を介して受信するバッファと、前記入力点と前記バッファの高電位側の第１の電源電位Ｖ２との間に介挿され、当該第１の電源電位側を順方向とする第１の保護ダイオードと、前記入力点と前記バッファの低電位側の第２の電源電位Ｖ３との間に介挿され、当該入力点側を順方向とする第２の保護ダイオードと、を備え、前記送信回路から送信される前記論理信号の振幅が、前記バッファの電源電圧（Ｖ２−Ｖ３）より大きいことを特徴とする。
また、電気光学材料を挟持した一対の基板と、走査線とデータ線との各交差に対応して配設された画素と、を備える電気光学装置であって、上記の受信回路を、前記走査線を駆動する走査線駆動回路における入力回路として用いることを特徴とする。
また、電気光学材料を挟持した一対の基板と、走査線とデータ線との各交差に対応して配設された画素と、前記走査線を駆動する走査線駆動回路と、を備える電気光学装置であって、上記の送信回路を、前記走査線駆動回路に前記論理信号である制御信号を供給する制御回路として備え、前記走査線駆動回路を前記一対の基板の一方に実装してなることを特徴とする。
また、電気光学材料を挟持した一対の基板と、走査線とデータ線との各交差に対応して配設された画素と、を備える電気光学装置であって、上記送受信回路の前記受信回路を、前記一対の基板の一方に実装されて前記走査線を駆動する走査線駆動回路における入力回路として用い、上記送受信回路の前記送信回路を、前記走査線駆動回路に前記論理信号である制御信号を供給する制御回路として用いたことを特徴とする。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００１９】
＜第１実施形態＞
まず、本発明の第１の実施形態について説明する。図１は、その構成を示すブロック図である。この図に示されるように、この実施形態では、送信回路４００において論理信号を送信するバッファ４１０の電源電圧がＶ１からＶ１’に高められている。これにより、出力点Ａにおける論理信号の振幅は、図２に示されるように「Ｖ１’−ＧＮＤ」となって、受信回路６００において当該論理信号を入力するバッファ６１０の電源電圧「Ｖ２−Ｖ３」よりも大きくなる。この際、保護ダイオードＤ１、Ｄ２における順方向電圧降下分をＶｆとすると、入力点Ｂにおける論理信号の振幅は、保護ダイオードＤ１、Ｄ２によるクリッピングレベルである「Ｖ２＋Ｖｆ」から「Ｖ３−Ｖｆ」まで拡大される。
【００２０】
このため、配線抵抗や浮遊容量などがあっても、受信回路６００において論理信号を受信するバッファ６１０において、その出力信号の遅延時間はΔＴ’となって、従来の遅延時間ΔＴよりも短くなることが判る。また、入力点Ｂにおける論理信号の振幅の拡大に伴い、ピーク値とバッファ６１０のしきい値とのノイズマージンはα’となって、従来のノイズマージンαよりも余裕が生じることも判る。この結果、信号遅延が防止されるとともにノイズマージンが確保されるので、受信回路６００の誤動作が抑えられることとなる。さらに、この構成では、受信回路６００の構成に変更を加えないで済ませることができる。
【００２１】
＜第２実施形態＞
次に、本発明の第２実施形態について説明する。図３は、その構成を示すブロック図である。この図において、処理回路４２０は、送信回路４００において論理処理する回路であり、従前の「Ｖ１−ＧＮＤ」を電源電圧とするものである。一方、バッファ４３０は、それよりも高い「Ｖ１’−ＧＮＤ」を電源電圧として、処理回路４２０による論理信号の振幅を拡大するものである。すなわち、バッファ４３０は、レベルシフタとして機能するものである。
【００２２】
ここで、バッファ４３０の入出力特性は、例えば図４に示される通りである。すなわち、バッファ４３０は、（Ｖ１）／２をしきい値として、入力した論理信号をバッファリングする構成となっている。また、このようなバッファ４３０は、例えば図５に示されるように、インバータINV１およびINV２を２段接続した構成となっている。ここで、各インバータINV１およびINV２は、それぞれＰチャネル型トランジスタおよびＮチャネル型トランジスタを、電源電圧Ｖ１’および接地電位ＧＮＤの間に介挿した構成となっており、このうち、インバータINV１を構成する各トランジスタのしきい値を調整して、図４に示される入出力特性を設定する。
【００２３】
このような構成によれば、送信回路４００では、その最終段たるバッファ４３０において論理信号の振幅が拡大される一方、その前段たる処理回路４２０において通常の電源電圧「Ｖ１−ＧＮＤ」により論理処理が行われる。このため、処理回路４２０にあっては従来の構成を引き継ぐことができ、ただ、その最終段にレベルシフタとしてのバッファ４３０を設けるだけの構成で済む。
【００２４】
ただし、単純にバッファ４３０を追加する構成とすると、従来の処理回路４２０を用いることができるものの、電源電圧Ｖ１’が別途必要となるという欠点がある。そこで以下、この問題を解決した第３および第４実施形態について説明する。
【００２５】
＜第３実施形態＞
まず、本発明の第３実施形態について説明する。図６は、この構成を示すブロック図である。この図に示されるように、バッファ４３０の電源電圧Ｖ１’は、別途生成されるのではなく、次のようにして従前の電源電圧Ｖ１より生成される構成となっている。
【００２６】
はじめに、Ｆ点には、デューティ比が約５０％であって、Ｈレベルが電圧Ｖ１であり、Ｌレベルが接地電位ＧＮＤである制御信号ＣＴＲが供給されている。ここで、Ｆ点は、コンデンサＣａを介してＧ点に接続されている。さらに、このＧ点は、ダイオードＤ３を介して電源電圧Ｖ１の供給線に接続されている。Ｇ点はまた、ダイオードＤ４を介してＨ点に接続されて、このＨ点の電圧がバッファ４３０の正極側電源電圧として供給されている。なお、Ｈ点と接地電位ＧＮＤとの間には、電圧保持用のコンデンサＣｂが介挿されている。
【００２７】
このような構成において、制御信号ＣＴＲがＬレベルである場合、ダイオードＤ３に順方向電流が流れるので、Ｇ点を正極として、コンデンサＣａは充電を行う。このため、Ｇ点では、電圧「Ｖ１−Ｖｆ」が保持されることとなる。ここで、Ｖｆは、ダイオードＤ３の順方向電圧降下分である。次に、制御信号ＣＴＲがＨレベルになると、ダイオードＤ３がオフして、順方向電流が遮断される。この際、Ｇ点の電位は、制御信号ＣＴＲのＨレベルに、コンデンサＣａによる保持電圧を加算した値となり、これがダイオードＤ４を介してコンデンサＣｂに保持されることとなる。そして、制御信号ＣＴＲが再びＬレベルになっても、コンデンサＣｂの保持電圧は、ダイオードＤ４の阻止によりに維持される。したがって、コンデンサＣｂによって保持されるＨ点の電圧は２・Ｖ１−２・Ｖｆとなり、これがバッファ４２０の正極側電源電圧として用いられることなる。ここで、ダイオードＤ３、Ｄ４にショットキーダイオードを用いると、電圧降下分のＶｆが小さくなるので、Ｖ１’は近似的に２・Ｖ１となる。
【００２８】
したがって、このような構成によれば、送信すべき論理信号の振幅がバッファ４３０によって拡大されるとともに、バッファ４３０の電源電圧Ｖ１’が従前の電源電圧Ｖ１より生成されるので、電源電圧Ｖ１’を別途生成しないで済ませることができ、構成の簡略化に寄与することができる。
【００２９】
なお、図６に示される構成にあっては、Ｆ点に制御信号ＣＴＲを別途供給する構成としたが、処理回路４２０により出力される論理信号のデューティ比が約５０％であれば、処理回路４２０の出力点ＥとＦ点とを短絡しても良い。このような構成によれば、処理回路４２０による論理信号が制御信号ＣＴＲとして用いられるので、制御信号ＣＴＲを別途生成しないで済ませることも可能となり、さらに構成の簡略化に寄与することができる。
【００３０】
また、図６に示される構成にあっては、電圧Ｖ１を引き上げてバッファ４３０の正極側電源電圧を生成するものとしたが、接地電位ＧＮＤを引き下げて負極側電源電圧を生成する構成としても良い。また、この構成において、コンデンサＣａ、Ｃｂは電圧を保持するために用いられるので、これらのコンデンサＣａ、Ｃｂを、これらと同機能を有する素子、例えば二次電池などに置換することができる。
【００３１】
＜第４実施形態＞
次に、本発明の第４実施形態について説明する。図７は、この構成を示すブロック図である。まず、処理回路４２０の出力点Ｅにおける電圧は、インバータ４４０の負極側電源電圧として供給される。一方、インバータ４４０の正極側電圧は、Ｉ点の電圧が供給される。ここで、Ｉ点は、電源電圧Ｖ１の供給線からダイオードＤ５を介した接続点であり、また、Ｉ点と出力点ＥとにはコンデンサＣｃが介挿されている。そして、インバータ４４０の入力には、電源電圧Ｖ１が供給されている。
【００３２】
このような構成において、処理回路４２０から出力される論理信号がＬレベルである場合、ダイオードＤ５に順方向電流が流れるので、コンデンサＣｃは、ＧＩを正極として充電を行う。このため、ダイオードＤ５の順方向降下電圧をＶｆとすると、Ｉ点では、電圧「Ｖ１−Ｖｆ」が保持されることとなる。
【００３３】
したがって、Ｉ点の電圧波形は、図８に示されるように、出力点Ｅの電圧波形を、常に電圧「Ｖ１−Ｖｆ」だけ底上げしたものとなる。なお、ダイオードＤ５にショットキーダイオードを用いると、降下電圧Ｖｆが小さくなるので、底上げ分は近似的にＶ１となる。
【００３４】
ここで、インバータ４４０において、正極側電源電圧がＶ１’（近似的には２・Ｖ１）であって負極側電源電圧がＶ１となる場合、入力信号の電圧Ｖ１は論理的にＬレベルとなるため、インバータ４４０の出力電圧、すなわち、Ｊ点の電圧はＶ１’となる一方、正極側電源電圧がＶ１であって負極側電源電圧が接地電位ＧＮＤとなる場合、入力信号の電圧Ｖ１は論理的にＨレベルとなるため、インバータ４４０の出力電圧は接地電位ＧＮＤとなる。
【００３５】
すなわち、本実施形態は、処理回路４２０から出力される論理信号を、結果的に、Ｌレベルの電位についてはＧＮＤのままと出力する一方、Ｈレベルの電位については本来のＶ１に「Ｖ１−Ｖｆ」を加算して、出力する構成となっている。したがって、このような構成によっても、送信すべき論理信号の振幅がインバータ４４０によって拡大されるとともに、インバータ４４０の電源電圧Ｖ１’が従前の電源電圧Ｖ１より生成されるので、電源電圧Ｖ１’を別途生成しないで済ませることができる。さらに、図６に示される構成と比較して、ダイオードおよびコンデンサが各々１個で済むとともに、送信回路４００の最終段も、インバータの１段で済むので、構成の簡略化に大いに寄与することができる。
【００３６】
なお、図７に示される構成にあっては、処理回路４２０から出力される論理信号のＨレベルを拡大する構成としたが、これとは反対に、Ｌレベルを引き下げる構成としても良い。また、この構成において、コンデンサＣｃは電圧を保持するために用いられるので、このコンデンサＣｃをこれと同機能を有する素子、例えば二次電池などに置換することができる。さらに、インバータ４４０については、処理回路４２０とともに集積化しても良し、ディスクリート化しても良い。
【００３７】
＜第５実施形態＞
上述した第１〜第４実施形態は、送信回路４００において論理振幅の振幅を拡大するものであったが、本件発明では、送信すべき論理信号の振幅電圧が、受信回路において当該論理信号を受信する論理素子への電源電圧よりも相対的に大きくなれば足りる。そこで、本発明の第５実施形態は、図１に示される構成において、送信回路４００におけるバッファ４１０の電源電圧を従前のように「Ｖ１−ＧＮＤ」とし、受信回路６００におけるバッファ６１０の電源電圧を「Ｖ２−Ｖ３」よりも小さく設定した構成とするのである。
【００３８】
このような構成によっても、第１実施形態と同様に、信号遅延が防止されるとともにノイズマージンが確保されるので、受信回路の誤動作が抑えられることとなる。また、この構成では、送信回路の構成に変更を加えないで済ませることができる。
【００３９】
＜第６実施形態＞
次に、本発明の第６実施形態について説明する。図９（ａ）は、その構成を示すブロック図である。この図に示される構成にあっては、上述した第１または第５実施形態に対し、送信回路からの送信された論理信号を入力するバッファ６１０の出力点Ｋおよび入力点Ｂに、抵抗Ｒａを介挿し、バッファ６１０による出力信号を、抵抗Ｒａを介してその入力端に帰還する構成となっている。
【００４０】
このような構成により、入力点Ｂにおける論理信号の信号波形は、図１０に示されるようになる。すなわち、論理信号の振幅は、クリッピングレベルである「Ｖ２＋Ｖｆ」から「Ｖ３−Ｖｆ」まで拡大される点において第１実施形態と同様であるが、バッファ６１０の出力電圧が入力点Ｂに帰還されるので、収束電圧は、Ｈレベルであれば電圧Ｖ２となり、ＬレベルであればＶ３となる。このため、電圧変化の開始点は、電源電圧Ｖ２またはＶ３となり、第１実施形態における「Ｖ２＋Ｖｆ」または「Ｖ３−Ｖｆ」よりも、バッファ６１０のしきい値に近づく。このため、ノイズマージンを確保した上で、信号遅延がより抑えられることとなる。
【００４１】
なお、出力点Ｋおよび入力点Ｂにおいて、抵抗Ｒａの替わりに、図９（ｂ）に示されるように、ドライブ能力が小さいバッファ６２０を介挿する構成としても同様な効果が得られる。
【００４２】
＜第７実施形態＞
ところで、第６実施形態において抵抗Ｒａを適切な抵抗値に設定するのは意外に困難である。すなわち、抵抗Ｒａの抵抗値が大きいと、入力点Ｂの電圧がＶ２またはＶ３に収束するまでの時間が長くなるので、信号遅延を防止する効果が薄れる。一方、抵抗値が小さいと、例えば、ＬレベルからＨレベルに遷移する場合、入力点Ｂの電圧が、図１０におい丸１で示されるように、しきい値を越える前に電圧Ｖ３に収束してしまって、誤動作が発生することになる。
【００４３】
そこで、この問題の解決を図った第７実施形態について説明する。図１１（ａ）は、その構成を示すブロック図である。この図に示される構成にあっては、上述した第６実施形態における抵抗Ｒａを廃するとともに、バッファ６１０をヒステリシスバッファ６３０に置換した構成となっている。ここで、ヒステリシスバッファ６３０の入出力特性は、図１１（ｂ）に示されるようになっている。
【００４４】
この構成によれば、入力点Ｂの電圧が一旦ＶHまたはＶLを通過して、出力端Ｋの電圧がＶ２またはＶ３となってしまえば、仮に入力点Ｂにノイズが加わったとしても、それがヒステリシス電圧以内である限り、ノイズの影響を受けないで済ませることができる。
【００４５】
＜第８実施形態＞
次に、本発明の第８実施形態について説明する。図１２は、その構成を示すブロック図である。この実施形態は、送信回路４００において「Ｖ１−ＧＮＤ」を電源電圧とする処理回路４２０で処理された論理信号の振幅が、「Ｖ１’−ＧＮＤ」を電源電圧とするバッファ４３０によって拡大されて、コンデンサ５００を介して送信される一方、受信回路６００においては「Ｖ２−Ｖ３」を電源電圧とするバッファ６１０により受信される構成となっている。ここで、受信回路４００のＶ１、ＧＮＤと、送信回路６００のＶ２、Ｖ３との電位関係が、図１３に示されるように異なっていても、第１または第５実施形態と同様に信号遅延が防止されるとともにノイズマージンが確保されるので、受信回路側の誤動作が抑えられることとなる。
【００４６】
このような構成において、バッファ６１０の後段回路（ここでは図示省略）によっては、バッファ６１０の電源電圧を例えば図１４に示されるように、ある場合にはＶ２、Ｖ３を供給して、他の場合にはＶ１、ＧＮＤを供給する構成としても良い。例えば、バッファ６１０の電源として、論理信号がＨレベルであれば「Ｖ２−Ｖ３」を、Ｌレベルであれば「Ｖ１−ＧＮＤ」を、それぞれ供給する構成としても良い。この構成では、バッファ６１０から出力される論理信号のＨレベルはＶ１となり、ＬレベルがＶ３となるので、バッファ６１０の後段回路において必要となる振幅が※３に示されるような場合であっても、バッファ６１０の耐圧を、※１の「Ｖ１−ＧＮＤ」または※２の「Ｖ２−Ｖ３」で済ませることができる。
【００４７】
＜第９実施形態＞
次に、本発明の第９実施形態について説明する。図１５は、この電気光学装置の一例である液晶表示装置の電気的構成を示すブロック図である。この図に示されるように、液晶パネル１００では、１６０本のデータ線２１２が列（Ｙ）方向に形成され、また、２００本の走査線３１２が行（Ｘ）方向に形成されて、これらデータ線２１２と走査線３１２との各交差点において画素１１６が形成されている。そして、各画素１１６は、液晶表示要素（液晶層）１１８とＴＦＤ（Thin Film Diode）２２０とが直列に接続された構成となっている。
【００４８】
ここで、液晶パネル１００の詳細構成について説明する。図１６は、この構成を摸式的に示す部分破断斜視図である。この図に示されるように、液晶パネル１００は、素子基板２００と、これに対向配置される対向基板３００とを備えている。このうち、素子基板２００の対抗面には、複数の画素電極２３４がマトリクス状に配列している。ここで、同一列に配列する画素電極２３４は、列方向に短冊状に延在するデータ線２１２の１本に、それぞれＴＦＤ２２０を介して接続されている。
【００４９】
さて、ＴＦＤ２２０は、基板側からみると、第１金属膜２２２と、この第１金属膜２２２を陽極酸化した酸化膜２２４と、第２金属膜２２６とから構成されて、金属／絶縁体／金属のサンドイッチ構造を採る。このため、ＴＦＤ２２０は、正負双方向のダイオードスイッチング特性を有することになる。
【００５０】
一方、対向基板３００の対抗面には、走査線３１２が、データ線２１２とは直交する行方向に延在し、かつ、画素電極２３４の対向電極となるように配列している。
【００５１】
そして、このような素子基板２００と対向基板３００とは、基板周辺に沿って塗布されるシール剤と、適切に散布されたスペーサとによって、一定のギャップ（間隙）を保っており、この閉空間に例えば、ＴＮ（Twisted Nematic）型の液晶１０５が封入されて、これにより、図１５における液晶層１１８が形成されることとなる。すなわち、液晶層１１８は、データ線２１２と走査線３１２との交差地点において、当該走査線３１２と、画素電極２３４と、両者の間に位置する液晶１０５とで構成されることになる。
【００５２】
ほかに、対向基板３００には、液晶パネル１００の用途に応じて、例えば、ストライプ状や、モザイク状、トライアングル状等に配列されたカラーフィルタが設けられ、それ以外の領域には遮光のためブラックマトリクスが設けられる。くわえて、素子基板２００および対向基板３００の各対向面には、それぞれ所定の方向にラビング処理された配向膜などが設けられる一方、その各背面には配向方向に応じた偏光子がそれぞれ設けられる（いずれも図示省略）。
【００５３】
ただし、液晶パネル１００においては、液晶を高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述した配向膜や偏光子等が不要となるため、光利用効率が高まり、このため液晶パネルの高輝度化や低消費電力化などの点において有利である。また、液晶パネル１００を反射型とする場合、画素電極２３４をアルミニウムなどの反射率の高い金属膜から構成し、電圧無印加状態で液晶分子がほぼ垂直配向されるＳＨ（スーパーホメオトロピック）型液晶などを用いても良い。
【００５４】
なお、ＴＦＤ２２０は、２端子型非線形素子の一例であり、他に、ＺｎＯ（酸化亜鉛）バリスタや、ＭＳＩ（Metal Semi-Insulator）などを用いた素子や、これら素子を２つ逆向きに直列接続または並列接続したものなどが適用可能である。
【００５５】
説明を再び図１５に戻す。Ｘドライバ２５０は、一般にはデータ線駆動回路と呼ばれるものであり、表示内容に応じて各データ線２１２にデータ信号X1〜X160をそれぞれ供給する。なお、このデータ信号の電圧は、Ｖ１、ＧＮＤのいずれかで規定される。一方、受信回路６００としての走査線駆動回路は、論理信号を入力するバッファ６１０と、このバッファ６１０による論理信号に基づいて、電圧Ｖ４、Ｖ１、ＧＮＤまたはＶ３を選択し、走査信号Y1〜Y200として各走査線３１２に印加するＹドライバ６５０とからなる。また、駆動電圧形成回路３００は、Ｘドライバ３００およびＹドライバ６５０により用いられる電圧Ｖ４、Ｖ１、ＧＮＤまたはＶ３を生成するものである。
【００５６】
さて、Ｘドライバ２５０は、ＣＯＧ技術によりに素子基板２００の周縁部において実装される一方、受信回路６００としてのバッファ６１０およびＹドライバ６５０は、集積化されて対向基板３００の周縁部において実装される。また、外部制御回路としての送信回路４００は、「Ｖ１−ＧＮＤ」を電源とする処理回路４２０によって、Ｘドライバ２５０に対しては表示すべき内容に応じてデータを供給する一方、Ｙドライバ６５０に対しては走査線３１２の各々に走査信号を印加するためのクロック信号や制御信号などを供給するものである。このうち、Ｙドライバ６５０に対して供給するクロック信号や制御信号などの論理信号は、それぞれバッファ４３０により振幅が拡大された後にコンデンサ５００を介して出力される構成となっている。なお、実際には、バッファ４３０、６１０およびコンデンサ５００は、論理信号の１本毎に設けられる。
【００５７】
また、走査信号の波形例としては、例えば、図１７に示されるものが挙げられる。この図に示される波形にあっては、ある走査線Ym（Y1≦Ym＜Y200）と、この走査線Ymの次位に位置する走査線Ym+1とに供給される走査信号をそれぞれ示すものである。これらの図において、Ｖ４は正極側の選択電圧であり、Ｖ３は負極側の選択電圧である。また、Ｖ１は正極側の非選択電圧であり、ＧＮＤは負極側の非選択電圧である。なお、ここでいう極性は、データ線２１２に印加される電圧の中間値、すなわち（Ｖ１−ＧＮＤ）／２を基準として規定されている。
【００５８】
ここで、ある走査線３１２が選択されて、その１水平走査期間の後半（１／２Ｈ）において、走査信号として選択電圧Ｖ４が印加されると、対応するＴＦＤ２２０が導通状態となる。この導通状態の際に、データ線２１２を介してデータ信号を印加すると、当該ＴＦＤ２２０に接続された液晶層１１８に所定の電荷が蓄積される。電荷蓄積後、非選択電圧Ｖ１が印加されて、当該ＴＦＤ２２０が非導通状態となっても、当該ＴＦＤ２２０のリーク（オフリーク）が少なく、かつ、液晶層１１８の抵抗が十分に高ければ、当該液晶層１１８における電荷の蓄積が維持される。そして１垂直走査期間（１Ｖ）経過後、再び、同じ走査線３１２が選択されて、その１水平走査期間の後半（１／２Ｈ）において、走査信号として選択電圧Ｖ１が印加されると、同様に、対応するＴＦＤ２２０が導通状態となる。この導通状態の際に、同様に、データ線２１２を介してデータ信号が印加されると、当該ＴＦＤ２２０に接続された液晶層１１８に所定の電荷が蓄積される。電荷蓄積後、非選択電圧ＧＮＤが印加されて、当該ＴＦＤ２２０を非導通状態になっても、当該液晶層１１８における電荷の蓄積が維持される。このように、各ＴＦＤ２２０を交流駆動して蓄積させる電荷の量を制御することによって、画素毎に液晶の配向状態が変化して、所定の情報を表示することが可能となっている。
【００５９】
さて、バッファ６１０の後段回路としてＹドライバ６５０を適用すると、このＹドライバ６５０の動作電圧範囲はＶ４からＶ３までとなる。ただし、ある選択期間において選択される走査線は通常１本であるため、電圧Ｖ３、Ｖ４が同時に出力されることはない。このため、Ｙドライバ６５０の電源電圧を、正極側電圧Ｖ１を出力する選択期間においては、「Ｖ４−ＧＮＤ」とする一方、負極側電圧Ｖ３を出力する選択期間においては、「Ｖ１−Ｖ３」とする構成を採用すると、このＹドライバ６５０の耐圧を、「Ｖ４−Ｖ３」の約半分で済ませることができる。
【００６０】
なお、この実施形態にあっては、液晶パネル１００として、ＴＦＤ２２０を用いたものを例にとって説明したが、これに限られず、一方の基板において走査線、データ線を設けるとともに、それらの各交差点においてゲートが走査線に、ソースがデータ線に、ドレインが画素電極に、それぞれ接続されたＴＦＴ（Thin Film Transistor：薄膜トランジスタ）を用いてものでも良い。くわえて、これらスイッチング素子を用いずに、ＳＴＮ（Super Twisted Nematic）型液晶を用いたパッシィブ型液晶などにも適用可能である。さらに、液晶に替えて、発光層を配置したエレクトロルミネッセンス表示装置など、各種の電気光学効果を用いて表示を行う電気光学装置に適用可能である。
【００６１】
【発明の効果】
以上説明したように本発明によれば、配線抵抗や浮遊容量が増加しても、受信回路側において信号遅延を抑えることができるとともに、ノイズマージンを確保して誤動作を防止することが可能となる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態の構成を示すブロック図である。
【図２】 同実施形態の動作を説明するための電圧波形図である。
【図３】 本発明の第２実施形態の構成を示すブロック図である。
【図４】 同実施形態におけるバッファの入出力特性を示す図である。
【図５】 同バッファの等価回路を示す図である。
【図６】 本発明の第３実施形態の構成を示すブロック図である。
【図７】 本発明の第４実施形態の構成を示すブロック図である。
【図８】 同実施形態の動作を説明するための電圧波形図である。
【図９】 （ａ）は、本発明の第６実施形態の構成を示すブロック図であり、（ｂ）は、その一部置換図である。
【図１０】 同実施形態の動作を説明するための電圧波形図である。
【図１１】 （ａ）は、本発明の第７実施形態の構成を示すブロック図であり、（ｂ）は、同実施形態におけるヒステリシスバッファの入出力特性を示す図である。
【図１２】 本発明の第８実施形態の構成を示すブロック図である。
【図１３】 同実施形態における電圧関係を示す図である。
【図１４】 同実施形態の応用動作を説明するための電圧波形図である。
【図１５】 同実施形態を適用した液晶表示装置の構成を示すブロック図である。
【図１６】 同装置における液晶パネルの要部構成を示す構成を部分破断斜視図である。
【図１７】 同装置における走査信号の波形を示す図である。
【図１８】 従来構成を示すブロック図である。
【図１９】 従来構成における問題点を説明するための電圧波形図である。
【符号の説明】
１００……液晶パネル
４００……送信回路
４１０……バッファ
４２０……処理回路
５００……コンデンサ
６００……受信回路
６１０……バッファ
【発明の属する技術分野】
本発明は、例えば、電源電圧が異なる受信回路に論理信号を送信する送信回路、受信回路、送受信回路、および、これら回路を用いた電気光学装置に関する。
【０００２】
【従来の技術】
一般に電気光学装置、例えば液晶パネルにおいては、非線形素子や画素電極等が形成された素子基板と当該画素電極に対向する対向電極（または共通電極）が形成された対向基板とが、電極面を対向させて一定の間隙が保って貼付されるとともに、この間隙に電気光学材料としての液晶が挟持された構成となっている。ここで、非線形素子としてＴＦＴ（Thin Film Transistor）などの３端子型素子を用いる場合では一方の素子基板において、非線形素子としてＴＦＤ（Thin Film Diode）などの２端子型素子を用いる場合では素子基板および対向基板の基板において、それぞれ貼合領域以外の周縁領域に、駆動回路（ドライバＩＣ）がＣＯＧ（Chip On Glass)技術により実装されて、液晶パネルにおける接続点数を低減することが行われている。
【０００３】
さて、外部制御回路は、一般にＣＭＯＳ回路で構成されるため、その論理信号の振幅は３〜５Ｖ程度である。一方、非線形素子や液晶を駆動するためには、２０Ｖ程度の比較的高い電圧が要求される。このように両回路の動作電圧範囲は互いに異なるので、外部制御回路における論理信号の電源電圧および駆動回路の電源電圧を、互いに別々とする構成の方が設計的には都合が良い。
【０００４】
ただし、この構成では、外部制御回路の論理信号を駆動回路に直接的に供給することができない。そこで、従来では図１８に示されるように、外部制御回路の出力段を構成するバッファ４１０から論理信号が、コンデンサ５００を介して出力されて、駆動回路の入力段を構成するバッファ６１０に間接的に供給される構成となっている。すなわち、図に示される構成において、外部制御回路におけるバッファ４１０の電源電圧には、電圧Ｖ１および接地電位ＧＮＤが用いられるが、駆動回路におけるバッファ６１０の電源電圧には、電圧Ｖ２および電圧Ｖ３が用いられる。ここで、Ｖ１−ＧＮＤ＝Ｖ２−Ｖ３である。なお、Ｄ１、Ｄ２は、保護ダイオードである。
【０００５】
ところで、外部制御回路から液晶パネルの接続点までは、ＦＰＣ（Flexible Printed Circuit）基板が用いられて配線される一方、液晶パネルの接続点から駆動回路までは、当該基板上に堆積したＩＴＯ（Indium Tin Oxide）などの透明性導電体をパターニングして配線される。ここで、Ｒｘは、透明性導電体の配線抵抗であり、Ｃｘは、透明性導電体の浮遊容量である。また、説明を一般化するために、外部制御回路を、論理信号を送信する意味で送信回路４００とし、駆動回路を、論理信号を受信する意味で受信回路６００とする。
【０００６】
【発明が解決しようとする課題】
しかしながら、ＩＴＯなどの透明性導電体の配線抵抗Ｒｘは、ＦＰＣ基板の銅箔の抵抗よりも遙かに大きい。また、透明性導電体の配線ピッチは非常に狭いので、その浮遊容量Ｃｘも無視できない。したがって、これらの配線抵抗Ｒｘや浮遊容量Ｃｘにより、受信回路６００における入力点Ｂの信号波形（バッファ６１０の入力信号波形）は、図１９に示されるように、送信回路４００における出力点Ａの信号波形（バッファ４１０の出力信号波形）と比較して鈍化する結果、出力点Ａの信号に対してバッファ６１０による出力信号の遅延時間ΔＴは長くなる。さらに、入力点Ｂの信号振幅は、電圧「Ｖ２−Ｖ３」よりも小さくなるため、ピーク値とバッファ６１０のしきい値とのノイズマージンαが減少する結果、最悪の場合には誤動作も発生する、という問題があった。
【０００７】
本発明は、上述した問題に鑑みてなされたもので、その目的とするところは、論理信号の相手先たる受信回路側において配線抵抗や浮遊容量などが増加しても、当該回路側の誤動作の防止した論理信号を送信する送信回路、受信回路、送受信回路、および、これら回路を用いた電気光学装置を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本件第１の発明は、相手先の受信回路へ論理信号を、コンデンサを介して送信する送信回路であって、送信すべき論理信号の振幅電圧を、前記受信回路において当該論理信号を受信する論理素子への電源電圧よりも大きくしたことを特徴としている。これにより、受信回路において受信される論理信号の振幅が拡大されるので、遅延時間が短くなり、ノイズマージンにも余裕が生じる。また、この構成によれば、受信回路側の構成を変更しないで済む。
【０００９】
さて、この送信回路において、送信すべき論理信号の振幅電圧を拡大するレベルシフタを備える構成が望ましい。この構成では、比較的簡易な構成で実現可能であるが、受信回路側において単純にレベルシフタを動作させるためには異なる電源電圧が別途必要となる。
【００１０】
そこで、所定の電圧を保持する保持素子を備え、前記レベルシフタは、当該所定の電圧に対し、前記保持素子により保持された電圧を加算または減算した電圧を電源電圧とする論理素子である構成が望ましい。この構成によれば、結果として所定の電圧を昇圧し、これを電源とする論理素子によって、送信すべき論理信号の振幅拡大が図られる。なお、所定の電圧としては、レベルシフタの前段に位置する論理回路の電源電圧が適当である。これにより、送信回路における電源電圧は単一で済むこととなる。
【００１１】
一方、レベルシフタ以外により送信すべき論理信号の振幅を拡大する構成としては、所定の電圧を保持する保持素子を備え、送信すべき論理信号の一方のレベルに、前記保持素子に保持された電圧を加算または減算する構成が考えられる。このような構成によっても、単一の電源電圧により論理信号の振幅を受信回路において拡大することが可能となる。
【００１２】
また、本件第２の発明は、送信回路から送信された論理信号を、コンデンサを介して受信する受信回路であって、受信した論理信号を入力する論理素子への電源電圧を、前記送信回路から送信された論理信号の振幅電圧よりも小さくしたことを特徴としている。この構成によれば、送信回路側の構成を変更しないで済む。
【００１３】
このような受信回路において、受信した論理信号を入力するバッファと、前記バッファの出力信号を、前記バッファの入力に帰還する帰還回路とをさらに具備する構成が望ましい。この構成によれば、受信した論理信号の変化開始点が固定化されるので、誤動作がより抑えられることができる。なお、受信した論理信号に対し、ヒステリシス特性を持たせてバッファリングするバッファを備える構成でも同様な効果を奏することができる。
【００１４】
くわえて、本件第３の発明は、送信回路と受信回路とからなり、前記送信回路から送信された論理信号を、コンデンサを介して前記受信回路により受信する送受信回路であって、前記送信回路から送出される論理信号の振幅電圧を、前記受信回路において当該論理信号を受信する論理素子への電源電圧よりも大きくしたことを特徴としている。このような構成によっても、受信回路側に配線抵抗や浮遊容量などがあっても、受信回路で受信された論理信号は、波形鈍化や振幅減少の影響を受けにくくなる。このため、信号遅延が防止されるとともにノイズマージンが確保されるので、受信回路側の誤動作が抑えられることとなる。
【００１５】
このような構成において、電圧差が略等しい２組の電源電圧を、受信した論理信号を入力する論理素子への電源電圧として所定期間毎に交互に供給する構成が望ましい。これにより、受信回路において論理信号を受信する論理素子に要求される耐圧を低く抑えることができる。
【００１６】
また、上記目的を達成するために、本件第４の発明にあっては、電気光学材料を挟持した一対の基板と、前記走査線と前記データ線との各交差に対応して配設された画素とを備える電気光学装置の駆動回路であって、請求項５に記載の受信回路を、前記走査線を駆動する走査線駆動回路における入力回路として用いるとともに、前記走査線駆動回路を、前記一対の基板のうち前記走査線が形成された基板に実装したことを特徴としている。
【００１７】
同様に、上記目的を達成するために、本件第５の発明にあっては、電気光学材料を挟持した一対の基板と、前記一対の基板のうち、一方の基板に複数の走査線が形成され、他方の基板に複数のデータ線が形成されて、または、一方の基板に複数の走査線および複数のデータ線が形成されて、前記走査線と前記データ線との各交差に対応して配設された画素と、前記走査線を駆動する走査駆動回路であって、前記一対の基板のうち前記走査線が形成された基板に実装された走査線駆動回路と、前記走査線駆動回路に制御信号としての論理信号を供給する制御回路とを備える電気光学装置であって、前記走査線駆動回路は、前記制御回路から供給された論理信号を、コンデンサを介して受信し、受信した論理信号に対応した論理信号を出力する論理回路への電源電圧は、前記制御回路から供給された論理信号の振幅電圧よりも小さいことを特徴としている。
以上をまとめ、本発明は以下の要件を有することを特徴とするものである。
第１に、送信回路から送信された論理信号を、コンデンサを介して受信する受信回路であって、前記論理信号を入力点を介して受信するバッファと、前記入力点と前記バッファの高電位側の第１の電源電位Ｖ２との間に介挿され、当該第１の電源電位側を順方向とする第１の保護ダイオードと、前記入力点と前記バッファの低電位側の第２の電源電位Ｖ３との間に介挿され、当該入力点側を順方向とする第２の保護ダイオードと、を備え、前記送信回路から送信される前記論理信号の振幅が、前記バッファの電源電圧（Ｖ２−Ｖ３）より大きいことを特徴とする。
さらに、前記バッファは、当該バッファの出力点と前記入力点との間に介挿され、当該バッファによる出力を帰還する抵抗を有することを特徴とする。
さらに、前記バッファは、当該バッファの出力点と前記入力点との間に介挿され、当該バッファによる出力を帰還するバッファを有することを特徴とする。
さらに、前記バッファをヒステリシスバッファとすることを特徴とする。
また、送受信回路として、送信回路と受信回路からなり、前記送信回路から送信された論理信号を、コンデンサを介して前記受信回路により受信する送受信回路であって、上記に記載の受信回路を、前記受信回路として備えたことを特徴とする。
第２に、相手先の受信回路へ論理信号を、コンデンサを介して送信する送信回路であって、前記論理信号を前記コンデンサに向けて出力するバッファと、電源電圧の供給線と接地電位の間に直列接続され、当該接地電位側を順方向とする第１のダイオード、第２のダイオード及び第１のコンデンサと、前記第１のダイオードと前記第２のダイオードの接続点に一端が接続された第２のコンデンサと、を備え、前記第２のコンデンサの他端に２レベル間を遷移する制御信号を供給し、前記第２のダイオードと前記第１のコンデンサの接続点に発生する電圧を、前記バッファの電源電圧として供給してなることを特徴とする。
さらに、前記バッファに対して前記論理信号を出力する処理回路を備え、前記制御信号として前記処理回路の出力する前記論理信号を用いることを特徴とする。
また、送受信回路として、送信回路と受信回路からなり、前記送信回路から送信された論理信号を、コンデンサを介して前記受信回路により受信する送受信回路であって、請求項６に記載の送信回路を、前記送信回路として備えたことを特徴とする。
また、第３に、送信回路と受信回路からなり、前記送信回路から送信された論理信号を、コンデンサを介して前記受信回路により受信する送受信回路であって、前記送信回路は、前記論理信号を前記コンデンサに向けて出力するバッファと、電源電圧の供給線と接地電位の間に直列接続され、当該接地電位側を順方向とする第１のダイオード、第２のダイオード及び第１のコンデンサと、前記第１のダイオードと前記第２のダイオードの接続点に一端が接続された第２のコンデンサと、を備え、前記第２のコンデンサの他端に２レベル間を遷移する制御信号を供給し、前記第２のダイオードと前記第１のコンデンサの接続点に発生する電圧を、前記バッファの電源電圧として供給してなり、前記受信回路は、前記論理信号を入力点を介して受信するバッファと、前記入力点と前記バッファの高電位側の第１の電源電位Ｖ２との間に介挿され、当該第１の電源電位側を順方向とする第１の保護ダイオードと、前記入力点と前記バッファの低電位側の第２の電源電位Ｖ３との間に介挿され、当該入力点側を順方向とする第２の保護ダイオードと、を備え、前記送信回路から送信される前記論理信号の振幅が、前記バッファの電源電圧（Ｖ２−Ｖ３）より大きいことを特徴とする。
また、電気光学材料を挟持した一対の基板と、走査線とデータ線との各交差に対応して配設された画素と、を備える電気光学装置であって、上記の受信回路を、前記走査線を駆動する走査線駆動回路における入力回路として用いることを特徴とする。
また、電気光学材料を挟持した一対の基板と、走査線とデータ線との各交差に対応して配設された画素と、前記走査線を駆動する走査線駆動回路と、を備える電気光学装置であって、上記の送信回路を、前記走査線駆動回路に前記論理信号である制御信号を供給する制御回路として備え、前記走査線駆動回路を前記一対の基板の一方に実装してなることを特徴とする。
また、電気光学材料を挟持した一対の基板と、走査線とデータ線との各交差に対応して配設された画素と、を備える電気光学装置であって、上記送受信回路の前記受信回路を、前記一対の基板の一方に実装されて前記走査線を駆動する走査線駆動回路における入力回路として用い、上記送受信回路の前記送信回路を、前記走査線駆動回路に前記論理信号である制御信号を供給する制御回路として用いたことを特徴とする。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００１９】
＜第１実施形態＞
まず、本発明の第１の実施形態について説明する。図１は、その構成を示すブロック図である。この図に示されるように、この実施形態では、送信回路４００において論理信号を送信するバッファ４１０の電源電圧がＶ１からＶ１’に高められている。これにより、出力点Ａにおける論理信号の振幅は、図２に示されるように「Ｖ１’−ＧＮＤ」となって、受信回路６００において当該論理信号を入力するバッファ６１０の電源電圧「Ｖ２−Ｖ３」よりも大きくなる。この際、保護ダイオードＤ１、Ｄ２における順方向電圧降下分をＶｆとすると、入力点Ｂにおける論理信号の振幅は、保護ダイオードＤ１、Ｄ２によるクリッピングレベルである「Ｖ２＋Ｖｆ」から「Ｖ３−Ｖｆ」まで拡大される。
【００２０】
このため、配線抵抗や浮遊容量などがあっても、受信回路６００において論理信号を受信するバッファ６１０において、その出力信号の遅延時間はΔＴ’となって、従来の遅延時間ΔＴよりも短くなることが判る。また、入力点Ｂにおける論理信号の振幅の拡大に伴い、ピーク値とバッファ６１０のしきい値とのノイズマージンはα’となって、従来のノイズマージンαよりも余裕が生じることも判る。この結果、信号遅延が防止されるとともにノイズマージンが確保されるので、受信回路６００の誤動作が抑えられることとなる。さらに、この構成では、受信回路６００の構成に変更を加えないで済ませることができる。
【００２１】
＜第２実施形態＞
次に、本発明の第２実施形態について説明する。図３は、その構成を示すブロック図である。この図において、処理回路４２０は、送信回路４００において論理処理する回路であり、従前の「Ｖ１−ＧＮＤ」を電源電圧とするものである。一方、バッファ４３０は、それよりも高い「Ｖ１’−ＧＮＤ」を電源電圧として、処理回路４２０による論理信号の振幅を拡大するものである。すなわち、バッファ４３０は、レベルシフタとして機能するものである。
【００２２】
ここで、バッファ４３０の入出力特性は、例えば図４に示される通りである。すなわち、バッファ４３０は、（Ｖ１）／２をしきい値として、入力した論理信号をバッファリングする構成となっている。また、このようなバッファ４３０は、例えば図５に示されるように、インバータINV１およびINV２を２段接続した構成となっている。ここで、各インバータINV１およびINV２は、それぞれＰチャネル型トランジスタおよびＮチャネル型トランジスタを、電源電圧Ｖ１’および接地電位ＧＮＤの間に介挿した構成となっており、このうち、インバータINV１を構成する各トランジスタのしきい値を調整して、図４に示される入出力特性を設定する。
【００２３】
このような構成によれば、送信回路４００では、その最終段たるバッファ４３０において論理信号の振幅が拡大される一方、その前段たる処理回路４２０において通常の電源電圧「Ｖ１−ＧＮＤ」により論理処理が行われる。このため、処理回路４２０にあっては従来の構成を引き継ぐことができ、ただ、その最終段にレベルシフタとしてのバッファ４３０を設けるだけの構成で済む。
【００２４】
ただし、単純にバッファ４３０を追加する構成とすると、従来の処理回路４２０を用いることができるものの、電源電圧Ｖ１’が別途必要となるという欠点がある。そこで以下、この問題を解決した第３および第４実施形態について説明する。
【００２５】
＜第３実施形態＞
まず、本発明の第３実施形態について説明する。図６は、この構成を示すブロック図である。この図に示されるように、バッファ４３０の電源電圧Ｖ１’は、別途生成されるのではなく、次のようにして従前の電源電圧Ｖ１より生成される構成となっている。
【００２６】
はじめに、Ｆ点には、デューティ比が約５０％であって、Ｈレベルが電圧Ｖ１であり、Ｌレベルが接地電位ＧＮＤである制御信号ＣＴＲが供給されている。ここで、Ｆ点は、コンデンサＣａを介してＧ点に接続されている。さらに、このＧ点は、ダイオードＤ３を介して電源電圧Ｖ１の供給線に接続されている。Ｇ点はまた、ダイオードＤ４を介してＨ点に接続されて、このＨ点の電圧がバッファ４３０の正極側電源電圧として供給されている。なお、Ｈ点と接地電位ＧＮＤとの間には、電圧保持用のコンデンサＣｂが介挿されている。
【００２７】
このような構成において、制御信号ＣＴＲがＬレベルである場合、ダイオードＤ３に順方向電流が流れるので、Ｇ点を正極として、コンデンサＣａは充電を行う。このため、Ｇ点では、電圧「Ｖ１−Ｖｆ」が保持されることとなる。ここで、Ｖｆは、ダイオードＤ３の順方向電圧降下分である。次に、制御信号ＣＴＲがＨレベルになると、ダイオードＤ３がオフして、順方向電流が遮断される。この際、Ｇ点の電位は、制御信号ＣＴＲのＨレベルに、コンデンサＣａによる保持電圧を加算した値となり、これがダイオードＤ４を介してコンデンサＣｂに保持されることとなる。そして、制御信号ＣＴＲが再びＬレベルになっても、コンデンサＣｂの保持電圧は、ダイオードＤ４の阻止によりに維持される。したがって、コンデンサＣｂによって保持されるＨ点の電圧は２・Ｖ１−２・Ｖｆとなり、これがバッファ４２０の正極側電源電圧として用いられることなる。ここで、ダイオードＤ３、Ｄ４にショットキーダイオードを用いると、電圧降下分のＶｆが小さくなるので、Ｖ１’は近似的に２・Ｖ１となる。
【００２８】
したがって、このような構成によれば、送信すべき論理信号の振幅がバッファ４３０によって拡大されるとともに、バッファ４３０の電源電圧Ｖ１’が従前の電源電圧Ｖ１より生成されるので、電源電圧Ｖ１’を別途生成しないで済ませることができ、構成の簡略化に寄与することができる。
【００２９】
なお、図６に示される構成にあっては、Ｆ点に制御信号ＣＴＲを別途供給する構成としたが、処理回路４２０により出力される論理信号のデューティ比が約５０％であれば、処理回路４２０の出力点ＥとＦ点とを短絡しても良い。このような構成によれば、処理回路４２０による論理信号が制御信号ＣＴＲとして用いられるので、制御信号ＣＴＲを別途生成しないで済ませることも可能となり、さらに構成の簡略化に寄与することができる。
【００３０】
また、図６に示される構成にあっては、電圧Ｖ１を引き上げてバッファ４３０の正極側電源電圧を生成するものとしたが、接地電位ＧＮＤを引き下げて負極側電源電圧を生成する構成としても良い。また、この構成において、コンデンサＣａ、Ｃｂは電圧を保持するために用いられるので、これらのコンデンサＣａ、Ｃｂを、これらと同機能を有する素子、例えば二次電池などに置換することができる。
【００３１】
＜第４実施形態＞
次に、本発明の第４実施形態について説明する。図７は、この構成を示すブロック図である。まず、処理回路４２０の出力点Ｅにおける電圧は、インバータ４４０の負極側電源電圧として供給される。一方、インバータ４４０の正極側電圧は、Ｉ点の電圧が供給される。ここで、Ｉ点は、電源電圧Ｖ１の供給線からダイオードＤ５を介した接続点であり、また、Ｉ点と出力点ＥとにはコンデンサＣｃが介挿されている。そして、インバータ４４０の入力には、電源電圧Ｖ１が供給されている。
【００３２】
このような構成において、処理回路４２０から出力される論理信号がＬレベルである場合、ダイオードＤ５に順方向電流が流れるので、コンデンサＣｃは、ＧＩを正極として充電を行う。このため、ダイオードＤ５の順方向降下電圧をＶｆとすると、Ｉ点では、電圧「Ｖ１−Ｖｆ」が保持されることとなる。
【００３３】
したがって、Ｉ点の電圧波形は、図８に示されるように、出力点Ｅの電圧波形を、常に電圧「Ｖ１−Ｖｆ」だけ底上げしたものとなる。なお、ダイオードＤ５にショットキーダイオードを用いると、降下電圧Ｖｆが小さくなるので、底上げ分は近似的にＶ１となる。
【００３４】
ここで、インバータ４４０において、正極側電源電圧がＶ１’（近似的には２・Ｖ１）であって負極側電源電圧がＶ１となる場合、入力信号の電圧Ｖ１は論理的にＬレベルとなるため、インバータ４４０の出力電圧、すなわち、Ｊ点の電圧はＶ１’となる一方、正極側電源電圧がＶ１であって負極側電源電圧が接地電位ＧＮＤとなる場合、入力信号の電圧Ｖ１は論理的にＨレベルとなるため、インバータ４４０の出力電圧は接地電位ＧＮＤとなる。
【００３５】
すなわち、本実施形態は、処理回路４２０から出力される論理信号を、結果的に、Ｌレベルの電位についてはＧＮＤのままと出力する一方、Ｈレベルの電位については本来のＶ１に「Ｖ１−Ｖｆ」を加算して、出力する構成となっている。したがって、このような構成によっても、送信すべき論理信号の振幅がインバータ４４０によって拡大されるとともに、インバータ４４０の電源電圧Ｖ１’が従前の電源電圧Ｖ１より生成されるので、電源電圧Ｖ１’を別途生成しないで済ませることができる。さらに、図６に示される構成と比較して、ダイオードおよびコンデンサが各々１個で済むとともに、送信回路４００の最終段も、インバータの１段で済むので、構成の簡略化に大いに寄与することができる。
【００３６】
なお、図７に示される構成にあっては、処理回路４２０から出力される論理信号のＨレベルを拡大する構成としたが、これとは反対に、Ｌレベルを引き下げる構成としても良い。また、この構成において、コンデンサＣｃは電圧を保持するために用いられるので、このコンデンサＣｃをこれと同機能を有する素子、例えば二次電池などに置換することができる。さらに、インバータ４４０については、処理回路４２０とともに集積化しても良し、ディスクリート化しても良い。
【００３７】
＜第５実施形態＞
上述した第１〜第４実施形態は、送信回路４００において論理振幅の振幅を拡大するものであったが、本件発明では、送信すべき論理信号の振幅電圧が、受信回路において当該論理信号を受信する論理素子への電源電圧よりも相対的に大きくなれば足りる。そこで、本発明の第５実施形態は、図１に示される構成において、送信回路４００におけるバッファ４１０の電源電圧を従前のように「Ｖ１−ＧＮＤ」とし、受信回路６００におけるバッファ６１０の電源電圧を「Ｖ２−Ｖ３」よりも小さく設定した構成とするのである。
【００３８】
このような構成によっても、第１実施形態と同様に、信号遅延が防止されるとともにノイズマージンが確保されるので、受信回路の誤動作が抑えられることとなる。また、この構成では、送信回路の構成に変更を加えないで済ませることができる。
【００３９】
＜第６実施形態＞
次に、本発明の第６実施形態について説明する。図９（ａ）は、その構成を示すブロック図である。この図に示される構成にあっては、上述した第１または第５実施形態に対し、送信回路からの送信された論理信号を入力するバッファ６１０の出力点Ｋおよび入力点Ｂに、抵抗Ｒａを介挿し、バッファ６１０による出力信号を、抵抗Ｒａを介してその入力端に帰還する構成となっている。
【００４０】
このような構成により、入力点Ｂにおける論理信号の信号波形は、図１０に示されるようになる。すなわち、論理信号の振幅は、クリッピングレベルである「Ｖ２＋Ｖｆ」から「Ｖ３−Ｖｆ」まで拡大される点において第１実施形態と同様であるが、バッファ６１０の出力電圧が入力点Ｂに帰還されるので、収束電圧は、Ｈレベルであれば電圧Ｖ２となり、ＬレベルであればＶ３となる。このため、電圧変化の開始点は、電源電圧Ｖ２またはＶ３となり、第１実施形態における「Ｖ２＋Ｖｆ」または「Ｖ３−Ｖｆ」よりも、バッファ６１０のしきい値に近づく。このため、ノイズマージンを確保した上で、信号遅延がより抑えられることとなる。
【００４１】
なお、出力点Ｋおよび入力点Ｂにおいて、抵抗Ｒａの替わりに、図９（ｂ）に示されるように、ドライブ能力が小さいバッファ６２０を介挿する構成としても同様な効果が得られる。
【００４２】
＜第７実施形態＞
ところで、第６実施形態において抵抗Ｒａを適切な抵抗値に設定するのは意外に困難である。すなわち、抵抗Ｒａの抵抗値が大きいと、入力点Ｂの電圧がＶ２またはＶ３に収束するまでの時間が長くなるので、信号遅延を防止する効果が薄れる。一方、抵抗値が小さいと、例えば、ＬレベルからＨレベルに遷移する場合、入力点Ｂの電圧が、図１０におい丸１で示されるように、しきい値を越える前に電圧Ｖ３に収束してしまって、誤動作が発生することになる。
【００４３】
そこで、この問題の解決を図った第７実施形態について説明する。図１１（ａ）は、その構成を示すブロック図である。この図に示される構成にあっては、上述した第６実施形態における抵抗Ｒａを廃するとともに、バッファ６１０をヒステリシスバッファ６３０に置換した構成となっている。ここで、ヒステリシスバッファ６３０の入出力特性は、図１１（ｂ）に示されるようになっている。
【００４４】
この構成によれば、入力点Ｂの電圧が一旦ＶHまたはＶLを通過して、出力端Ｋの電圧がＶ２またはＶ３となってしまえば、仮に入力点Ｂにノイズが加わったとしても、それがヒステリシス電圧以内である限り、ノイズの影響を受けないで済ませることができる。
【００４５】
＜第８実施形態＞
次に、本発明の第８実施形態について説明する。図１２は、その構成を示すブロック図である。この実施形態は、送信回路４００において「Ｖ１−ＧＮＤ」を電源電圧とする処理回路４２０で処理された論理信号の振幅が、「Ｖ１’−ＧＮＤ」を電源電圧とするバッファ４３０によって拡大されて、コンデンサ５００を介して送信される一方、受信回路６００においては「Ｖ２−Ｖ３」を電源電圧とするバッファ６１０により受信される構成となっている。ここで、受信回路４００のＶ１、ＧＮＤと、送信回路６００のＶ２、Ｖ３との電位関係が、図１３に示されるように異なっていても、第１または第５実施形態と同様に信号遅延が防止されるとともにノイズマージンが確保されるので、受信回路側の誤動作が抑えられることとなる。
【００４６】
このような構成において、バッファ６１０の後段回路（ここでは図示省略）によっては、バッファ６１０の電源電圧を例えば図１４に示されるように、ある場合にはＶ２、Ｖ３を供給して、他の場合にはＶ１、ＧＮＤを供給する構成としても良い。例えば、バッファ６１０の電源として、論理信号がＨレベルであれば「Ｖ２−Ｖ３」を、Ｌレベルであれば「Ｖ１−ＧＮＤ」を、それぞれ供給する構成としても良い。この構成では、バッファ６１０から出力される論理信号のＨレベルはＶ１となり、ＬレベルがＶ３となるので、バッファ６１０の後段回路において必要となる振幅が※３に示されるような場合であっても、バッファ６１０の耐圧を、※１の「Ｖ１−ＧＮＤ」または※２の「Ｖ２−Ｖ３」で済ませることができる。
【００４７】
＜第９実施形態＞
次に、本発明の第９実施形態について説明する。図１５は、この電気光学装置の一例である液晶表示装置の電気的構成を示すブロック図である。この図に示されるように、液晶パネル１００では、１６０本のデータ線２１２が列（Ｙ）方向に形成され、また、２００本の走査線３１２が行（Ｘ）方向に形成されて、これらデータ線２１２と走査線３１２との各交差点において画素１１６が形成されている。そして、各画素１１６は、液晶表示要素（液晶層）１１８とＴＦＤ（Thin Film Diode）２２０とが直列に接続された構成となっている。
【００４８】
ここで、液晶パネル１００の詳細構成について説明する。図１６は、この構成を摸式的に示す部分破断斜視図である。この図に示されるように、液晶パネル１００は、素子基板２００と、これに対向配置される対向基板３００とを備えている。このうち、素子基板２００の対抗面には、複数の画素電極２３４がマトリクス状に配列している。ここで、同一列に配列する画素電極２３４は、列方向に短冊状に延在するデータ線２１２の１本に、それぞれＴＦＤ２２０を介して接続されている。
【００４９】
さて、ＴＦＤ２２０は、基板側からみると、第１金属膜２２２と、この第１金属膜２２２を陽極酸化した酸化膜２２４と、第２金属膜２２６とから構成されて、金属／絶縁体／金属のサンドイッチ構造を採る。このため、ＴＦＤ２２０は、正負双方向のダイオードスイッチング特性を有することになる。
【００５０】
一方、対向基板３００の対抗面には、走査線３１２が、データ線２１２とは直交する行方向に延在し、かつ、画素電極２３４の対向電極となるように配列している。
【００５１】
そして、このような素子基板２００と対向基板３００とは、基板周辺に沿って塗布されるシール剤と、適切に散布されたスペーサとによって、一定のギャップ（間隙）を保っており、この閉空間に例えば、ＴＮ（Twisted Nematic）型の液晶１０５が封入されて、これにより、図１５における液晶層１１８が形成されることとなる。すなわち、液晶層１１８は、データ線２１２と走査線３１２との交差地点において、当該走査線３１２と、画素電極２３４と、両者の間に位置する液晶１０５とで構成されることになる。
【００５２】
ほかに、対向基板３００には、液晶パネル１００の用途に応じて、例えば、ストライプ状や、モザイク状、トライアングル状等に配列されたカラーフィルタが設けられ、それ以外の領域には遮光のためブラックマトリクスが設けられる。くわえて、素子基板２００および対向基板３００の各対向面には、それぞれ所定の方向にラビング処理された配向膜などが設けられる一方、その各背面には配向方向に応じた偏光子がそれぞれ設けられる（いずれも図示省略）。
【００５３】
ただし、液晶パネル１００においては、液晶を高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述した配向膜や偏光子等が不要となるため、光利用効率が高まり、このため液晶パネルの高輝度化や低消費電力化などの点において有利である。また、液晶パネル１００を反射型とする場合、画素電極２３４をアルミニウムなどの反射率の高い金属膜から構成し、電圧無印加状態で液晶分子がほぼ垂直配向されるＳＨ（スーパーホメオトロピック）型液晶などを用いても良い。
【００５４】
なお、ＴＦＤ２２０は、２端子型非線形素子の一例であり、他に、ＺｎＯ（酸化亜鉛）バリスタや、ＭＳＩ（Metal Semi-Insulator）などを用いた素子や、これら素子を２つ逆向きに直列接続または並列接続したものなどが適用可能である。
【００５５】
説明を再び図１５に戻す。Ｘドライバ２５０は、一般にはデータ線駆動回路と呼ばれるものであり、表示内容に応じて各データ線２１２にデータ信号X1〜X160をそれぞれ供給する。なお、このデータ信号の電圧は、Ｖ１、ＧＮＤのいずれかで規定される。一方、受信回路６００としての走査線駆動回路は、論理信号を入力するバッファ６１０と、このバッファ６１０による論理信号に基づいて、電圧Ｖ４、Ｖ１、ＧＮＤまたはＶ３を選択し、走査信号Y1〜Y200として各走査線３１２に印加するＹドライバ６５０とからなる。また、駆動電圧形成回路３００は、Ｘドライバ３００およびＹドライバ６５０により用いられる電圧Ｖ４、Ｖ１、ＧＮＤまたはＶ３を生成するものである。
【００５６】
さて、Ｘドライバ２５０は、ＣＯＧ技術によりに素子基板２００の周縁部において実装される一方、受信回路６００としてのバッファ６１０およびＹドライバ６５０は、集積化されて対向基板３００の周縁部において実装される。また、外部制御回路としての送信回路４００は、「Ｖ１−ＧＮＤ」を電源とする処理回路４２０によって、Ｘドライバ２５０に対しては表示すべき内容に応じてデータを供給する一方、Ｙドライバ６５０に対しては走査線３１２の各々に走査信号を印加するためのクロック信号や制御信号などを供給するものである。このうち、Ｙドライバ６５０に対して供給するクロック信号や制御信号などの論理信号は、それぞれバッファ４３０により振幅が拡大された後にコンデンサ５００を介して出力される構成となっている。なお、実際には、バッファ４３０、６１０およびコンデンサ５００は、論理信号の１本毎に設けられる。
【００５７】
また、走査信号の波形例としては、例えば、図１７に示されるものが挙げられる。この図に示される波形にあっては、ある走査線Ym（Y1≦Ym＜Y200）と、この走査線Ymの次位に位置する走査線Ym+1とに供給される走査信号をそれぞれ示すものである。これらの図において、Ｖ４は正極側の選択電圧であり、Ｖ３は負極側の選択電圧である。また、Ｖ１は正極側の非選択電圧であり、ＧＮＤは負極側の非選択電圧である。なお、ここでいう極性は、データ線２１２に印加される電圧の中間値、すなわち（Ｖ１−ＧＮＤ）／２を基準として規定されている。
【００５８】
ここで、ある走査線３１２が選択されて、その１水平走査期間の後半（１／２Ｈ）において、走査信号として選択電圧Ｖ４が印加されると、対応するＴＦＤ２２０が導通状態となる。この導通状態の際に、データ線２１２を介してデータ信号を印加すると、当該ＴＦＤ２２０に接続された液晶層１１８に所定の電荷が蓄積される。電荷蓄積後、非選択電圧Ｖ１が印加されて、当該ＴＦＤ２２０が非導通状態となっても、当該ＴＦＤ２２０のリーク（オフリーク）が少なく、かつ、液晶層１１８の抵抗が十分に高ければ、当該液晶層１１８における電荷の蓄積が維持される。そして１垂直走査期間（１Ｖ）経過後、再び、同じ走査線３１２が選択されて、その１水平走査期間の後半（１／２Ｈ）において、走査信号として選択電圧Ｖ１が印加されると、同様に、対応するＴＦＤ２２０が導通状態となる。この導通状態の際に、同様に、データ線２１２を介してデータ信号が印加されると、当該ＴＦＤ２２０に接続された液晶層１１８に所定の電荷が蓄積される。電荷蓄積後、非選択電圧ＧＮＤが印加されて、当該ＴＦＤ２２０を非導通状態になっても、当該液晶層１１８における電荷の蓄積が維持される。このように、各ＴＦＤ２２０を交流駆動して蓄積させる電荷の量を制御することによって、画素毎に液晶の配向状態が変化して、所定の情報を表示することが可能となっている。
【００５９】
さて、バッファ６１０の後段回路としてＹドライバ６５０を適用すると、このＹドライバ６５０の動作電圧範囲はＶ４からＶ３までとなる。ただし、ある選択期間において選択される走査線は通常１本であるため、電圧Ｖ３、Ｖ４が同時に出力されることはない。このため、Ｙドライバ６５０の電源電圧を、正極側電圧Ｖ１を出力する選択期間においては、「Ｖ４−ＧＮＤ」とする一方、負極側電圧Ｖ３を出力する選択期間においては、「Ｖ１−Ｖ３」とする構成を採用すると、このＹドライバ６５０の耐圧を、「Ｖ４−Ｖ３」の約半分で済ませることができる。
【００６０】
なお、この実施形態にあっては、液晶パネル１００として、ＴＦＤ２２０を用いたものを例にとって説明したが、これに限られず、一方の基板において走査線、データ線を設けるとともに、それらの各交差点においてゲートが走査線に、ソースがデータ線に、ドレインが画素電極に、それぞれ接続されたＴＦＴ（Thin Film Transistor：薄膜トランジスタ）を用いてものでも良い。くわえて、これらスイッチング素子を用いずに、ＳＴＮ（Super Twisted Nematic）型液晶を用いたパッシィブ型液晶などにも適用可能である。さらに、液晶に替えて、発光層を配置したエレクトロルミネッセンス表示装置など、各種の電気光学効果を用いて表示を行う電気光学装置に適用可能である。
【００６１】
【発明の効果】
以上説明したように本発明によれば、配線抵抗や浮遊容量が増加しても、受信回路側において信号遅延を抑えることができるとともに、ノイズマージンを確保して誤動作を防止することが可能となる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態の構成を示すブロック図である。
【図２】 同実施形態の動作を説明するための電圧波形図である。
【図３】 本発明の第２実施形態の構成を示すブロック図である。
【図４】 同実施形態におけるバッファの入出力特性を示す図である。
【図５】 同バッファの等価回路を示す図である。
【図６】 本発明の第３実施形態の構成を示すブロック図である。
【図７】 本発明の第４実施形態の構成を示すブロック図である。
【図８】 同実施形態の動作を説明するための電圧波形図である。
【図９】 （ａ）は、本発明の第６実施形態の構成を示すブロック図であり、（ｂ）は、その一部置換図である。
【図１０】 同実施形態の動作を説明するための電圧波形図である。
【図１１】 （ａ）は、本発明の第７実施形態の構成を示すブロック図であり、（ｂ）は、同実施形態におけるヒステリシスバッファの入出力特性を示す図である。
【図１２】 本発明の第８実施形態の構成を示すブロック図である。
【図１３】 同実施形態における電圧関係を示す図である。
【図１４】 同実施形態の応用動作を説明するための電圧波形図である。
【図１５】 同実施形態を適用した液晶表示装置の構成を示すブロック図である。
【図１６】 同装置における液晶パネルの要部構成を示す構成を部分破断斜視図である。
【図１７】 同装置における走査信号の波形を示す図である。
【図１８】 従来構成を示すブロック図である。
【図１９】 従来構成における問題点を説明するための電圧波形図である。
【符号の説明】
１００……液晶パネル
４００……送信回路
４１０……バッファ
４２０……処理回路
５００……コンデンサ
６００……受信回路
６１０……バッファ
Claims (12)
- 送信回路から送信された論理信号を、コンデンサを介して受信する受信回路であって、
前記論理信号を入力点を介して受信するバッファと、
前記入力点と前記バッファの高電位側の第１の電源電位Ｖ２との間に介挿され、当該第１の電源電位側を順方向とする第１の保護ダイオードと、
前記入力点と前記バッファの低電位側の第２の電源電位Ｖ３との間に介挿され、当該入力点側を順方向とする第２の保護ダイオードと、を備え、
前記送信回路から送信される前記論理信号の振幅が、前記バッファの電源電圧（Ｖ２−Ｖ３）より大きい
ことを特徴とする受信回路。 - 前記バッファは、当該バッファの出力点と前記入力点との間に介挿され、当該バッファによる出力を帰還する抵抗を有することを特徴とする請求項１記載の受信回路。
- 前記バッファは、当該バッファの出力点と前記入力点との間に介挿され、当該バッファによる出力を帰還するバッファを有することを特徴とする請求項１記載の受信回路。
- 前記バッファをヒステリシスバッファとすることを特徴とする請求項１記載の受信回路。
- 送信回路と受信回路からなり、前記送信回路から送信された論理信号を、コンデンサを介して前記受信回路により受信する送受信回路であって、請求項１乃至４のいずれかに記載の受信回路を、前記受信回路として備えたことを特徴とする送受信回路。
- 相手先の受信回路へ論理信号を、コンデンサを介して送信する送信回路であって、
前記論理信号を前記コンデンサに向けて出力するバッファと、
電源電圧の供給線と接地電位との間に順次直列接続される、当該接地電位側を順方向とする第１のダイオード、当該接地電位側を順方向とする第２のダイオード、及び第１のコンデンサと、
前記第１のダイオードと前記第２のダイオードの接続点に一端が接続された第２のコンデンサと、を備え、
前記第２のコンデンサの他端に２レベル間を遷移する制御信号を供給し、
前記第２のダイオードと前記第１のコンデンサの接続点に発生する電圧を、前記バッファの電源電圧として供給してなる
ことを特徴とする送信回路。 - 前記バッファに対して前記論理信号を出力する処理回路を備え、前記制御信号として前記処理回路の出力する前記論理信号を用いることを特徴とする請求項６記載の送信回路。
- 送信回路と受信回路からなり、前記送信回路から送信された論理信号を、コンデンサを介して前記受信回路により受信する送受信回路であって、請求項６または７に記載の送信回路を、前記送信回路として備えたことを特徴とする送受信回路。
- 送信回路と受信回路からなり、前記送信回路から送信された論理信号を、コンデンサを介して前記受信回路により受信する送受信回路であって、
前記送信回路は、
前記論理信号を前記コンデンサに向けて出力するバッファと、
電源電圧の供給線と接地電位の間に順次直列接続される、当該接地電位側を順方向とする第１のダイオード、当該接地電位を順方向とする第２のダイオード、及び第１のコンデンサと、
前記第１のダイオードと前記第２のダイオードの接続点に一端が接続された第２のコンデンサと、を備え、
前記第２のコンデンサの他端に２レベル間を遷移する制御信号を供給し、
前記第２のダイオードと前記第１のコンデンサの接続点に発生する電圧を、前記バッファの電源電圧として供給してなり、
前記受信回路は、
前記論理信号を入力点を介して受信するバッファと、
前記入力点と前記バッファの高電位側の第１の電源電位Ｖ２との間に介挿され、当該第１の電源電位側を順方向とする第１の保護ダイオードと、
前記入力点と前記バッファの低電位側の第２の電源電位Ｖ３との間に介挿され、当該入力点側を順方向とする第２の保護ダイオードと、を備え、
前記送信回路から送信される前記論理信号の振幅が、前記バッファの電源電圧（Ｖ２−Ｖ３）より大きい
ことを特徴とする送受信回路。 - 電気光学材料を挟持した一対の基板と、
走査線とデータ線との各交差に対応して配設された画素と、を備える電気光学装置であって、
請求項１乃至４のいずれかに記載の受信回路を、前記走査線を駆動する走査線駆動回路における入力回路として用いる
ことを特徴とする電気光学装置。 - 電気光学材料を挟持した一対の基板と、走査線とデータ線との各交差に対応して配設された画素と、前記走査線を駆動する走査線駆動回路と、を備える電気光学装置であって、
請求項６または７に記載の送信回路を、前記走査線駆動回路に前記論理信号である制御信号を供給する制御回路として備え、前記走査線駆動回路を前記一対の基板の一方に実装してなる
ことを特徴とする電気光学装置。 - 電気光学材料を挟持した一対の基板と、
走査線とデータ線との各交差に対応して配設された画素と、を備える電気光学装置であって、
請求項９に記載の受信回路を、前記一対の基板の一方に実装されて前記走査線を駆動する走査線駆動回路における入力回路として用い、
請求項９に記載の送信回路を、前記走査線駆動回路に前記論理信号である制御信号を供給する制御回路として用いた
ことを特徴とする電気光学装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25350599A JP3666317B2 (ja) | 1999-09-07 | 1999-09-07 | 送信回路、受信回路、送受信回路および電気光学装置 |
| TW089116046A TW526458B (en) | 1999-09-07 | 2000-08-09 | Transmission circuit, reception circuit, transceiver circuit and electro-optical device |
| CNB001269585A CN1165796C (zh) | 1999-09-07 | 2000-09-06 | 发信电路、受信电路、收发电路和电光学装置 |
| US09/657,278 US6636071B1 (en) | 1999-09-07 | 2000-09-07 | Transmitting circuit, receiving circuit, transmitting-receiving circuit and electro-optical apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25350599A JP3666317B2 (ja) | 1999-09-07 | 1999-09-07 | 送信回路、受信回路、送受信回路および電気光学装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001075540A JP2001075540A (ja) | 2001-03-23 |
| JP3666317B2 true JP3666317B2 (ja) | 2005-06-29 |
Family
ID=17252321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25350599A Expired - Lifetime JP3666317B2 (ja) | 1999-09-07 | 1999-09-07 | 送信回路、受信回路、送受信回路および電気光学装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6636071B1 (ja) |
| JP (1) | JP3666317B2 (ja) |
| CN (1) | CN1165796C (ja) |
| TW (1) | TW526458B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003347926A (ja) * | 2002-05-30 | 2003-12-05 | Sony Corp | レベルシフト回路、表示装置および携帯端末 |
| US6982571B2 (en) * | 2003-12-04 | 2006-01-03 | Hewlett-Packard Development Company, L.P. | Systems and methods for translating voltage levels of digital signals |
| DE602005027806D1 (de) | 2004-02-04 | 2011-06-16 | Ldr Medical | Bandscheibenprothese |
| FR2879436B1 (fr) | 2004-12-22 | 2007-03-09 | Ldr Medical | Prothese de disque intervertebral |
| JP4116001B2 (ja) * | 2005-01-31 | 2008-07-09 | シャープ株式会社 | レベルシフタ回路及びそれを用いた表示素子駆動回路 |
| FR2891135B1 (fr) | 2005-09-23 | 2008-09-12 | Ldr Medical Sarl | Prothese de disque intervertebral |
| US8465546B2 (en) | 2007-02-16 | 2013-06-18 | Ldr Medical | Intervertebral disc prosthesis insertion assemblies |
| FR2916956B1 (fr) | 2007-06-08 | 2012-12-14 | Ldr Medical | Cage intersomatique,prothese intervertebrale,dispositif d'ancrage et instrumentation d'implantation |
| US8120383B2 (en) * | 2007-11-07 | 2012-02-21 | Avaya Inc. | Voltage level translation |
| JP5242231B2 (ja) | 2008-04-24 | 2013-07-24 | 三菱電機株式会社 | 電位生成回路および液晶表示装置 |
| EP2559324B1 (en) * | 2010-04-14 | 2017-11-29 | Philips Lighting Holding B.V. | Method and apparatus for detecting presence of dimmer and controlling power delivered to solid state lighting load |
| JP2013084012A (ja) * | 2013-01-31 | 2013-05-09 | Mitsubishi Electric Corp | 電位生成回路および液晶表示装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4382249A (en) * | 1980-12-22 | 1983-05-03 | Honeywell Information Systems Inc. | Apparatus and method for decoding information |
| US4639766A (en) * | 1984-10-02 | 1987-01-27 | High Resolution Television, Inc. | Phase and amplitude control of vertical modulation in horizontal scan of CRT high resolution television |
| US4620310A (en) * | 1985-03-11 | 1986-10-28 | Metapath Inc. | Method and apparatus for generating bipolar pulses in a local area network |
| JP3410901B2 (ja) * | 1996-05-20 | 2003-05-26 | 株式会社東芝 | 増幅回路 |
| US5808481A (en) * | 1996-06-28 | 1998-09-15 | Intel Corporation | Output swing clamp for USB differential buffer |
-
1999
- 1999-09-07 JP JP25350599A patent/JP3666317B2/ja not_active Expired - Lifetime
-
2000
- 2000-08-09 TW TW089116046A patent/TW526458B/zh not_active IP Right Cessation
- 2000-09-06 CN CNB001269585A patent/CN1165796C/zh not_active Expired - Lifetime
- 2000-09-07 US US09/657,278 patent/US6636071B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1165796C (zh) | 2004-09-08 |
| JP2001075540A (ja) | 2001-03-23 |
| US6636071B1 (en) | 2003-10-21 |
| CN1287286A (zh) | 2001-03-14 |
| TW526458B (en) | 2003-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6426594B1 (en) | Electro-optical device and method for driving the same | |
| US7167141B2 (en) | Liquid crystal display device | |
| KR100272723B1 (ko) | 평면표시장치 | |
| JP3666317B2 (ja) | 送信回路、受信回路、送受信回路および電気光学装置 | |
| JP4200683B2 (ja) | 駆動回路、電気光学パネル、及び電子機器 | |
| KR20120139749A (ko) | 표시 장치 및 이 표시 장치를 구비하는 전자 서적 | |
| JP3873003B2 (ja) | 液晶表示装置及びｔｆｔ基板 | |
| JP4204204B2 (ja) | アクティブマトリクス型表示装置 | |
| US20050057467A1 (en) | Electro-optical panel, electro-optical apparatus, and electronic system | |
| US20060056119A1 (en) | Voltage supply circuit, voltage supply method, electro-optical device, and electronic apparatus | |
| JP4924716B2 (ja) | 液晶表示装置 | |
| US8400388B2 (en) | Liquid crystal display | |
| KR100876234B1 (ko) | 액정 표시 장치 | |
| JP4665525B2 (ja) | レベルシフタ、レベルシフタの駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器 | |
| US8310429B2 (en) | Discharge circuit and liquid crystal display using the same | |
| JP2018092013A (ja) | 液晶表示装置および液晶表示装置の駆動方法 | |
| KR20100034242A (ko) | Ｌｃｄ 드라이버 | |
| JP2009162983A (ja) | 電気光学装置、駆動回路、駆動方法および電子機器 | |
| US20140063388A1 (en) | Lcd panel with new control line topology | |
| KR101216172B1 (ko) | 액정 표시 장치 | |
| KR20000006024A (ko) | 액정표시장치 | |
| CN116758871A (zh) | 驱动方法及其驱动电路 | |
| KR100490045B1 (ko) | 전하펌핑회로를이용한게이트온전압발생기 | |
| JP4517837B2 (ja) | 電気光学装置の駆動回路、電気光学装置および電子機器 | |
| JP5154331B2 (ja) | 半導体装置、電気光学装置およびこれを搭載した電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041025 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050315 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050328 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3666317 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080415 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |