JP4200683B2 - 駆動回路、電気光学パネル、及び電子機器 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、電気光学材料を有する電気光学パネルおよびこれを駆動する駆動回路、ならびに電子機器に関する。
【０００２】
【従来の技術】
従来の電気光学装置、例えば、液晶装置の駆動回路は、画像表示領域に配線されたデータ線や走査線などに、データ線信号や走査信号などを所定タイミングで供給するためのデータ線駆動回路や、走査線駆動回路などから構成されている。
【０００３】
アクティブマトリクス方式の液晶パネルは、主に、マトリクス状に配列した画素電極の各々にスイッチング素子が設けられた素子基板と、カラーフィルタなどが形成された対向基板と、これら両基板との間に充填された液晶とを備える。このような構成において、走査線を介してスイッチング素子に走査信号を印加すると、当該スイッチング素子が導通状態となる。この導通状態の際に、データ線を介して、画素電極に画像信号を印加すると、当該画素電極および対向電極（共通電極）の間の液晶層に所定の電荷が蓄積される。
【０００４】
また、液晶パネルの素子基板には、走査線を選択するための走査線駆動回路や、データ線にデータ線信号を供給するためのデータ線駆動回路が形成されることが多い。このような駆動回路の能動素子および表示領域に形成されるスイッチング素子は、薄膜トランジスタ（Thin Film Transistor：以下、「ＴＦＴ」と称する）によって構成される。
【０００５】
ＴＦＴの構造は、ＭＯＳの構造に類似しており、ゲートに薄い酸化膜を使用している。また、ゲートの入力インピーダンスは極めて高い。このため、運搬時や組み立て時等に静電気によって高電位がゲートに誘起されると、ＴＦＴの特性が劣化したりあるいは素子そのものが破壊されることがある。そこで、駆動回路の入力端子には保護回路を設けるのが一般的である。
【０００６】
ところで、液晶装置の表示諧調は、液晶に印加する電位と透過率との特性によって定まる。コントラスト比を高くするには、高い電位で液晶を駆動する必要がある。一方、駆動回路はシフトレジスタ等の論理回路を備えるが、消費電力を低減するためには、その電位電源を低くする必要がある。
【０００７】
このため、駆動回路は２種類の電源から給電を受け、高電位電源としてＶＨＨおよびＶＤＤ、低電位電源としてＶＳＳおよびＶＬＬが使用される。但し、ＶＨＨ＞ＶＤＤ＞ＶＳＳ＞ＶＬＬとする。この場合、駆動回路を構成する論理回路は、ＶＤＤ−ＶＳＳによって駆動される一方、駆動回路の出力段はＶＨＨ−ＶＬＬによって駆動される。これにより、低消費電力で高いコントラスト比を得ることが可能となる。
【０００８】
このような駆動回路に用いられる保護回路を図１３に示す。同図に示すように保護回路は、アノードが第２高電源ラインＬＨ２にカソードが入力端子Ｔに各々接続されるダイオードＤ１およびアノードが第２低電源ラインＬＳ２にカソードが入力端子Ｔに各々接続されるダイオードＤ２とを備える。そして、第２高電源ラインＬＤ２には第２高電位電源ＶＨＨが給電される一方、第２低電源ラインＬＳ２には第２低電位電源ＶＬＬが給電される。
【０００９】
また、内部回路には、第１高電源ラインＬＤ１を介して第１高電位電源ＶＤＤが給電され、第１低電源ラインＬＳ１を介して第１低電位電源ＶＳＳが給電される。したがって、保護回路の動作振幅はＶＨＨ−ＶＬＬであり、内部回路の動作振幅および入力信号Ｓｉｎの振幅はＶＤＤ−ＶＳＳとなる。
【００１０】
ここで、ダイオードＤ１およびＤ２の順方向電圧をＶＤとすれば、入力端子Ｔの電位がＶＨＨ＋ＶＤを超えようとすると、ダイオードＤ１によって入力端子Ｔの電位がＶＨＨ＋ＶＤにクランプされる。また、入力端子Ｔの電位がＶＬＬ−ＶＤを下回ろうとすると、ダイオードＤ２によって入力端子Ｔの電位がＶＬＬ−ＶＤにクランプされる。すなわち、保護回路の動作開始電位は、ＶＨＨ＋ＶＤおよびＶＬＬ−ＶＤとなっている。
【００１１】
【発明が解決しようとする課題】
しかしながら、ＶＨＨ＋ＶＤは、内部回路の第１高電位電源ＶＤＤより高く、また、ＶＬＬ−ＶＤは、第１低電位電源ＶＳＳより低い。つまり、内部回路の動作振幅より大きな振幅のノイズが入力端子Ｔに入力しない限り保護回路は動作しない。したがって、最悪の場合には、保護回路の動作前に内部回路が破壊されてしまう可能性がある。
【００１２】
さらに、ノイズのパルス幅が狭く、ノイズに大きな高周波成分が含まれている場合には、ダイオードＤ１およびＤ２の応答が間に合わず、ノイズを完全にクランプできないこともある。すなわち、保護回路が動作してもノイズが漏れて内部回路に供給され、内部回路が破壊されてしまうこともある。
【００１３】
本発明は、上述した事情に鑑みてなされたものであり、内部回路を高い信頼性の下に動作させることができる保護能力の高い保護回路を提供することを課題とする。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る駆動回路は、第１の電源電位が供給される第１の電源線と、第２の電源電位が供給される第２の電源線と、第１接続点を有し、クロック信号を入力する第１配線と、前記第１及び第２の電源線が接続され、前記クロック信号に同期して、転送開始パルスを順次転送して複数の信号を出力するシフトレジスタと、前記第１配線における前記第１接続点と前記第１の電源線との間に設けられた第１ダイオードと、前記第１配線における前記第１接続点と前記第２の電源線との間に設けられた第２ダイオードと、からなる第１の保護回路と、第１入力端子と、前記第１入力端子と前記第１配線における前記第１接続点との間に設けられた第１の保護抵抗とを備え、前記第１配線が前記第１の電源線と交差する部分は、前記第１配線における前記第１接続点と前記第１の保護抵抗との間に設けられていることを特徴とする。
また、本発明に係る駆動回路は、上記の駆動回路であって、第２接続点を有し、前記転送開始パルスを入力する第２配線と、前記第２配線における前記第２接続点と前記第１の電源線との間に設けられた第３ダイオードと、前記第２配線における前記第２接続点と前記第２の電源線との間に設けられた第４ダイオードと、からなる第２の保護回路と、第２入力端子と、前記第２入力端子と前記第２配線における前記第２接続点との間に設けられた第２の保護抵抗とを備え、前記第２配線が前記第１の電源線と交差する部分は、前記第２配線における前記第２接続点と前記第２の保護抵抗との間に設けられていることを特徴とする。
また、本発明に係る駆動回路は、上記の駆動回路であって、前記シフトレジスタは、転送開始パルスを順次転送した後、最終段からエンドパルスを出力し、第３接続点を有し、前記エンドパルスを出力する第３配線と、前記第３配線における前記第３接続点と前記第１の電源線との間に設けられた第５ダイオードと、前記第３配線における前記第３接続点と前記第２の電源線との間に設けられた第６ダイオードと、からなる第３の保護回路と、第１出力端子と、前記第１出力端子と前記第３配線における前記第３接続点との間に設けられた第３の保護抵抗とを備え、前記第３配線が前記第１の電源線と交差する部分は、前記第３配線における前記第３接続点と前記第３の保護抵抗との間に設けられていることを特徴とする。
また、本発明に係る駆動回路は、上記の駆動回路であって、第３の電源電位が供給される第３の電源線と、第４の電源電位が供給される第４の電源線と、前記第３及び第４の電源線に接続されるとともに、前記複数の信号に対応して設けられ、前記複数の信号のレベルを前記第３の電源電位と前記第４の電源電位に変換し、複数の出力信号として出力するレベルシフタとをさらに備え、第４接続点をそれぞれ有し、前記複数の出力信号に対応して設けられた複数の第４配線と、前記第４配線における前記第４接続点と前記第３の電源線との間に設けられた第７ダイオードと、前記第４配線における前記第４接続点と前記第４の電源線との間に設けられた第８ダイオードと、からなる第４の保護回路と、前記複数の出力信号に対応して設けられた複数の第２出力端子と、前記第２出力端子と前記第４配線における前記第４接続点との間に設けられた第４の保護抵抗とを備え、前記第４配線が前記第３の電源線と交差する部分は、前記第４配線における前記第４接続点と前記第４の保護抵抗との間に設けられていることを特徴とする。
上記目的を達成するために、本発明に係る駆動回路は、基準電位より高い複数の高電位を高電位電源として用いるとともに前記基準電位より低い複数の低電位を低電位電源として用い、入力保護回路とその後段に設けられる内部回路とを備え、入力信号に基づいて電気光学材料を有する電気光学パネルを駆動するものであって、前記入力保護回路は、前記入力信号の最大電位以上の電位を有し且つ前記複数の高電位電源のうち最も低い電位を有する高電位電源と、前記入力信号の最小電位以下の電位を有し且つ前記複数の低電位電源のうち最も高い電位を有する低電位電源とから給電を受け、給電される高電位電源の電位と低電位電源の電位とに基づいて、前記入力保護回路と前記内部回路との接続点の電位を制限することを特徴とする。
【００１５】
この発明によれば、複数の高電位電源と複数の低電位電源とから給電を受ける駆動回路において、入力保護回路は内部回路との接続点の電位を制限する。一般に、ある点の電位を制限するには、基準となる電位が必要となるが、この発明では、所定の高電位電源の電位と低電位電源の電位とに基づいて制限する。ここで、所定の高電位電源の電位は入力信号の最高電位以上の電位を有し且つ複数の高電位電源のうち最も低い電位である。例えば、入力信号の最高電位が＋Ｖ３であり、駆動回路に給電される複数の高電位が＋Ｖ１、＋Ｖ２、＋Ｖ４であり、＋Ｖ１＞＋Ｖ２＞＋Ｖ３＞＋Ｖ４であるとする。この場合、入力信号の最高電位以上の電位は＋Ｖ１および＋Ｖ２であり、これらのうち最も低い電位は＋Ｖ２となるから、接続点の電位が＋Ｖ２を超えないように制限される。よって、入力信号はクリップされることなく内部回路に取り込まれる。また、内部回路は入力信号が最大振幅で入力しても破壊されないことが前提であるから、内部回路に用いられる高電位電源は＋Ｖ１または＋Ｖ２となる。一方、入力保護回路は接続点の電位が＋Ｖ２を超えないように制限する。したがって、内部回路の入力電位（接続点の電位）は、内部回路に用いる高電位電源の電位以下となる。また、低電位側についても同様である。よって、この駆動回路では、静電気等によって高振幅のノイズが入力端子に誘起されたとしても、入力保護回路が直ちに動作して接続点の電位を制限するから、内部回路を確実に保護することができる。
【００１６】
また、前記入力保護回路は、前記高電位電源が供給される高電源ラインと、前記低電位電源が給電される低電源ラインと、前記高電源ラインとアノードが接続される第１ダイオードと、前記第１ダイオードのカソードとアノードが接続されるともに前記低電源ラインとカソードが接続される第２ダイオードとを備え、前記入力保護回路と前記内部回路との接続点は、前記第１ダイオードと前記第２ダイオードの接続点であることが好ましい。この発明によれば、第１および第２ダイオードによって接続点の電位が制限される。
【００１７】
さらに、前記接続点は、前記入力信号が供給される入力端子と接続されてもよい。あるいは、前記入力信号が供給される入力端子と、前記接続点と前記入力端子との間に設けられた抵抗とを備えるものであってもよい。この場合、抵抗によって、入力端子から接続点に流れ込む電流が制限され、また、抵抗と寄生容量によってローパスフィルタが構成されてノイズの振幅が小さくなる。よって、入力保護回路の保護能力をより一層高めることができる。
【００１８】
ここで、前記抵抗は、複数個の抵抗を並列接続したものであることが好ましい。複数の抵抗の一部が破壊されても他の抵抗によって、内部回路を保護することができるからである。
【００１９】
さらに、駆動回路が集積化されたものであれば、前記入力端子と前記抵抗とを接続する配線および前記抵抗は、他の配線および素子と交差しないことが好ましい。駆動回路を集積化した場合、配線を交差させることがある。そして、交差部分は絶縁膜によって絶縁されているが、高電位が絶縁膜に印加されると、絶縁破壊を来して交差部分が短絡する可能性がある。この発明によれば、保護の対象となる信号線を入力端子側から見たとき、少なくとも抵抗の後に信号線と他の配線または素子との交差がある。上述したように抵抗によって電流を制限し且つノイズ等の振幅を小さくすることができるから、交差部分の絶縁破壊を防止することができる。
【００２０】
次に、本発明に係る他の駆動回路は、基準電位より高い複数の高電位を高電位電源として用いるとともに前記基準電位より低い複数の低電位を低電位電源として用い、内部回路とその後段に設けられる出力保護回路とを備え、電気光学材料を有する電気光学パネルを前記内部回路の出力信号によって駆動するものであって、前記出力保護回路は、前記内部回路の出力信号の最大電位以上の電位を有し且つ前記複数の高電位電源のうち最も低い電位を有する高電位電源と、前記出力信号の最小電位以下の電位を有し且つ前記複数の低電位電源のうち最も高い電位を有する低電位電源とから給電を受け、給電される高電位電源の電位と低電位電源の電位とに基づいて、前記出力保護回路と前記内部回路との接続点の電位を制限することを特徴とする。
【００２１】
この発明によれば、上述した入力保護回路と同様に静電気等によって高振幅のノイズが入出力端子に誘起されたとしても、出力保護回路が直ちに動作して接続点の電位を制限するから、内部回路を確実に保護することができる。
【００２２】
より具体的には、前記出力保護回路は、前記高電位電源が供給される高電源ラインと、前記低電位電源が給電される低電源ラインと、前記高電源ラインとアノードが接続される第１ダイオードと、前記第１ダイオードのカソードとアノードが接続されるともに前記低電源ラインとカソードが接続される第２ダイオードとを備え、前記出力保護回路と前記内部回路との接続点は、前記第１ダイオードと前記第２ダイオードの接続点であることが好ましい。この発明によれば、第１および第２ダイオードによって接続点の電位が制限される。
【００２３】
また、前記接続点は、前記出力保護回路の出力端子と接続されていてもよい。あるいは、静電気等のノイズによる電流を制限する観点あるいはその振幅を制限する観点より、前記出力保護回路から信号を出力する出力端子と、前記接続点と前記出力端子との間に設けられた抵抗とを備えることが好ましい。さらに、抵抗保護の観点より、前記抵抗は、複数個の抵抗を並列接続したものであることが好ましい。
【００２４】
さらに、駆動回路が集積化されたものであれば、前記出力端子と前記抵抗とを接続する配線および前記抵抗は、他の配線および素子と交差しないことが好ましい。上述したように抵抗によって電流を制限し且つノイズ等の振幅を小さくすることができるから、この発明によれば、交差部分の絶縁破壊を防止することができる。
【００２５】
次に、本発明の電気光学パネルは、電気光学材料を有するものであって、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された画素電極およびスイッチング素子と、前記走査線と前記データ線のうち少なくとも一方を駆動することが好ましい。この電気光学パネルによれば、静電気等のノイズが駆動回路に入力されても、入力保護回路または出力保護回路が直ちに動作して接続点の電位を制限するから、内部回路を確実に保護することができる。
【００２６】
次に本発明に係る電子機器にあっては、基準電位より高い複数の高電位を高電位電源として生成するとともに前記基準電位より低い複数の低電位を低電位電源として生成する電源回路と、請求項１３に記載した電気光学パネルとを備える。この発明によれば、静電気等のノイズが発生しやすい環境で使用しても、高い信頼性の下に動作させることが可能な電子機器を提供することができる。このような電子機器としては、例えば、プロジェクタ、モバイル型パーソナルコンピュータ、ＰＤＡ、携帯電話機等が該当する。
【００２７】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
【００２８】
＜１：液晶装置の全体構成＞
【００２９】
まず、本発明に係る電気光学装置として、電気光学材料として液晶を用いた液晶装置を一例にとって説明する。液晶装置は、主要部として液晶パネルＡＡを備える。液晶パネルＡＡは、スイッチング素子としてＴＦＴを形成した素子基板と対向基板とを互いに電極形成面を対向させて、かつ、一定の間隙を保って貼付し、この間隙に液晶が挟持されている。
【００３０】
図１は実施形態に係る液晶装置の全体構成を示すブロック図である。この液晶装置は、液晶パネルＡＡ、タイミング発生回路３００、画像処理回路４００、および電源回路５００を備える。液晶パネルＡＡは、その素子基板上に画像表示領域Ａ、走査線駆動回路１００およびデータ線駆動回路２００を備える。
【００３１】
この液晶装置に供給される入力画像データＤは、例えば、３ビットパラレルの形式である。タイミング発生回路３００は、入力画像データＤに同期してＹクロック信号ＹＣＫ、反転Ｙクロック信号ＹＣＫＢ、Ｘクロック信号ＸＣＫ、反転Ｘクロック信号ＸＣＫＢ、Ｙ転送開始パルスＤＹおよびＸ転送開始パルスＤＸを生成して、走査線駆動回路１００およびデータ線駆動回路２００に供給する。また、タイミング発生回路３００は、画像処理回路４００を制御する各種のタイミング信号を生成し、これを出力する。
【００３２】
ここで、Ｙクロック信号ＹＣＫは、走査線２を選択する期間を特定し、反転Ｙクロック信号ＹＣＫＢはＹクロック信号ＹＣＫの論理レベルを反転したものである。Ｘクロック信号ＸＣＫは、データ線３を選択する期間を特定し、反転Ｘクロック信号ＸＣＫＢはＸクロック信号ＸＣＫの論理レベルを反転したものである。
【００３３】
画像処理回路４００は、入力画像データＤに、液晶パネルＡＡの光透過特性を考慮したガンマ補正等を施した後、ＲＧＢ各色の画像データをＤ／Ａ変換して、画像信号４０Ｒ、４０Ｇ、４０Ｂを生成して液晶パネルＡＡに供給する。
【００３４】
電源回路５００は、タイミング発生回路３００および画像処理回路４００に電位電源を供給する他、走査線駆動回路１００に対して、第１高電位電源ＶＤＤＹ第１低電位電源ＶＳＳＹ、第２高電位電源ＶＨＨＹ、および第２低電位電源ＶＬＬＹを供給し、データ線駆動回路２００に対して、第１高電位電源ＶＤＤＸ、第１低電位電源ＶＳＳＸ、第２高電位電源ＶＨＨＸ、および第２低電位電源ＶＬＬＸを供給する。但し、ＶＨＨＹ、ＶＤＤＹ、ＶＨＨＸ、ＶＤＤＸは基準電位と比較して高電位であり、ＶＳＳＹ、ＶＬＬＹ、ＶＳＳＸ、ＶＬＬＸは基準電位と比較して低電位である。基準電位はいかなる電位であってもよいが、例えば、接地電位が該当する。また、これらの電源電位には、以下の関係がある。
ＶＨＨＹ＞ＶＤＤＹ＞ＶＳＳＹ＞ＶＬＬＹ
ＶＨＨＸ＞ＶＤＤＸ＞ＶＳＳＸ＞ＶＬＬＸ
【００３５】
＜２：画像表示領域＞
【００３６】
次に、画像表示領域Ａには、図１に示されるように、ｍ（ｍは２以上の自然数）本の走査線２が、Ｘ方向に沿って平行に配列して形成される一方、ｎ（ｎは２以上の自然数）本のデータ線３が、Ｙ方向に沿って平行に配列して形成されている。そして、走査線２とデータ線３との交差付近においては、ＴＦＴ５０のゲートが走査線２に接続される一方、ＴＦＴ５０のソースがデータ線３に接続されるとともに、ＴＦＴ５０のドレインが画素電極６に接続される。そして、各画素は、画素電極６と、対向基板に形成される対向電極（後述する）と、これら両電極間に挟持された液晶とによって構成される。この結果、走査線２とデータ線３との各交差に対応して、画素はマトリクス状に配列されることとなる。
【００３７】
また、ＴＦＴ５０のゲートが接続される各走査線２には、走査信号Ｙ１、Ｙ２、…、Ｙｍが、パルス的に線順次で印加されるようになっている。このため、ある走査線２に走査信号が供給されると、当該走査線に接続されるＴＦＴ５０がオンするので、データ線３から所定のタイミングで供給されるデータ線信号Ｘ１、Ｘ２、…、Ｘｎは、対応する画素に順番に書き込まれた後、所定の期間保持されることとなる。
【００３８】
各画素に印加される電位レベルに応じて液晶分子の配向や秩序が変化するので、光変調による階調表示が可能となる。例えば、液晶を通過する光量は、ノーマリーホワイトモードであれば、印加電位が高くなるにつれて制限される一方、ノーマリーブラックモードであれば、印加電位が高くなるにつれて緩和されるので、液晶装置全体では、画像信号に応じたコントラストを持つ光が各画素毎に出射される。このため、所定の表示が可能となる。
【００３９】
また、保持された画像信号がリークするのを防ぐために、蓄積容量５１が、画素電極６と対向電極との間に形成される液晶容量と並列に付加される。例えば、画素電極６の電位は、ソース電位が印加された時間よりも３桁も長い時間だけ蓄積容量５１により保持されるので、保持特性が改善される結果、高コントラスト比が実現されることとなる。
【００４０】
＜３：走査線駆動回路＞
【００４１】
次に、走査線駆動回路１００について説明する。図２は、走査線駆動回路１００の構成を示すブロック図である。この図に示すように走査線駆動回路１００は、入力保護回路１０１、Ｙシフトレジスタ１０２、レベルシフタ１０３および出力保護回路１０４、１０５を備える。入力保護回路１０１、Ｙシフトレジスタ１０２、および出力保護回路１０５には、第１高電位電源ＶＤＤＹおよび第１低電位電源ＶＳＳＹが供給される。一方、レベルシフタ１０３および出力保護回路１０４には第２高電位電源ＶＨＨＹおよび第２電位電源ＶＬＬＹが供給される。すなわち、走査線駆動回路１００は、ＶＤＤＹ−ＶＳＳＹ、ＶＨＨＹ−ＶＬＬＹといったように複数系統の電源によって駆動される。
【００４２】
Ｙ転送開始パルスＤＹ、Ｙクロック信号ＹＣＫおよび反転Ｙクロック信号ＹＣＫＢは入力保護回路１０１を介してＹシフトレジスタ１０２に供給される。Ｙシフトレジスタ１０２は、Ｙクロック信号ＹＣＫおよび反転Ｙクロック信号ＹＣＫＢに同期して、Ｙ転送開始パルスＤＹを順次転送して信号ｙ１、ｙ２、…、ｙｍを出力する。また、Ｙシフトレジスタ１０２からは、最終段からＹ転送開始パルスＤＹがエンドパルスＥＰとして、出力保護回路１０５を介して出力される。エンドパルスＥＰは、Ｙシフトレジスタ１０２の検査のために用いられる。なお、Ｙ転送開始パルスＤＹ、Ｙクロック信号ＹＣＫ、反転Ｙクロック信号ＹＣＫＢおよび信号ｙ１、ｙ２、…、ｙｍの信号振幅は、ＶＤＤＹ−ＶＳＳＹである。
【００４３】
レベルシフタ１０３は信号振幅を変換する。レベルシフタ１０３によって、信号ｙ１、ｙ２、…、ｙｍの信号振幅は、ＶＤＤＹ−ＶＳＳＹからＶＨＨＹ−ＶＬＬＹに変換される。レベルシフタ１０３の各出力信号は、走査信号Ｙ１、Ｙ２、…、Ｙｍとして出力保護回路１０４を介して各走査線２に出力される。
【００４４】
＜３−１：保護回路例１＞
【００４５】
図３は入力保護回路とその周辺構成を示す回路図である。この例では、入力保護回路１０１として、Ｙクロック信号ＸＣＫに対応する部分のみを示すが、他の信号についても同様に構成されている。また、この例では、内部回路として機能するＹシフトレジスタ１０２として、ＰチャネルＴＦＴとＮチャネルＴＦＴとで構成されるインバータが示されているが、これは例示であり、実際の回路では異なる構成にしてもよい。
【００４６】
同図に示すように入力保護回路１０１とＹシフトレジスタ１０２とには、第１高電源ラインＬＤＹを介して第１高電位電源ＶＤＤＹが供給され、第１低電源ラインＬＳＹを介して第１低電位電源ＶＳＳＹが供給される。ダイオードＤ１およびＤ２の順方向電圧をＶＤとすれば、入力保護回路１０１の保護動作は、入力端子Ｔの電位がＶＤＤＹ＋ＶＤを上回る場合および入力端子Ｔ１の電位がＶＳＳＹ−ＶＤを下回る場合に開始される。
【００４７】
上述したようにＹクロック信号ＸＣＫの振幅はＶＤＤＹ−ＶＳＳＹである。一方、走査線駆動回路１００は、電源として高電位側ＶＨＨＹ＞ＶＤＤＹ、低電位側ＶＳＳＹ＞ＶＬＬＹを有する。したがって、入力信号の振幅に着目すれば、保護回路の電源電位は、複数の電源電位の中から、入力信号の振幅以上であり且つ最も振幅の小さい組を選択したものである。より具体的には、走査線駆動回路１００は、複数の高電位を高電位電源ＶＨＨＹ、ＶＤＤＹとして用いるとともに複数の低電位を低電位電源ＶＳＳＹ、ＶＬＬＹとして用いる。そして、入力保護回路１０１は、入力信号の最大電位以上の電位を有し且つ複数の高電位電源のうち最も低い電位を有する高電位電源と、入力信号の最小電位以下の電位を有し且つ複数の低電位電源のうち最も高い電位を有する低電位電源とから給電を受ける。
【００４８】
上述した例では、入力信号であるＹクロック信号ＸＣＫの振幅が第１高電位電源ＶＤＤＹおよび第１低電位電源ＶＳＳＹと一致するので、入力保護回路１０１の電源電位はＶＤＤＹおよびＶＳＳＹとなる。
【００４９】
例えば、複数レベルの電源として、高電位側：ＶＤＤ３＞ＶＤＤ２＞ＶＤＤ１、低電位側：ＶＳＳ１＞ＶＳＳ２＞ＶＳＳ３を有する回路を想定する。この場合、入力信号の振幅がＶＤＤ２−ＶＳＳ３であれば、保護回路の電源電位としてＶＤＤ２とＶＳＳ３とを選択する。これにより、入力信号の振幅よりも高電位の信号やノイズが回路に印加されると、直ちに保護回路が動作し、内部回路の破壊や特性劣化を防止することが可能となる。
【００５０】
また、図２に示す出力保護回路１０４、１０５は、図３に示す入力保護回路１０１と同様に構成されている。但し、出力保護回路１０４には、第１高電位電源ＶＤＤＹの代わりに第２高電位電源ＶＨＨＹが供給されるとともに第１低電位電源ＶＳＳＹの代わりに第２低電位電源ＶＬＬＹが供給されるようになっている。これにより、静電気等によって各走査線２にノイズが誘起されたとしても、出力保護回路１０４によって、振幅が制限されるから、レベルシフタ１０３を保護することができる。
【００５１】
＜３−２：保護回路例２＞
【００５２】
また、図４に保護回路の他の例を示す。入力保護回路１０１’は、ダイオードＤ１およびＤ２の接続点Ｗ１と入力端子Ｔ１との間に保護抵抗Ｒ１およびＲ２を設けた点を除いて、図３に示す入力保護回路１０１と同様に構成されている。保護抵抗Ｒ１およびＲ２を設けることによって、回路に流れ込む電流が小さくなる。また、保護抵抗Ｒ１およびＲ２と寄生容量によってローパスフィルタが構成されるので、パルス幅の狭いノイズの振幅を小さくすることができる。したがって、入力保護回路１０１’によって、内部回路の破壊をより一層防止することが可能となる。
【００５３】
また、保護抵抗として、複数の抵抗を並列に設けたのは、仮に一つの抵抗が破壊されたとしても残りの抵抗が保護抵抗として機能することが期待できるからである。
【００５４】
次に、出力保護回路１０４’は、ダイオードＤ１およびＤ２の接続点Ｗ２と出力端子Ｔ２との間に保護抵抗Ｒ１およびＲ２を設けた点を除いて、図３に示す出力保護回路１０４と同様に構成されている。出力保護回路１０４’は、入力保護回路１０１’と同様に、保護抵抗Ｒ１およびＲ２を備えるので、高振幅の信号やノイズが出力端子Ｔ２に印加されたとしても、回路に流れ込む電流を制限するとともにパルス幅の狭いノイズの振幅を小さくすることができる。したがって、出力保護回路１０４’によって、内部回路の破壊をより一層防止することが可能となる。
【００５５】
なお、実際の回路において、図５に示すようにダイオードＤ１およびＤ２をＰチャネルＴＦＴＰ１およびＮチャネルＴＦＴＮ１を用いて構成することが好ましい。
【００５６】
＜３−３：配線レイアウト＞
【００５７】
次に、上述した図４および図５に示す保護回路を適用した走査線駆動回路１００の配線レイアウトの一部を図６に示す。まず、入力保護回路１０１’において、保護抵抗Ｒ１およびＲ２は、保護すべき信号線が他の配線（信号線および電源線を含む）と交差する前に設けられている。具体的には、第１高電源ラインＬＤＹおよび信号線の交差部分Ｃ１の前に保護抵抗Ｒ１およびＲ２が形成されてる。
【００５８】
このような配線レイアウトにしたのは以下の理由による。仮に、保護すべき信号線が他の配線と交差した後に保護抵抗Ｒ１およびＲ２を設けたとすると、交差部分の絶縁膜に高電圧が印加される。この電圧が絶縁膜の耐圧を超えると、交差部分の絶縁膜が破壊されてしまい、交差部分が短絡してしまう可能性がある。これに対して、保護抵抗Ｒ１およびＲ２を交差部分Ｃ１の前に形成すると、ノイズが保護抵抗Ｒ１およびＲ２を通過すると、その振幅が低下する。よって、交差部分Ｃ１の電圧を下げることができ、入力保護回路１０１’自体が、ノイズ等によって破壊されるのを防止することができる。
【００５９】
次に、出力保護回路１０４’において、出力側から見て保護すべき信号線が他の配線と交差する前に保護抵抗Ｒ１およびＲ２が設けられている。具体的には、第２低電源ラインＬＬＹと信号線との交差部分Ｃ２の前に保護抵抗Ｒ１およびＲ２が形成されている。これにより、ノイズは保護抵抗Ｒ１およびＲ２を通過することによってその振幅が低下するから、交差部分Ｃ２の電圧を下げることができる。よって、出力保護回路１０４’自体が、ノイズ等によって破壊されるのを防止することができる。
【００６０】
なお、この例では、保護抵抗Ｒ１およびＲ２は、Ｎ＋あるいはＰ＋にドープしたポリシリコンを用いて形成しているが、配線をジグザグあるいは渦巻状に形成した抵抗配線パターンを採用してもよい。
【００６１】
＜４：データ線駆動回路＞
【００６２】
次に、データ線駆動回路２００は、画像信号４０Ｒ、４０Ｇ、４０Ｂを所定のタイミングでサンプリングしてデータ線信号Ｘ１〜Ｘｎを生成し各データ線３に供給する。図７は、データ線駆動回路２００の構成を示すブロック図である。この図に示すように、データ線駆動回路２００は、入力保護回路２０１、Ｘシフトレジスタ２０２、レベルシフタ２０３、サンプリング回路２０４、および出力保護回路２０５、２０６を備える。
【００６３】
入力保護回路２０１、Ｘシフトレジスタ２０２、および出力保護回路２０６には、第１高電位電源ＶＤＤＸおよび第１低電位電源ＶＳＳＸが供給される。一方、レベルシフタ２０３および出力保護回路１０４には第２高電位電源ＶＨＨＸおよび第２電位電源ＶＬＬＸが供給される。すなわち、データ線駆動回路２００は、ＶＤＤＸ−ＶＳＳＸ、ＶＨＨＸ−ＶＬＬＸといったように複数系統の電源によって駆動される。
【００６４】
そして、入力保護回路２０１は、供給される電源電位を除いて、上述した走査線駆動回路の入力保護回路１０１と同様に構成されており、出力保護回路２０５、２０６は上述した走査線駆動回路１００の出力保護回路１０４（１０４’）、１０５と同様に構成されている。
【００６５】
Ｘシフトレジスタ２０２は、Ｘ転送開始パルスＤＸをＸクロック信号ＸＣＫおよび反転Ｘクロック信号ＣＫＸＢに同期して順次転送して各出力信号を生成する。ここで、Ｘシフトレジスタ２０２は、第１高電位電源ＶＤＤＸと第１低電位電源ＶＳＳＸとの給電を受けて動作するから、各出力信号の振幅はＶＤＤＸ−ＶＳＳＸとなっている。レベルシフタ２０３は、Ｘシフトレジスタ２０２の各出力信号のレベルを変換して、信号の振幅がＶＨＨＸ−ＶＬＬＸとなるサンプリング信号ＳＲ１〜ＳＲｎを順次生成する。
【００６６】
サンプリング回路２０４は、ｎ個のスイッチＳＷ１〜ＳＷｎを備える。各スイッチＳＷ１〜ＳＷｎは、ＴＦＴによって構成されている。そして、ゲートに供給される各サンプリング信号ＳＲ１〜ＳＲｎが順次アクティブになると、各スイッチＳＷ１〜ＳＷｎが順次オン状態となる。すると、画像信号供給線Ｌ１〜Ｌ３を介して供給される画像信号４０Ｒ、４０Ｇ、４０Ｂがサンプリングされる。そして、サンプリング結果であるデータ線信号Ｘ１〜Ｘｎが出力保護回路２０５を介してデータ線３に順次供給される。
【００６７】
以上の構成によれば、データ線駆動回路２００は、入力保護回路２０１および、出力保護回路２０５、２０６を備えるので、入出力端子に静電気等に起因するノイズが入来しても、その振幅を確実に制限することができる。このため、Ｘシフトレジスタ２０２、レベルシフタ２０３およびサンプリング回路２０４等の内部回路を高い信頼性の下に保護することができる。
【００６８】
＜５：液晶パネルの構成例＞
【００６９】
次に、上述した電気的構成に係る液晶パネルの全体構成について図８および図９を参照して説明する。ここで、図８は、液晶パネルＡＡの構成を示す斜視図であり、図９は、図８におけるＺ−Ｚ’線断面図である。
【００７０】
これらの図に示されるように、液晶パネルＡＡは、画素電極６等が形成されたガラスや半導体等の素子基板１５１と、共通電極１５８等が形成されたガラス等の透明な対向基板１５２とを、スペーサ１５３が混入されたシール材１５４によって一定の間隙を保って、互いに電極形成面が対向するように貼り合わせるとともに、この間隙に電気光学材料としての液晶１５５を封入した構造となっている。なお、シール材１５４は、対向基板１５２の基板周辺に沿って形成されるが、液晶１５５を封入するために一部が開口している。このため、液晶１５５の封入後に、その開口部分が封止材１５６によって封止されている。
【００７１】
ここで、素子基板１５１の対向面であって、シール材１５４の外側一辺においては、上述したデータ線駆動回路２００が形成されて、Ｙ方向に延在するデータ線３を駆動する構成となっている。さらに、この一辺には複数の接続電極１５７が形成されて、タイミング発生回路３００からの各種信号や画像信号４０Ｒ、４０Ｇ、４０Ｂを入力する構成となっている。また、この一辺に隣接する一辺には、走査線駆動回路１００が形成されて、Ｘ方向に延在する走査線２をそれぞれ両側から駆動する構成となっている。
【００７２】
一方、対向基板１５２の共通電極１５８は、素子基板１５１との貼合部分における４隅のうち、少なくとも１箇所において設けられた導通材によって、素子基板１５１との電気的導通が図られている。ほかに、対向基板１５２には、液晶パネルＡＡの用途に応じて、例えば、第１に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、第２に、例えば、クロムやニッケルなどの金属材料や、カーボンやチタンなどをフォトレジストに分散した樹脂ブラックなどのブラックマトリクスが設けられ、第３に、液晶パネルＡＡに光を照射するバックライトが設けられる。特に色光変調の用途の場合には、カラーフィルタは形成されずにブラックマトリクスが対向基板１５２に設けられる。
【００７３】
くわえて、素子基板１５１および対向基板１５２の対向面には、それぞれ所定の方向にラビング処理された配向膜などが設けられる一方、その各背面側には配向方向に応じた偏光板（図示省略）がそれぞれ設けられる。ただし、液晶１５５として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜、偏光板等が不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有利である。
【００７４】
なお、データ線駆動回路２００、走査線駆動回路１００等の周辺回路の一部または全部を、素子基板１５１に形成する替わりに、例えば、ＴＡＢ（Tape Automated Bonding）技術を用いてフィルムに実装された駆動用ＩＣチップを、素子基板１５１の所定位置に設けられる異方性導電フィルムを介して電気的および機械的に接続する構成としても良いし、駆動用ＩＣチップ自体を、ＣＯＧ（Chip On Grass）技術を用いて、素子基板１５１の所定位置に異方性導電フィルムを介して電気的および機械的に接続する構成としても良い。
【００７５】
＜６：応用例＞
【００７６】
＜６−１：素子基板の構成など＞
【００７７】
上述した各実施形態においては、液晶パネルの素子基板１５１をガラス等の透明な絶縁性基板により構成して、当該基板上にシリコン薄膜を形成するとともに、当該薄膜上にソース、ドレイン、チャネルが形成されたＴＦＴによって、画素のスイッチング素子（ＴＦＴ５０）やデータ線駆動回路２００、および走査線駆動回路１００の素子を構成するものとして説明したが、本発明はこれに限られるものではない。
【００７８】
例えば、素子基板１５１を半導体基板により構成して、当該半導体基板の表面にソース、ドレイン、チャネルが形成された絶縁ゲート型電界効果トランジスタによって、画素のスイッチング素子や各種の回路の素子を構成しても良い。このように素子基板１５１を半導体基板により構成する場合には、透過型の表示パネルとして用いることができないため、画素電極６をアルミニウムなどで形成して、反射型として用いられることとなる。また、単に、素子基板１５１を透明基板として、画素電極６を反射型にしても良い。
【００７９】
さらに、上述した実施の形態にあっては、画素のスイッチング素子を、ＴＦＴで代表される３端子素子として説明したが、ダイオード等の２端子素子で構成しても良い。ただし、画素のスイッチング素子として２端子素子を用いる場合には、走査線２を一方の基板に形成し、データ線３を他方の基板に形成するとともに、２端子素子を、走査線２またはデータ線３のいずれか一方と、画素電極との間に形成する必要がある。この場合、画素は、走査線２とデータ線３との間に直列接続された二端子素子と、液晶とから構成されることとなる。
【００８０】
また、本発明は、アクティブマトリクス型液晶表示装置として説明したが、これに限られず、ＳＴＮ（Super Twisted Nematic）液晶などを用いたパッシィブ型にも適用可能である。さらに、電気光学材料としては、液晶のほかに、エレクトロルミネッセンス素子などを用いて、その電気光学効果により表示を行う表示装置にも適用可能である。すなわち、本発明は、上述した液晶装置と類似の構成を有するすべての電気光学装置に適用可能である。
【００８１】
＜６−２：電子機器＞
【００８２】
次に、上述した液晶装置を各種の電子機器に適用される場合について説明する。
【００８３】
＜６−２−１：プロジェクタ＞
【００８４】
まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図１０は、プロジェクタの構成例を示す平面図である。
【００８５】
この図に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。
【００８６】
液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶パネルＡＡと同等であり、画像信号処理回路（図示省略）から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【００８７】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【００８８】
なお、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【００８９】
＜６−２−２：モバイル型コンピュータ＞
【００９０】
次に、この液晶パネルを、モバイル型のパーソナルコンピュータに適用した例について説明する。図１１は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた液晶パネル１００５の背面にバックライトを付加することにより構成されている。
【００９１】
＜６−２−３：携帯電話＞
【００９２】
さらに、この液晶パネルを、携帯電話に適用した例について説明する。図１２は、この携帯電話の構成を示す斜視図である。図において、携帯電話１３００は、複数の操作ボタン１３０２とともに、反射型の液晶パネル１００５を備えるものである。この反射型の液晶パネル１００５にあっては、必要に応じてその前面にフロントライトが設けられる。
【００９３】
なお、図１０〜図１２を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【００９４】
【発明の効果】
以上説明したように本発明よれば、走査線駆動回路やデータ線駆動回路といった複数系統の電位電源が供給される回路において、保護回路を設けたので内部回路を高い信頼性の下に保護することができる。
【図面の簡単な説明】
【図１】 本発明に係る液晶装置の全体構成を示すブロック図である。
【図２】 同装置の走査線駆動回路１００の構成を示すブロック図である。
【図３】 走査線駆動回路１００に用いる保護回路とその周辺構成を示す回路図である。
【図４】 他の保護回路とそのその周辺構成を示す回路図である。
【図５】 図４に示す保護回路のより具体的な構成を示す回路図である。
【図６】 図３および図４に示す保護回路を適用した配線レイアウトを示す平面図である。
【図７】 同装置のデータ線駆動回路２００の構成を示すブロック図である。
【図８】 同液晶パネルの構造を説明するための斜視図である。
【図９】 同液晶パネルの構造を説明するための一部断面図である。
【図１０】 同液晶装置を適用した電子機器の一例たるビデオプロジェクタの断面図である。
【図１１】 同液晶装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図１２】 同液晶装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【図１３】 従来の保護回路とその周辺構成を示す回路図である。
【符号の説明】
２……走査線
３……データ線
６……画素電極
５０……ＴＦＴ（スイッチング素子）
１００……走査線駆動回路
１０１、１０１’、２０１……入力保護回路
１０４、１０４’、１０５、２０５、２０６……出力保護回路
２００……データ線駆動回路
３００……タイミング発生回路

Claims (6)

1. 第１の電源電位が供給される第１の電源線と、
   第２の電源電位が供給される第２の電源線と、
   第１接続点を有し、クロック信号を入力する第１配線と、
   前記第１及び第２の電源線が接続され、前記クロック信号に同期して、転送開始パルスを順次転送して複数の信号を出力するシフトレジスタと、
   前記第１配線における前記第１接続点と前記第１の電源線との間に設けられた第１ダイオードと、前記第１配線における前記第１接続点と前記第２の電源線との間に設けられた第２ダイオードと、からなる第１の保護回路と、
   第１入力端子と、
   前記第１入力端子と前記第１配線における前記第１接続点との間に設けられた第１の保護抵抗とを備え、
   前記第１配線が前記第１の電源線と交差する部分は、前記第１配線における前記第１接続点と前記第１の保護抵抗との間に設けられていることを特徴とする駆動回路。
2. 第２接続点を有し、前記転送開始パルスを入力する第２配線と、
   前記第２配線における前記第２接続点と前記第１の電源線との間に設けられた第３ダイオードと、前記第２配線における前記第２接続点と前記第２の電源線との間に設けられた第４ダイオードと、からなる第２の保護回路と、
   第２入力端子と、
   前記第２入力端子と前記第２配線における前記第２接続点との間に設けられた第２の保護抵抗とを備え、
   前記第２配線が前記第１の電源線と交差する部分は、前記第２配線における前記第２接続点と前記第２の保護抵抗との間に設けられていることを特徴とする請求項１に記載の駆動回路。
3. 前記シフトレジスタは、転送開始パルスを順次転送した後、最終段からエンドパルスを出力し、
   第３接続点を有し、前記エンドパルスを出力する第３配線と、
   前記第３配線における前記第３接続点と前記第１の電源線との間に設けられた第５ダイオードと、前記第３配線における前記第３接続点と前記第２の電源線との間に設けられた第６ダイオードと、からなる第３の保護回路と、
   第１出力端子と、
   前記第１出力端子と前記第３配線における前記第３接続点との間に設けられた第３の保護抵抗とを備え、
   前記第３配線が前記第１の電源線と交差する部分は、前記第３配線における前記第３接続点と前記第３の保護抵抗との間に設けられていることを特徴とする請求項１又は２に記載の駆動回路。
4. 第３の電源電位が供給される第３の電源線と、
   第４の電源電位が供給される第４の電源線と、
   前記第３及び第４の電源線に接続されるとともに、前記複数の信号に対応して設けられ、前記複数の信号のレベルを前記第３の電源電位と前記第４の電源電位に変換し、複数の出力信号として出力するレベルシフタとをさらに備え、
   第４接続点をそれぞれ有し、前記複数の出力信号に対応して設けられた複数の第４配線と、
   前記第４配線における前記第４接続点と前記第３の電源線との間に設けられた第７ダイオードと、前記第４配線における前記第４接続点と前記第４の電源線との間に設けられた第８ダイオードと、からなる第４の保護回路と、
   前記複数の出力信号に対応して設けられた複数の第２出力端子と、
   前記第２出力端子と前記第４配線における前記第４接続点との間に設けられた第４の保護抵抗とを備え、
   前記第４配線が前記第３の電源線と交差する部分は、前記第４配線における前記第４接続点と前記第４の保護抵抗との間に設けられていることを特徴とする請求項１乃至３のいずれか１項に記載の駆動回路。
5. 電気光学材料を有する電気光学パネルにおいて、
   複数の走査線と、
   複数のデータ線と、
   前記走査線と前記データ線との交差に対応してマトリックス状に配置された画素電極およびスイッチング素子と、
   前記走査線と前記データ線のうち少なくとも一方を駆動する請求項１乃至４のうち１項に記載した駆動回路と
   を備えたことを特徴とする電気光学パネル。
6. 請求項５に記載した電気光学パネルと
   を備えたことを特徴とする電子機器。

Images