JP2001045657A - Ｉｃの入力信号保護回路 - Google Patents
Ｉｃの入力信号保護回路Info
- Publication number
- JP2001045657A JP2001045657A JP11219634A JP21963499A JP2001045657A JP 2001045657 A JP2001045657 A JP 2001045657A JP 11219634 A JP11219634 A JP 11219634A JP 21963499 A JP21963499 A JP 21963499A JP 2001045657 A JP2001045657 A JP 2001045657A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- clamp
- supply voltage
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
- Amplifiers (AREA)
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】消費電流が増加しない構成であって且つＩＣに
入力する入力信号の電圧が実際に供給されている電源電
圧を超えないようにする。 【解決手段】所定の定電圧からなる電源電圧と、該電源
電圧と共に入力信号を入力するＩＣであり、該ＩＣに
は、前記入力信号の電圧を前記電源電圧以下のクランプ
電圧でクランプする手段を設けたことを特徴とするＩＣ
の入力信号保護回路。
入力する入力信号の電圧が実際に供給されている電源電
圧を超えないようにする。 【解決手段】所定の定電圧からなる電源電圧と、該電源
電圧と共に入力信号を入力するＩＣであり、該ＩＣに
は、前記入力信号の電圧を前記電源電圧以下のクランプ
電圧でクランプする手段を設けたことを特徴とするＩＣ
の入力信号保護回路。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＣの入力信号保
護回路に関するものであり、詳しくは電源電圧以内でク
ランプできるようにした保護回路に関する。
護回路に関するものであり、詳しくは電源電圧以内でク
ランプできるようにした保護回路に関する。
【０００２】
【従来の技術】従来技術におけるＣＭＯＳ等で構成され
ているアナログスイッチを有するマルチプレクサ（ＭＰ
Ｘ）を内蔵したＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃ
ｕｉｔ）において、入力端子より入力される電圧が電源
電圧より大きくなる可能性がある。このような状態が発
生すると、アナログスイッチは、本来オフとなっている
はずであるがスイッチに電源電圧が供給され電流が流れ
てしまうことになる。
ているアナログスイッチを有するマルチプレクサ（ＭＰ
Ｘ）を内蔵したＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃ
ｕｉｔ）において、入力端子より入力される電圧が電源
電圧より大きくなる可能性がある。このような状態が発
生すると、アナログスイッチは、本来オフとなっている
はずであるがスイッチに電源電圧が供給され電流が流れ
てしまうことになる。
【０００３】このような不都合を防止するために、ＩＣ
に供給される電源電圧及び入力端子から入力される入力
信号の電圧を保護するための特別の入力保護回路を設け
ているものが周知である。この入力保護回路は、ダイオ
ードと抵抗を組み合わせてクランプ電圧保護回路を形成
している。
に供給される電源電圧及び入力端子から入力される入力
信号の電圧を保護するための特別の入力保護回路を設け
ているものが周知である。この入力保護回路は、ダイオ
ードと抵抗を組み合わせてクランプ電圧保護回路を形成
している。
【０００４】例えば、第一の具体例としての保護回路
は、図４に示すように、プラス側電源電圧ＶＣＣとマイ
ナス側電源電圧ＶＳＳの間に信号を入力する入力端子１
１を設け、この入力端子１１は抵抗Ｒａを介してＩＣ内
部入力端子１２に接続されている。この抵抗ＲａとＩＣ
内部入力端子１２との中間点とプラス側電源電圧ＶＣＣ
との間にプラス電圧クランプ用ダイオードＤａを接続
し、且つこの中間点とマイナス側電源電圧ＶＳＳとの間
にマイナス電圧クランプ用ダイオードＤｂを接続した構
成となっている。
は、図４に示すように、プラス側電源電圧ＶＣＣとマイ
ナス側電源電圧ＶＳＳの間に信号を入力する入力端子１
１を設け、この入力端子１１は抵抗Ｒａを介してＩＣ内
部入力端子１２に接続されている。この抵抗ＲａとＩＣ
内部入力端子１２との中間点とプラス側電源電圧ＶＣＣ
との間にプラス電圧クランプ用ダイオードＤａを接続
し、且つこの中間点とマイナス側電源電圧ＶＳＳとの間
にマイナス電圧クランプ用ダイオードＤｂを接続した構
成となっている。
【０００５】このような接続状態を有する保護回路は、
図４及び図５に示すように、先ず入力端子１１の電圧が
プラス側電源電圧ＶＣＣよりも大きくなり、且つダイオ
ードＤａのしきい値電圧（例えば＋０．６ボルト）より
も大きくなると、ダイオードＤａがプラス側電源電圧Ｖ
ＣＣ方向に導通状態となり入力端子１１に印加されてい
る電圧をプラス側電源電圧ＶＣＣ方向に逃がしてクラン
プする。又、入力端子１１の電圧がマイナス側電源電圧
ＶＳＳよりも小さくなり且つダイオードＤｂのしきい値
電圧（例えば−０．６ボルト）よりも小さくなるとダイ
オードＤｂが導通状態になり入力端子１１の電圧をマイ
ナス側電源電圧ＶＳＳ方向に逃がしクランプする。この
ようにして、ダイオードＤａ、Ｄｂで電源電圧に対して
過大電圧又は過小電圧をクランプできＩＣ内部の回路を
保護する。
図４及び図５に示すように、先ず入力端子１１の電圧が
プラス側電源電圧ＶＣＣよりも大きくなり、且つダイオ
ードＤａのしきい値電圧（例えば＋０．６ボルト）より
も大きくなると、ダイオードＤａがプラス側電源電圧Ｖ
ＣＣ方向に導通状態となり入力端子１１に印加されてい
る電圧をプラス側電源電圧ＶＣＣ方向に逃がしてクラン
プする。又、入力端子１１の電圧がマイナス側電源電圧
ＶＳＳよりも小さくなり且つダイオードＤｂのしきい値
電圧（例えば−０．６ボルト）よりも小さくなるとダイ
オードＤｂが導通状態になり入力端子１１の電圧をマイ
ナス側電源電圧ＶＳＳ方向に逃がしクランプする。この
ようにして、ダイオードＤａ、Ｄｂで電源電圧に対して
過大電圧又は過小電圧をクランプできＩＣ内部の回路を
保護する。
【０００６】第二の具体例としての保護回路は、図６に
示すように、プラス側電源電圧ＶＣＣとマイナス側電源
電圧ＶＳＳの間に入力端子１１を設け、この入力端子１
１は抵抗Ｒｃを介してＩＣ内部入力端子１２に接続され
ている。一方、プラス側電源電圧ＶＣＣとマイナス側電
源電圧ＶＳＳとの間にはマイナス側電源電圧ＶＳＳ方向
を順方向にしたダイオードＤｃと抵抗Ｒｂとダイオード
Ｄｄを直列接続した回路が接続されている。又、抵抗Ｒ
ｃとＩＣ内部入力端子１２との中間点と、ダイオードＤ
ｃと抵抗Ｒｂとの中間点にダイオードＤｅを接続し、抵
抗ＲｃとＩＣ内部入力端子１２との中間点と、抵抗Ｒｂ
とダイオードＤｄとの中間点との間にダイオードＤｆを
接続した構成となっている。
示すように、プラス側電源電圧ＶＣＣとマイナス側電源
電圧ＶＳＳの間に入力端子１１を設け、この入力端子１
１は抵抗Ｒｃを介してＩＣ内部入力端子１２に接続され
ている。一方、プラス側電源電圧ＶＣＣとマイナス側電
源電圧ＶＳＳとの間にはマイナス側電源電圧ＶＳＳ方向
を順方向にしたダイオードＤｃと抵抗Ｒｂとダイオード
Ｄｄを直列接続した回路が接続されている。又、抵抗Ｒ
ｃとＩＣ内部入力端子１２との中間点と、ダイオードＤ
ｃと抵抗Ｒｂとの中間点にダイオードＤｅを接続し、抵
抗ＲｃとＩＣ内部入力端子１２との中間点と、抵抗Ｒｂ
とダイオードＤｄとの中間点との間にダイオードＤｆを
接続した構成となっている。
【０００７】このような接続状態を有する保護回路にお
いては、図６及び図７に示すように、ダイオードＤｃ、
Ｄｄにより、ダイオードのしき値電圧を考慮する必要が
なくなり、所定の電源電圧以内の電圧でクランプするこ
とが可能となる。
いては、図６及び図７に示すように、ダイオードＤｃ、
Ｄｄにより、ダイオードのしき値電圧を考慮する必要が
なくなり、所定の電源電圧以内の電圧でクランプするこ
とが可能となる。
【０００８】
【発明が解決しようとする課題】しかしながら、上述し
た従来技術における入力保護回路では特に第一の具体例
の保護回路において、過大電圧ではＩＣ内部入力に保護
用ダイオードのしきい値電圧分だけプラス側電源電圧を
超えた電圧でクランプされることになり、且つ過小電圧
では保護用ダイオードのしきい値電圧分だけマイナス側
電源電圧より低い電圧でクランプされる結果になる。そ
のため、ＩＣ内部回路において誤動作したり、最悪の場
合ラッチアップの現象を引き起こすという問題がある。
た従来技術における入力保護回路では特に第一の具体例
の保護回路において、過大電圧ではＩＣ内部入力に保護
用ダイオードのしきい値電圧分だけプラス側電源電圧を
超えた電圧でクランプされることになり、且つ過小電圧
では保護用ダイオードのしきい値電圧分だけマイナス側
電源電圧より低い電圧でクランプされる結果になる。そ
のため、ＩＣ内部回路において誤動作したり、最悪の場
合ラッチアップの現象を引き起こすという問題がある。
【０００９】又、従来技術で説明した第二の具体例の保
護回路においては、クランプ電圧を所定の電源電圧以内
に設定することができるとしても、実際には入力端子に
流れ込む電流と抵抗により生じる電圧降下でクランプし
た電圧が変動し、ＩＣ内部入力電圧が電源電圧を超えて
しまう場合がある（図９参照）。この電圧降下を改善す
るためには抵抗の抵抗値を下げる必要があるが、抵抗値
を下げると今度は消費電流が増加してしまうという問題
が発生する。
護回路においては、クランプ電圧を所定の電源電圧以内
に設定することができるとしても、実際には入力端子に
流れ込む電流と抵抗により生じる電圧降下でクランプし
た電圧が変動し、ＩＣ内部入力電圧が電源電圧を超えて
しまう場合がある（図９参照）。この電圧降下を改善す
るためには抵抗の抵抗値を下げる必要があるが、抵抗値
を下げると今度は消費電流が増加してしまうという問題
が発生する。
【００１０】従って、消費電流が増加しない構成であっ
て且つＩＣに入力する入力信号の電圧が実際に供給され
ている電源電圧を超えないようにした入力保護回路に解
決しなければならない課題を有している。
て且つＩＣに入力する入力信号の電圧が実際に供給され
ている電源電圧を超えないようにした入力保護回路に解
決しなければならない課題を有している。
【００１１】
【課題を解決するための手段】上記課題を解決するため
に、本発明に係る入力保護回路は、所定の定電圧からな
る電源電圧と、該電源電圧と共に入力信号を入力するＩ
Ｃであり、該ＩＣには、前記入力信号の電圧を前記電源
電圧以下のクランプ電圧でクランプする手段を設けたこ
とである。
に、本発明に係る入力保護回路は、所定の定電圧からな
る電源電圧と、該電源電圧と共に入力信号を入力するＩ
Ｃであり、該ＩＣには、前記入力信号の電圧を前記電源
電圧以下のクランプ電圧でクランプする手段を設けたこ
とである。
【００１２】又、前記クランプ電圧は、適宜設定変更で
きるようにしたこと；前記クランプする手段は、前記ク
ランプ電圧の分電圧がベース側に供給されているスイッ
チング素子と、該スイッチング素子のコレクタ側並びに
前記分電圧を生成する抵抗に、ダイオードを介して接続
してある入力端子とからなり、前記入力端子に前記クラ
ンプ電圧以上の電圧が印加された時に、該クランプ電圧
との差電圧が前記分電圧を上昇させて前記スイッチング
素子をオンにすると共に、前記クランプ電圧との差電圧
はスイッチング素子のコレクタ・エミッタを介して前記
クランプ電圧よりも低い低電位側に流れ込むようにした
ことである。
きるようにしたこと；前記クランプする手段は、前記ク
ランプ電圧の分電圧がベース側に供給されているスイッ
チング素子と、該スイッチング素子のコレクタ側並びに
前記分電圧を生成する抵抗に、ダイオードを介して接続
してある入力端子とからなり、前記入力端子に前記クラ
ンプ電圧以上の電圧が印加された時に、該クランプ電圧
との差電圧が前記分電圧を上昇させて前記スイッチング
素子をオンにすると共に、前記クランプ電圧との差電圧
はスイッチング素子のコレクタ・エミッタを介して前記
クランプ電圧よりも低い低電位側に流れ込むようにした
ことである。
【００１３】このように、定電圧電源電圧以下のクラン
プ電圧を予め設定するようにしたことにより、ＩＣに入
力される電圧は必ず電源電圧以下の電圧で制御されるこ
とになり、ＩＣ内部における誤動作等を防止することが
できる。
プ電圧を予め設定するようにしたことにより、ＩＣに入
力される電圧は必ず電源電圧以下の電圧で制御されるこ
とになり、ＩＣ内部における誤動作等を防止することが
できる。
【００１４】
【発明の実施の形態】次に、本発明に係るＩＣの入力信
号保護回路の実施の形態を図面を参照して説明する。
号保護回路の実施の形態を図面を参照して説明する。
【００１５】第一の実施例のＩＣの入力信号保護回路
は、図１に示すように、所定のプラス定電圧からなるプ
ラス側電源電圧ＶＣＣと、所定のマイナス定電圧のマイ
ナス側電源電圧ＶＳＳとの間に中間電位ＶＧ（ＧＮＤ）
を生成し、この中間電位ＶＧをプラス側クランプ電圧
（Ｐ点の電位）及びマイナス側クランプ電圧（Ｑ点の電
位）の設定基準とする。このような保護回路は、プラス
側クランプ電圧による保護回路と、マイナス側クランプ
電圧による保護回路とから構成されている。
は、図１に示すように、所定のプラス定電圧からなるプ
ラス側電源電圧ＶＣＣと、所定のマイナス定電圧のマイ
ナス側電源電圧ＶＳＳとの間に中間電位ＶＧ（ＧＮＤ）
を生成し、この中間電位ＶＧをプラス側クランプ電圧
（Ｐ点の電位）及びマイナス側クランプ電圧（Ｑ点の電
位）の設定基準とする。このような保護回路は、プラス
側クランプ電圧による保護回路と、マイナス側クランプ
電圧による保護回路とから構成されている。
【００１６】プラス側クランプ電圧による保護回路は、
プラス側電源電圧ＶＣＣと中間電位ＶＧとの間に直列に
接続した抵抗Ｒ５及びスイッチング素子Ｑ１の直列回路
と、抵抗Ｒ５とスイッチング素子Ｑ２のカソードとの中
間点からエミッタとの間に並列接続した抵抗Ｒ１、Ｒ２
と、抵抗Ｒ１、Ｒ２の中間点をスイッチング素子Ｑ１の
ベースに接続し、抵抗Ｒ０を介した入力端子１１と抵抗
Ｒ５とスイッチング素子Ｑ１のカソードとの間に順方向
に接続したダイオードＤ１とから構成されている。ここ
で抵抗Ｒ１、Ｒ２はスイッチング素子Ｑ１をオン／オフ
させる分電圧（ベースに印加される電圧）を形成する。
抵抗Ｒ０とダイオードＤ１との中間点がＩＣ内部入力端
子１２となる。
プラス側電源電圧ＶＣＣと中間電位ＶＧとの間に直列に
接続した抵抗Ｒ５及びスイッチング素子Ｑ１の直列回路
と、抵抗Ｒ５とスイッチング素子Ｑ２のカソードとの中
間点からエミッタとの間に並列接続した抵抗Ｒ１、Ｒ２
と、抵抗Ｒ１、Ｒ２の中間点をスイッチング素子Ｑ１の
ベースに接続し、抵抗Ｒ０を介した入力端子１１と抵抗
Ｒ５とスイッチング素子Ｑ１のカソードとの間に順方向
に接続したダイオードＤ１とから構成されている。ここ
で抵抗Ｒ１、Ｒ２はスイッチング素子Ｑ１をオン／オフ
させる分電圧（ベースに印加される電圧）を形成する。
抵抗Ｒ０とダイオードＤ１との中間点がＩＣ内部入力端
子１２となる。
【００１７】マイナス側クランプ電圧による保護回路
は、中間電位ＶＧとマイナス側電源電圧ＶＳＳとの間に
スイッチング素子Ｑ２及び抵抗Ｒ６とを直列に接続した
直列回路と、スイッチング素子Ｑ２のカソードとエミッ
タとの間に直列接続した抵抗Ｒ３、Ｒ４と、抵抗Ｒ３と
Ｒ４との中間点をベースに接続し、スイッチング素子Ｑ
２のエミッタと抵抗Ｒ０を介した入力端子１１に接続し
たダイオードＤ２とから構成されている。抵抗Ｒ３、Ｒ
４はスイッチング素子Ｑ１をオン／オフさせるための分
電圧を生成するものである。抵抗Ｒ０とダイオードＤ２
との中間点（ダイオードＤ１、Ｄ２の中間点）がＩＣ内
部入力端子１２となる。
は、中間電位ＶＧとマイナス側電源電圧ＶＳＳとの間に
スイッチング素子Ｑ２及び抵抗Ｒ６とを直列に接続した
直列回路と、スイッチング素子Ｑ２のカソードとエミッ
タとの間に直列接続した抵抗Ｒ３、Ｒ４と、抵抗Ｒ３と
Ｒ４との中間点をベースに接続し、スイッチング素子Ｑ
２のエミッタと抵抗Ｒ０を介した入力端子１１に接続し
たダイオードＤ２とから構成されている。抵抗Ｒ３、Ｒ
４はスイッチング素子Ｑ１をオン／オフさせるための分
電圧を生成するものである。抵抗Ｒ０とダイオードＤ２
との中間点（ダイオードＤ１、Ｄ２の中間点）がＩＣ内
部入力端子１２となる。
【００１８】このような接続状態を有する保護回路の動
作のうち、プラス側クランプ電圧による保護回路の動作
は、抵抗Ｒ５、Ｒ１及びＲ２との直列接続による分電圧
でプラス側クランプ電圧（Ｐ点）を設定することができ
る。一方、抵抗Ｒ１とＲ２との分電圧でスイッチング素
子Ｑ１のベース電圧を設定しておくことができ、入力端
子１１側から電圧が流入していない時（クランプ電圧以
下の場合）には、スイッチング素子Ｑ１はオフの状態を
維持する。
作のうち、プラス側クランプ電圧による保護回路の動作
は、抵抗Ｒ５、Ｒ１及びＲ２との直列接続による分電圧
でプラス側クランプ電圧（Ｐ点）を設定することができ
る。一方、抵抗Ｒ１とＲ２との分電圧でスイッチング素
子Ｑ１のベース電圧を設定しておくことができ、入力端
子１１側から電圧が流入していない時（クランプ電圧以
下の場合）には、スイッチング素子Ｑ１はオフの状態を
維持する。
【００１９】このように、スイッチング素子Ｑ１がオフ
の状態において、図１及び図２に示すように、入力端子
１１の電圧がプラス側クランプ電圧よりも大きくなり、
ダイオードＤ１が導通状態になると、クランプ電圧以上
の差電圧が抵抗Ｒ１、Ｒ２で生成する分電圧の電位を上
昇させてベース電位が上がり、スイッチング素子Ｑ１を
オンさせる。そうすると、入力端子１１で発生している
電圧は、ダイオードＤ１、スイッチング素子Ｑ１のコレ
クターエミッタを通り、クランプ電圧よりも低電位の中
間電位ＶＧに流れ込む。このようにして、プラス側クラ
ンプ電圧以上の電圧が入力端子１１に加わると、抵抗Ｒ
０、ダイオードＤ１、スイッチング素子Ｑ１のコレクタ
・エミッタの経路で電流が流れ、抵抗Ｒ０の電圧降下で
クランプすることができるのである。従って、入力端子
１１に発生する信号はプラス側電源電圧よりも僅かに小
さいクランプ電圧によりクランプすることができるた
め、実際のクランプ動作で電源電圧以上になることはな
く、ＩＣ内部における誤動作を防止することができる。
の状態において、図１及び図２に示すように、入力端子
１１の電圧がプラス側クランプ電圧よりも大きくなり、
ダイオードＤ１が導通状態になると、クランプ電圧以上
の差電圧が抵抗Ｒ１、Ｒ２で生成する分電圧の電位を上
昇させてベース電位が上がり、スイッチング素子Ｑ１を
オンさせる。そうすると、入力端子１１で発生している
電圧は、ダイオードＤ１、スイッチング素子Ｑ１のコレ
クターエミッタを通り、クランプ電圧よりも低電位の中
間電位ＶＧに流れ込む。このようにして、プラス側クラ
ンプ電圧以上の電圧が入力端子１１に加わると、抵抗Ｒ
０、ダイオードＤ１、スイッチング素子Ｑ１のコレクタ
・エミッタの経路で電流が流れ、抵抗Ｒ０の電圧降下で
クランプすることができるのである。従って、入力端子
１１に発生する信号はプラス側電源電圧よりも僅かに小
さいクランプ電圧によりクランプすることができるた
め、実際のクランプ動作で電源電圧以上になることはな
く、ＩＣ内部における誤動作を防止することができる。
【００２０】一方、マイナス側クランプ電圧による保護
回路についてもプラス側クランプ電圧による動作と同様
の動作をし、マイナス側クランプ電圧（Ｑ５）以下の電
圧が入力端子１１に加わるとスイッチング素子Ｑ２のコ
レクタ・エミッタ、ダイオードＤ２、抵抗Ｒ０の経路で
電流が流れ、抵抗Ｒ０の電圧降下でクランプする。
回路についてもプラス側クランプ電圧による動作と同様
の動作をし、マイナス側クランプ電圧（Ｑ５）以下の電
圧が入力端子１１に加わるとスイッチング素子Ｑ２のコ
レクタ・エミッタ、ダイオードＤ２、抵抗Ｒ０の経路で
電流が流れ、抵抗Ｒ０の電圧降下でクランプする。
【００２１】ここでクランプ電圧は、次のようにして求
め、設定することができる。先ず、スイッチング素子Ｑ
１、Ｑ２がオンした時のベース・エミッタ間電圧をＶＢ
Ｅとし、ダイオードＤ１、Ｄ２が導通状態となった時の
アノード・カソード間電圧をＶＦとすると、プラス側ク
ランプ電圧は、[ＶＧ＋ＶＦ＋（１＋Ｒ１／Ｒ２）×Ｖ
ＢＥ]となる。マイナス側クランプ電圧は、[ＶＧ−（Ｖ
Ｆ＋（１＋Ｒ３／Ｒ４）×ＶＢＥ）]となる。このよう
にして抵抗Ｒ１〜Ｒ４を適当な抵抗値に選ぶことでクラ
ンプ電圧を予め設定することができ、その値は電源電圧
よりも低い電圧となる。
め、設定することができる。先ず、スイッチング素子Ｑ
１、Ｑ２がオンした時のベース・エミッタ間電圧をＶＢ
Ｅとし、ダイオードＤ１、Ｄ２が導通状態となった時の
アノード・カソード間電圧をＶＦとすると、プラス側ク
ランプ電圧は、[ＶＧ＋ＶＦ＋（１＋Ｒ１／Ｒ２）×Ｖ
ＢＥ]となる。マイナス側クランプ電圧は、[ＶＧ−（Ｖ
Ｆ＋（１＋Ｒ３／Ｒ４）×ＶＢＥ）]となる。このよう
にして抵抗Ｒ１〜Ｒ４を適当な抵抗値に選ぶことでクラ
ンプ電圧を予め設定することができ、その値は電源電圧
よりも低い電圧となる。
【００２２】又、クランプしていない時の抵抗Ｒ２、Ｒ
４を流れる電流を抵抗Ｒ５、Ｒ６により設定することが
できる。この時、消費電流を抑える為、この電流により
生じる抵抗Ｒ２、Ｒ４の電圧降下がＶＢＥを僅かに超え
るように設定すればよい。
４を流れる電流を抵抗Ｒ５、Ｒ６により設定することが
できる。この時、消費電流を抑える為、この電流により
生じる抵抗Ｒ２、Ｒ４の電圧降下がＶＢＥを僅かに超え
るように設定すればよい。
【００２３】次に、第二の実施例のＩＣの入力信号保護
回路について図３を参照して説明する。
回路について図３を参照して説明する。
【００２４】第二の実施例のＩＣの入力信号保護回路
は、プラス側電源電圧とマイナス側電源電圧の中間電位
ＶＧ（ＧＮＤ）（図１参照）を設けない回路構成となっ
ており、プラス側クランプ電圧（Ｐ点の電位）はマイナ
ス側電源電圧ＶＳＳを基準に設定し、マイナス側クラン
プ電圧（Ｑ点の電位）はプラス側電源電圧ＶＣＣを基準
に設定する。即ち、このＩＣの入力信号保護回路は、図
３に示すように、プラス側クランプ電圧による保護回路
と、マイナス側クランプ電圧による保護回路に区分され
ている。
は、プラス側電源電圧とマイナス側電源電圧の中間電位
ＶＧ（ＧＮＤ）（図１参照）を設けない回路構成となっ
ており、プラス側クランプ電圧（Ｐ点の電位）はマイナ
ス側電源電圧ＶＳＳを基準に設定し、マイナス側クラン
プ電圧（Ｑ点の電位）はプラス側電源電圧ＶＣＣを基準
に設定する。即ち、このＩＣの入力信号保護回路は、図
３に示すように、プラス側クランプ電圧による保護回路
と、マイナス側クランプ電圧による保護回路に区分され
ている。
【００２５】プラス側クランプ電圧による保護回路は、
所定のプラス定電圧からなるプラス側電源電圧ＶＣＣ
と、所定のマイナス定電圧のマイナス側電源電圧ＶＳＳ
と、このプラス側電源電圧ＶＣＣとマイナス側電源電圧
ＶＳＳとの間に抵抗Ｒ５を介してスイッチング素子Ｑ１
を直列に接続した回路と、抵抗Ｒ５とスイッチング素子
Ｑ１のカソードの中間点とベースとの間に設けた抵抗Ｒ
１と、スイッチング素子Ｑ１のベースとエミッタとの間
に設けた抵抗Ｒ２と、入力端子１１を介した抵抗Ｒ０と
スイッチング素子Ｑ１のコレクタ側との間に順方向に接
続したダイオードＤ１とからなる。そして抵抗Ｒ０とダ
イオードＤ１との中間点がＩＣ内部入力端子１２とな
る。抵抗Ｒ１、Ｒ２はスイッチング素子Ｑ１をオン／オ
フさせるための分電圧を生成するものである。
所定のプラス定電圧からなるプラス側電源電圧ＶＣＣ
と、所定のマイナス定電圧のマイナス側電源電圧ＶＳＳ
と、このプラス側電源電圧ＶＣＣとマイナス側電源電圧
ＶＳＳとの間に抵抗Ｒ５を介してスイッチング素子Ｑ１
を直列に接続した回路と、抵抗Ｒ５とスイッチング素子
Ｑ１のカソードの中間点とベースとの間に設けた抵抗Ｒ
１と、スイッチング素子Ｑ１のベースとエミッタとの間
に設けた抵抗Ｒ２と、入力端子１１を介した抵抗Ｒ０と
スイッチング素子Ｑ１のコレクタ側との間に順方向に接
続したダイオードＤ１とからなる。そして抵抗Ｒ０とダ
イオードＤ１との中間点がＩＣ内部入力端子１２とな
る。抵抗Ｒ１、Ｒ２はスイッチング素子Ｑ１をオン／オ
フさせるための分電圧を生成するものである。
【００２６】一方、マイナス側クランプ電圧による保護
回路は、所定のプラス定電圧からなるプラス側電源電圧
ＶＣＣと、所定のマイナス定電圧のマイナス側電源電圧
ＶＳＳと、このプラス側電源電圧ＶＣＣとマイナス側電
源電圧ＶＳＳとの間にスイッチング素子Ｑ２と抵抗Ｒ６
とを直列に接続した回路と、スイッチング素子Ｑ２のカ
ソードとエミッタとの間に直列に接続した抵抗Ｒ３、Ｒ
４と、抵抗Ｒ３とＲ４との中間点をスイッチング素子Ｑ
２のベースに接続し、スイッチング素子Ｑ２のエミッタ
と抵抗Ｒ０を介して入力端子１１に接続したダイオード
Ｄ２とから構成されている。
回路は、所定のプラス定電圧からなるプラス側電源電圧
ＶＣＣと、所定のマイナス定電圧のマイナス側電源電圧
ＶＳＳと、このプラス側電源電圧ＶＣＣとマイナス側電
源電圧ＶＳＳとの間にスイッチング素子Ｑ２と抵抗Ｒ６
とを直列に接続した回路と、スイッチング素子Ｑ２のカ
ソードとエミッタとの間に直列に接続した抵抗Ｒ３、Ｒ
４と、抵抗Ｒ３とＲ４との中間点をスイッチング素子Ｑ
２のベースに接続し、スイッチング素子Ｑ２のエミッタ
と抵抗Ｒ０を介して入力端子１１に接続したダイオード
Ｄ２とから構成されている。
【００２７】このような接続状態を有する保護回路の動
作のうち、プラス側クランプ電圧による保護回路の動作
は、上述した第一の実施例と同じく、プラス側電源電圧
ＶＣＣとマイナス側電源電圧ＶＳＳとの間に接続した抵
抗Ｒ５、Ｒ１及びＲ２との直列接続による分電圧でプラ
ス側クランプ電圧（Ｐ点）を設定することができる。一
方、抵抗Ｒ１とＲ２との分電圧でスイッチング素子Ｑ１
のベース電圧を設定しておくことができ、入力端子側か
ら電圧が流入していない時（クランプ電圧以下の場合）
には、スイッチング素子Ｑ１はオフの状態を維持する。
作のうち、プラス側クランプ電圧による保護回路の動作
は、上述した第一の実施例と同じく、プラス側電源電圧
ＶＣＣとマイナス側電源電圧ＶＳＳとの間に接続した抵
抗Ｒ５、Ｒ１及びＲ２との直列接続による分電圧でプラ
ス側クランプ電圧（Ｐ点）を設定することができる。一
方、抵抗Ｒ１とＲ２との分電圧でスイッチング素子Ｑ１
のベース電圧を設定しておくことができ、入力端子側か
ら電圧が流入していない時（クランプ電圧以下の場合）
には、スイッチング素子Ｑ１はオフの状態を維持する。
【００２８】このようにスイッチング素子Ｑ１がオフの
状態において、入力端子１１の電圧がプラス側クランプ
電圧（Ｐ点）よりも大きくなり、ダイオードＤ１が導通
状態になると、クランプ電圧以上の差電圧が抵抗Ｒ１、
Ｒ２で生成する分電圧の電位を上昇させてベース電位を
上げ、スイッチング素子Ｑ１をオンさせる。そうする
と、入力端子１１で発生している電圧は、ダイオードＤ
１、スイッチング素子Ｑ１のコレクターエミッタを通
り、クランプ電圧よりも低電位のマイナス側電源電圧Ｖ
ＳＳに流れ込む。このようにして、プラス側クランプ電
圧以上の電圧が入力端子１１に加わると、抵抗Ｒ０、ダ
イオードＤ１、スイッチング素子Ｑ１のコレクタ・エミ
ッタの経路で電流が流れ、抵抗Ｒ０の電圧降下でクラン
プすることができるのである。
状態において、入力端子１１の電圧がプラス側クランプ
電圧（Ｐ点）よりも大きくなり、ダイオードＤ１が導通
状態になると、クランプ電圧以上の差電圧が抵抗Ｒ１、
Ｒ２で生成する分電圧の電位を上昇させてベース電位を
上げ、スイッチング素子Ｑ１をオンさせる。そうする
と、入力端子１１で発生している電圧は、ダイオードＤ
１、スイッチング素子Ｑ１のコレクターエミッタを通
り、クランプ電圧よりも低電位のマイナス側電源電圧Ｖ
ＳＳに流れ込む。このようにして、プラス側クランプ電
圧以上の電圧が入力端子１１に加わると、抵抗Ｒ０、ダ
イオードＤ１、スイッチング素子Ｑ１のコレクタ・エミ
ッタの経路で電流が流れ、抵抗Ｒ０の電圧降下でクラン
プすることができるのである。
【００２９】一方、マイナス側クランプ電圧（Ｑ点）に
よる保護回路の動作についてもプラス側クランプ電圧に
よる動作と同様の動作をし、マイナス側クランプ電圧以
下の電圧が入力端子１１に加わるとスイッチング素子Ｑ
２のコレクタ・エミッタ、ダイオードＤ２、抵抗Ｒ０の
経路で電流が流れ、抵抗Ｒ０の電圧降下でクランプす
る。
よる保護回路の動作についてもプラス側クランプ電圧に
よる動作と同様の動作をし、マイナス側クランプ電圧以
下の電圧が入力端子１１に加わるとスイッチング素子Ｑ
２のコレクタ・エミッタ、ダイオードＤ２、抵抗Ｒ０の
経路で電流が流れ、抵抗Ｒ０の電圧降下でクランプす
る。
【００３０】ここでクランプ電圧は、次のようにして求
め、設定することができる。先ず、第一の実施例と同様
に、スイッチング素子Ｑ１、Ｑ２がオンした時のベース
・エミッタ間電圧をＶＢＥとし、ダイオードＤ１、Ｄ２
が導通状態となった時のアノード・カソード間電圧をＶ
Ｆとすると、プラス側クランプ電圧は、[ＶＳＳ＋ＶＦ
＋（１＋Ｒ１／Ｒ２）×ＶＢＥ]となる。マイナス側ク
ランプ電圧は、[ＶＣＣ−（ＶＦ＋（１＋Ｒ３／Ｒ４）
×ＶＢＥ）]となる。このようにして抵抗Ｒ１〜Ｒ４を
適当な抵抗値に選ぶことでクランプ電圧を予め設定する
ことができ、その値は電源電圧よりも低い電圧となる。
め、設定することができる。先ず、第一の実施例と同様
に、スイッチング素子Ｑ１、Ｑ２がオンした時のベース
・エミッタ間電圧をＶＢＥとし、ダイオードＤ１、Ｄ２
が導通状態となった時のアノード・カソード間電圧をＶ
Ｆとすると、プラス側クランプ電圧は、[ＶＳＳ＋ＶＦ
＋（１＋Ｒ１／Ｒ２）×ＶＢＥ]となる。マイナス側ク
ランプ電圧は、[ＶＣＣ−（ＶＦ＋（１＋Ｒ３／Ｒ４）
×ＶＢＥ）]となる。このようにして抵抗Ｒ１〜Ｒ４を
適当な抵抗値に選ぶことでクランプ電圧を予め設定する
ことができ、その値は電源電圧よりも低い電圧となる。
【００３１】又、クランプしていない時の抵抗Ｒ２、Ｒ
４を流れる電流を抵抗Ｒ５、Ｒ６により設定することが
できる。この時、消費電流を抑える為、この電流により
生じる抵抗Ｒ２、Ｒ４の電圧降下がＶＢＥを僅かに超え
るように設定すればよい。
４を流れる電流を抵抗Ｒ５、Ｒ６により設定することが
できる。この時、消費電流を抑える為、この電流により
生じる抵抗Ｒ２、Ｒ４の電圧降下がＶＢＥを僅かに超え
るように設定すればよい。
【００３２】
【発明の効果】以上の説明から明らかな如く、本発明に
係るＩＣの入力信号保護回路は、予め電源電圧以下のク
ランプ電圧を設定し、入力信号が電源電圧よりも大きな
電圧となった時にこのクランプ電圧を利用してクランプ
するようにしたことにより、入力信号に発生する電源電
圧以上の電圧を確実にクランプすることができるように
なり、ＩＣの誤動作を防止することできるという効果が
ある。
係るＩＣの入力信号保護回路は、予め電源電圧以下のク
ランプ電圧を設定し、入力信号が電源電圧よりも大きな
電圧となった時にこのクランプ電圧を利用してクランプ
するようにしたことにより、入力信号に発生する電源電
圧以上の電圧を確実にクランプすることができるように
なり、ＩＣの誤動作を防止することできるという効果が
ある。
【図１】本発明に係る第一の実施例のＩＣの入力信号保
護回路図である。
護回路図である。
【図２】同図１における入力端子電圧とＩＣ内部入力電
圧の関係によるクランプ電圧をグラフで示したものであ
る。
圧の関係によるクランプ電圧をグラフで示したものであ
る。
【図３】同第二の実施例のＩＣの入力信号保護回路図で
ある。
ある。
【図４】従来技術におけるＩＣの入力信号保護回路図で
ある。
ある。
【図５】図４の回路図における入力端子電圧とＩＣ内部
入力電圧との関係によるクランプ電圧をグラフで示した
ものである。である。
入力電圧との関係によるクランプ電圧をグラフで示した
ものである。である。
【図６】従来技術における他の例のＩＣの入力信号保護
回路図である。
回路図である。
【図７】図６の回路図における入力端子電圧とＩＣ内部
入力電圧との関係によるクランプ電圧をグラフで示した
ものである。
入力電圧との関係によるクランプ電圧をグラフで示した
ものである。
１１；入力端子、１２；ＩＣ内部入力端子、ＶＣＣ；プ
ラス側電源電圧、ＶＳＳ；マイナス側電源電圧、ＶＧ；
中間電位（ＧＮＤ）
ラス側電源電圧、ＶＳＳ；マイナス側電源電圧、ＶＧ；
中間電位（ＧＮＤ）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０３Ｋ 19/0175 Ｈ０３Ｋ 19/00 １０１Ｋ Ｆターム(参考） 5G013 AA02 AA16 BA02 CB21 DA05 5G053 AA09 BA04 CA04 EA09 EC03 EC06 5J055 AX12 AX21 AX31 AX64 BX00 CX00 DX04 DX53 DX55 DX72 EY01 EY03 EY12 EZ16 EZ62 GX01 GX06 5J056 AA01 BB17 BB43 CC12 DD02 DD23 DD55 EE11 FF08 5J091 AA01 CA56 FA01 HA02 HA19 HA25 HA39 KA21 MA23 TA02
Claims (3)
- 【請求項１】所定の定電圧からなる電源電圧と、該電源
電圧と共に入力信号を入力するＩＣであり、該ＩＣに
は、前記入力信号の電圧を前記電源電圧以下のクランプ
電圧でクランプする手段を設けたことを特徴とするＩＣ
の入力信号保護回路。 - 【請求項２】前記クランプ電圧は、適宜設定変更できる
ようにしたことを特徴とする請求項１に記載のＩＣの入
力信号保護回路。 - 【請求項３】前記クランプする手段は、前記クランプ電
圧の分電圧がベース側に供給されているスイッチング素
子と、該スイッチング素子のコレクタ側並びに前記分電
圧を生成する抵抗に、ダイオードを介して接続してある
入力端子とからなり、前記入力端子に前記クランプ電圧
以上の電圧が印加された時に、該クランプ電圧との差電
圧が前記分電圧を上昇させて前記スイッチング素子をオ
ンにすると共に、前記クランプ電圧との差電圧はスイッ
チング素子のコレクタ・エミッタを介して前記クランプ
電圧よりも低い低電位側に流れ込むようにしたことを特
徴とする請求項１に記載のＩＣの入力信号保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11219634A JP2001045657A (ja) | 1999-08-03 | 1999-08-03 | Ｉｃの入力信号保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11219634A JP2001045657A (ja) | 1999-08-03 | 1999-08-03 | Ｉｃの入力信号保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001045657A true JP2001045657A (ja) | 2001-02-16 |
Family
ID=16738609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11219634A Pending JP2001045657A (ja) | 1999-08-03 | 1999-08-03 | Ｉｃの入力信号保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001045657A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003308050A (ja) * | 2002-04-16 | 2003-10-31 | Seiko Epson Corp | 駆動回路および電気光学パネル |
| JP2004179747A (ja) * | 2002-11-25 | 2004-06-24 | Denso Corp | クランプ回路 |
| JP2014183692A (ja) * | 2013-03-21 | 2014-09-29 | Yokogawa Electric Corp | 過電圧保護回路 |
| JP2018161013A (ja) * | 2017-03-23 | 2018-10-11 | 東芝メモリ株式会社 | メモリシステム、及びメモリシステムの制御方法 |
| JP2019106880A (ja) * | 2017-12-08 | 2019-06-27 | ミツミ電機株式会社 | 二次電池保護集積回路、二次電池保護装置及び電池パック |
| CN110797851A (zh) * | 2019-10-11 | 2020-02-14 | 杭州兆鼎科技实业有限公司 | 一种电压钳位电路及其电子设备 |
-
1999
- 1999-08-03 JP JP11219634A patent/JP2001045657A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003308050A (ja) * | 2002-04-16 | 2003-10-31 | Seiko Epson Corp | 駆動回路および電気光学パネル |
| JP2004179747A (ja) * | 2002-11-25 | 2004-06-24 | Denso Corp | クランプ回路 |
| JP2014183692A (ja) * | 2013-03-21 | 2014-09-29 | Yokogawa Electric Corp | 過電圧保護回路 |
| JP2018161013A (ja) * | 2017-03-23 | 2018-10-11 | 東芝メモリ株式会社 | メモリシステム、及びメモリシステムの制御方法 |
| US10802562B2 (en) | 2017-03-23 | 2020-10-13 | Toshiba Memory Corporation | Memory system and control method of memory system |
| JP2019106880A (ja) * | 2017-12-08 | 2019-06-27 | ミツミ電機株式会社 | 二次電池保護集積回路、二次電池保護装置及び電池パック |
| JP7025651B2 (ja) | 2017-12-08 | 2022-02-25 | ミツミ電機株式会社 | クランプ回路及び半導体集積回路 |
| CN110797851A (zh) * | 2019-10-11 | 2020-02-14 | 杭州兆鼎科技实业有限公司 | 一种电压钳位电路及其电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2008013724A2 (en) | Improved controller for oring field effect transistor | |
| US4287436A (en) | Electrical circuit for driving an inductive load | |
| CA2204212C (en) | Load actuation circuit with a surge protecting function | |
| US5162749A (en) | Amplifier circuit having a feedback circuit | |
| US7768753B2 (en) | Circuit arrangement for protection against electrostatic discharges and method for diverting electrostatic discharges | |
| JP3678156B2 (ja) | 静電気保護回路 | |
| JP2001045657A (ja) | Ｉｃの入力信号保護回路 | |
| US5764088A (en) | Control circuit for an electronic switch, and a switch constituting an application thereof | |
| EP0442391B1 (en) | Circuit arrangement for protecting an input of an integrated circuit fed from a supply voltage source from overvoltages | |
| EP0316884A2 (en) | Schmitt trigger circuit | |
| US7659775B2 (en) | Output differential stage | |
| US4166964A (en) | Inverting buffer circuit | |
| JP2001128370A (ja) | 電源逆接続保護回路 | |
| JP4887180B2 (ja) | 短絡保護機能付き半導体装置 | |
| JP2000323977A (ja) | 出力回路 | |
| JPH0261820B2 (ja) | ||
| JPH04199569A (ja) | Ｃｍｏｓ入力保護回路 | |
| JPS61290820A (ja) | 論理回路 | |
| JPH01177217A (ja) | 出力回路 | |
| JPH0458612A (ja) | 出力回路 | |
| JPS62284507A (ja) | 保護回路付きプツシユプル増幅器 | |
| JPH02189021A (ja) | 制御回路 | |
| JPH10107604A (ja) | ｎｐｎトランジスタとして構成されたオープンコレクタトランジスタを有する集積回路装置 | |
| JP2001237373A (ja) | 静電保護回路 | |
| JPH0360216A (ja) | 論理回路 |