JPH10107604A - ｎｐｎトランジスタとして構成されたオープンコレクタトランジスタを有する集積回路装置 - Google Patents

ｎｐｎトランジスタとして構成されたオープンコレクタトランジスタを有する集積回路装置

Info

Publication number
JPH10107604A
JPH10107604A JP9161767A JP16176797A JPH10107604A JP H10107604 A JPH10107604 A JP H10107604A JP 9161767 A JP9161767 A JP 9161767A JP 16176797 A JP16176797 A JP 16176797A JP H10107604 A JPH10107604 A JP H10107604A
Authority
JP
Japan
Prior art keywords
collector
transistor
base
control
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9161767A
Other languages
English (en)
Inventor
Anton Dipl Ing Koch
アントン・コツホ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Conti Temic Microelectronic GmbH
Original Assignee
Temic Telefunken Microelectronic GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Temic Telefunken Microelectronic GmbH filed Critical Temic Telefunken Microelectronic GmbH
Publication of JPH10107604A publication Critical patent/JPH10107604A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0826—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in bipolar transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Amplifiers (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 簡単に製造でき、寄生効果を改善したオープ
ンコレクタトランジスタを有する集積回路装置を提供す
る。 【解決手段】 オープンコレクタトランジスタＴ０のコ
レクタは、低コレクタ抵抗ＲＯを介してオープンコレク
タ出力端子Ａに接続され、出力電圧ＵＡの正の電圧値の
際にしゃ断方向に向けられた寄生ダイオードＤを介して
アース端子Ｍに接続される。トランジスタＴ０のエミッ
タは、アース端子Ｍに接続され、そのベースは、ベース
電流源ＱＢに接続される。出力電圧ＵＡの値が負の閾値
電圧値を下回った際にトランジスタＴ０は、ベース電流
ＩＢによって反転導通状態に切換えられ、寄生ダイオー
ドＤがしゃ断方向のままである大きさの電圧ＵＲが、コ
レクタ抵抗ＲＯで生ずる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ｎｐｎトランジス
タとして構成されたオープンコレクタトランジスタを有
し、このトランジスタのコレクタが、回路装置のオープ
ンコレクタ出力端子に接続されており、かつこのトラン
ジスタのエミッタが、回路装置のアース端子に接続され
ており、その際、オープンコレクタ出力端子に出力電圧
が生じる、集積回路装置に関する。
【０００２】
【従来の技術】このような回路装置は、文献、ティーツ
ェ／シェンク：“ハルプライター−シャルトゥングズテ
ヒニク”、シュプリンガー出版、ベルリン、１９７８、
第１６１頁により公知である。ここに記載された回路装
置は、出力段としてｎｐｎトランジスタを有し、このト
ランジスタのエミッタは、アース端子に接続されてお
り、かつこのトランジスタのコレクタは、出力電圧が生
じる回路装置のオープンコレクタ出力端子に接続されて
いる。その際、オープンコレクタ出力端子は、別の回路
装置のオープンコレクタ出力端子に、かつ抵抗を介して
給電電圧を供給する給電端子に接続することができる。
【０００３】文献、ミルマン／グラベル：“マイクロエ
レクトロニクス”、マグロウ−ヒル、ニュー・ヨーク、
１９８８、第１８０頁によれば、集積回路内におけるｎ
ｐｎトランジスタのコレクタ範囲が、ｐドーピングされ
た分離領域によって回路装置の別の回路部分から絶縁す
ることができることが、さらに公知である。この回路装
置の重要な欠点は、次の点にある。すなわちオープンコ
レクタトランジスタのコレクタ範囲及び分離領域は、寄
生ダイオードを形成し、このダイオードは、導通になる
ことができ、したがって寄生電流を流すことができる。
このような寄生効果は、回路装置の破壊又は誤動作に通
じることがある。
【０００４】
【発明が解決しようとする課題】それ故に本発明の課題
は、簡単な手段で製造することができ、かつ寄生効果に
関して改善された特性を有する、特許請求の範囲第１項
の上位概念に記載の回路装置を提供することにある。
【０００５】
【課題を解決するための手段】この課題は、次のように
して解決される。すなわちオープンコレクタトランジス
タのコレクタが、コレクタ抵抗を介して回路装置のオー
プンコレクタ出力端子に、かつ出力電圧の正の電圧値の
際にしゃ断方向に向けられた寄生ダイオードを介して回
路装置のアース端子に接続されており、かつオープンコ
レクタトランジスタを制御するベース電流を発生するた
めに、オープンコレクタトランジスタのベースに接続さ
れたベース電流源が設けられており、その際、出力電圧
の電圧値が負の閾値電圧値を下回った際に、オープンコ
レクタトランジスタが、ベース電流によって反転導通状
態に切換えられ、この反転導通状態において、寄生ダイ
オードがしゃ断方向に向けられたままであるような大き
さの電圧が、コレクタ抵抗において降下する。有利な構
成及び変形は、特許請求の範囲従属請求項から明らかで
ある。
【０００６】本発明によれば、オープンコレクタトラン
ジスタのコレクタは、なるべく低オーム性に構成された
コレクタ抵抗を介して、出力電圧を生じる回路装置のオ
ープンコレクタ出力端子に、かつ寄生ダイオードを介し
て基準電位を生じる回路装置のアース端子に接続されて
いる。その際、寄生ダイオードは、オープンコレクタト
ランジスタのコレクタ範囲、及びこのコレクタ範囲を囲
みかつ回路装置の別の回路部分からオープンコレクタト
ランジスタを分離するために設けられたｐドーピング分
離領域から形成されている。この寄生ダイオードは、出
力電圧の正の値の際にしゃ断方向に向けられており、す
なわちこの寄生ダイオードは、陰極側がオープンコレク
タトランジスタのコレクタに、かつ陽極側が回路装置の
アース端子に接続されている。オープンコレクタトラン
ジスタは、オープンコレクタトランジスタのベースに接
続されたベース電流源から発生されるベース電流によっ
て制御することができる。このオープンコレクタトラン
ジスタは、出力電圧の正の電圧値の際に順方向に、かつ
出力電圧の負の電圧値の際に逆方向に動作させられ、そ
の際、出力電圧の電圧値が負の閾値電圧値を下回った際
に、このオープンコレクタトランジスタは、ベース電流
によって反転導通状態に切換えられ、この反転導通状態
において、この時コレクタ抵抗を通って流れるオープン
コレクタトランジスタのコレクタ電流に基づいて寄生ダ
イオードがしゃ断方向に向けられたままであるような大
きさの電圧が、コレクタ抵抗において降下する。
【０００７】ベース電流源は、なるべくオープンコレク
タトランジスタのベースに接続された制御電流源を有
し、この制御電流源は、制御電流源の切換え入力端子に
加わる切換え信号を介して切換え可能である。オープン
コレクタトランジスタは、オープンコレクタ出力端子の
正の電圧値の際に、制御電流源の切換えによって投入及
びしゃ断可能であり、すなわち低オーム性状態と高オー
ム性状態との間において切換え可能である。
【０００８】回路装置の有利な構成において、ベース電
流源は、第１の制御トランジスタ、及びこの第１の制御
トランジスタのコレクタに接続された第１の不動作電流
源を有する。その際、第１の制御トランジスタ及びオー
プンコレクタトランジスタは、基準電流源としての第１
の不動作電流源とともにカレントミラー装置として配線
されている。ベース電流源は、ベース電流の入力結合の
ために第２の制御トランジスタを有し、この第２の制御
トランジスタのベースは、第１の制御トランジスタのコ
レクタに接続されており、この第２の制御トランジスタ
のエミッタは、第１の制御トランジスタのベースに接続
されており、かつこの第２の制御トランジスタのコレク
タは、給電電圧の加わる回路装置の給電端子に接続され
ている。このベース電流源は、第２の制御トランジスタ
の制御のため、なるべく第３の制御トランジスタを有
し、この第３の制御トランジスタは、第２の制御トラン
ジスタとともにダーリントン段として配線されている。
【０００９】比較器段によって制限信号を発生し、この
制限信号によってベース電流が、コレクタ電流の電流値
が閾値電流値を上回った際に減少可能である。コレクタ
電流は、このようにして閾値より下にある電流値に制限
することができる。なるべく比較器段は、コレクタ抵抗
のそれぞれ１つの端子に接続された２つの比較器入力端
子、及び制限信号を生じる１つの比較器出力端子を有す
る。この制限信号は、比較器段の比較器出力端子に接続
されかつベース電流を制御することができるベース電流
源の制御入力端子に供給される。
【００１０】前記の回路装置は、それ自体に複数の利点
をまとめる： −この回路装置は、わずかな数の回路素子しか持たずか
つそれ故に集積回路内に望ましい価格で集積化可能であ
り、 −この回路装置は、出力電圧の負の電圧値に対して大き
な耐電圧性を有し：オープンコレクタ出力端子における
出力電圧の電圧値は、ダイオード導通電圧よりも大き
く、アース端子に生じる基準電位を下回ってもよく、そ
の際、出力電圧の許容値の幅は、コレクタ抵抗とコレク
タ電流によってあらかじめ与えることができ、 −この回路装置は、コレクタ電流の制限に基づいて高い
短絡耐久性を有し、 −出力電圧の電圧値は、投入されたかつ順方向に動作さ
せられるオープンコレクタトランジスタにおいて小さ
い。
【００１１】
【発明の実施の形態】次に本発明による回路装置を図面
に示した実施例により詳細に説明する。
【００１２】図によれば、オープンコレクタトランジス
タＴ０のコレクタは、電圧ＵＲが降下するコレクタ抵抗
Ｒ０を介して、出力電圧ＵＡが生じる回路装置のオープ
ンコレクタ出力端子Ａに接続されており、オープンコレ
クタトランジスタＴ０のエミッタは、基準電位が生じる
回路装置のアース端子Ｍに接続されており、かつオープ
ンコレクタトランジスタＴ０のベースは、オープンコレ
クタトランジスタＴ０を制御するベース電流ＩＢを供給
するベース電流源ＱＢに接続されている。陰極側がオー
プンコレクタトランジスタＴ０のコレクタに接続されか
つ陽極側がベースに接続されたツェナーダイオードＤＺ
は、高すぎるコレクタエミッタ間電圧からオープンコレ
クタトランジスタＴ０を保護するために使われる。全回
路装置は、集積回路の半導体基板上に集積化されてお
り、その際、図には示されていない別の回路部分も、同
じ半導体基板上に集積化することができる。その際、オ
ープンコレクタトランジスタＴ０のコレクタは、ｐドー
ピングされかつアース端子Ｍに接続された分離領域によ
って囲まれており、かつそれにより別のｎドーピングさ
れた半導体範囲から絶縁されている。その際、オープン
コレクタトランジスタＴ０の分離領域とコレクタ範囲
は、破線で略示された寄生ダイオードＤを形成してい
る。
【００１３】ベース電流源ＱＢは、制御電流源ＱＳ、第
１の不動作電流源ＱＲ１、第１の制御トランジスタＴ
１、第２の制御トランジスタＴ２、第３の制御トランジ
スタＴ３、制限抵抗ＲＢ及びブリーダ抵抗ＲＡを含む。
第１の制御トランジスタＴ１のエミッタは、アース端子
Ｍに接続されており、第１の制御トランジスタＴ１のコ
レクタは、第３の制御トランジスタＴ３のベースに、か
つ第１の不動作電流源ＱＲ１を介して、給電電圧ＵＢが
供給される給電端子Ｖに接続されており、第２及び第３
の制御トランジスタＴ２及びＴ３コレクタは、制限抵抗
ＲＢを介して給電端子Ｖに接続されており、かつ第１の
制御トランジスタＴ１のベースは、第２の制御トランジ
スタＴ２のエミッタに、オープンコレクタトランジスタ
Ｔ０のベースに、かつブリーダ抵抗ＲＡを介してアース
端子Ｍに接続されている。その際、ブリーダ抵抗ＲＡ
は、第１の制御トランジスタＴ１のベースに定義された
電位を設定するために使われ、かつ制限抵抗ＲＢは、第
２の制御トランジスタＴ２を通って流れる電流を制限す
るために使われる。
【００１４】制御電流源ＱＳは、第２の不動作電流源Ｑ
Ｒ２、第３の不動作電流源ＱＲ３、第４の制御トランジ
スタＴ４、第５の制御トランジスタＴ５、第６の制御ト
ランジスタＴ６及びコンデンサＣを含む。その際、第４
の制御トランジスタＴ４のエミッタは、オープンコレク
タトランジスタＴ０のベースに接続されており、第４の
制御トランジスタＴ４のコレクタは、第２の不動作電流
源ＱＲ２を介して給電端子Ｖに接続されており、第４の
制御トランジスタＴ４のベースは、第５及び第６の制御
トランジスタＴ５及びＴ６のコレクタに、コンデンサＣ
を介してベース電流源ＱＢの制御入力端子Ｑ２に、かつ
第３の不動作電流源ＱＲ３を介して給電端子に接続され
ている。第５の制御トランジスタＴ５のベースは、制御
電流源ＱＳを切換える切換え信号として電圧が生じる制
御電流源ＱＳの切換え端子Ｑ１に接続されており、かつ
第６の制御トランジスタＴ６のベースは、同時に制御電
流源ＱＳの制御入力端子を形成しかつ制限信号ＩＧとし
て電流が生じるベース電流源ＱＢの制御入力端子Ｑ２に
接続されている。
【００１５】比較器段Ｋは、両方の比較器抵抗Ｒ１、Ｒ
２、両方の比較器トランジスタＴＫ１、ＴＫ２及び両方
の定電流源ＱＫ１、ＱＫ２を含む。一方の比較器トラン
ジスタＴＫ１のエミッタは、一方の比較器抵抗Ｒ１を介
して比較器段Ｋの一方の比較器入力端子Ｋ１に、かつオ
ープンコレクタトランジスタＴ０のコレクタに接続され
たコレクタ抵抗Ｒ０の端子に接続されており、他方の比
較器トランジスタＴＫ２のエミッタは、他方の比較器抵
抗Ｒ２を介して、オープンコレクタ出力端子Ａに接続さ
れたコレクタ抵抗Ｒ０の別の端子に接続されており、比
較器トランジスタＴＫ１，ＴＫ２のベースは、一方の比
較器トランジスタＴＫ１のコレクタに、かつ一方の定電
流源ＱＫ１を介してアース端子Ｍに接続されており、か
つ他方の比較器トランジスタＴＫ２のコレクタは、ベー
ス電流源ＱＢの制御入力端子Ｑ２に接続された比較器出
力端子Ｋ３に、かつ他方の定電流源ＱＫ２を介してアー
ス端子Ｍに接続されている。それ故に両方の比較器抵抗
Ｒ１、Ｒ２及び両方の比較器トランジスタＴＫ１、ＴＫ
２は、一方の比較器トランジスタＴＫ１のコレクタを基
準電流として一方の定電流源ＱＫ１の電流が生じる基準
電流入力端子ＳＲとしかつ他方の比較器トランジスタＴ
Ｋ２のコレクタをミラー電流ＩＳが生じるミラー電流出
力端子ＳＡとしたカレントミラー装置Ｓを形成してい
る。
【００１６】制御トランジスタＴ１、Ｔ２、Ｔ３、Ｔ
４、Ｔ５、Ｔ６及びオープンコレクタトランジスタＴ０
は、ｎｐｎトランジスタとして、かつ比較器トランジス
タＴＫ１、ＴＫ２は、ｐｎｐトランジスタとして構成さ
れている。それ故にオープンコレクタトランジスタＴ０
は、出力電圧ＵＡの正の電圧の際、すなわちアース端子
Ｍにおける基準電圧に関してオープンコレクタ出力端子
Ａの電位が正である際、順方向に動作させられる。この
オープンコレクタトランジスタは、この時、基準電位に
相当する切換え信号ＵＳの低レベルの際に投入され、か
つ例えば給電電圧ＵＢに相当する切換え信号ＵＳの高レ
ベルの際にしゃ断されている。
【００１７】切換え信号ＵＳの高レベルの際、第５の制
御トランジスタＴ５は、導通しており、かつそれにより
第３の不動作電流源ＱＲ３から供給可能な全電流ＩＲ３
をアース端子に流出する。第４の制御トランジスタＴ４
及び制御電流源ＱＳは、したがってしゃ断されており、
かつそれ故にベース電流ＩＢに貢献しない。しかしなが
ら制御トランジスタＴ１、Ｔ２及びＴ３及びオープンコ
レクタトランジスタＴ０は、カレントミラー装置として
作用し、このカレントミラー装置によって第１の不動作
電流源ＱＲ１の電流ＩＲ１は、オープンコレクタトラン
ジスタＴ０のコレクタ電流ＩＫとしてオープンコレクタ
出力端子Ａに対して鏡像にされるので、ベース電流ＩＢ
は、ゼロに等しくない。ミラー比−オープンコレクタト
ランジスタＴ０のコレクタ電流ＩＫと第１の不動作電流
源ＱＲ１の電流ＩＲ１とからなる比−は、オープンコレ
クタトランジスタＴ０のエミッタ面積と第１の制御トラ
ンジスタＴ１のエミッタ面積とからなる比によって、例
えば２０の値に確定されている。例えば７５μＡの第１
の不動作電流源ＱＲ１の電流ＩＲ１の際、コレクタ電流
ＩＫは、１．５ｍＡである。これは、オープンコレクタ
トランジスタＴ０を通って流れる最小のコレクタ電流Ｉ
Ｋであり、すなわちオープンコレクタトランジスタＴ０
は、しゃ断状態において、完全にはしゃ断されておら
ず、これは、投入状態におけるものより高オーム性の状
態にあるだけである。
【００１８】切換え信号ＵＳの低レベルの際、第５の制
御トランジスタＴ５はしゃ断されているので、第３の不
動作電流源ＱＲ３の電流ＩＲ３は、第４の制御トランジ
スタＴ４のベース供給される。それ故にこれは、導通し
ており、かつしたがって例えばほぼ３ｍＡである第２の
不動作電流源ＱＲ２の電流ＩＲ２をオープンコレクタト
ランジスタＴ０のベースに導き、このオープンコレクタ
トランジスタは、それにより投入され、すなわち低オー
ム性の状態に切換えられる。制御入力端子Ｑ２に、同時
に制限信号ＩＧが供給される場合、第３の電流源ＱＲ３
の電流ＩＲ３の一部は、第６の制御トランジスタＴ６を
介してアース端子Ｍに流出するので、第２の不動作電流
源ＱＲ２から供給される電流ＩＲ２のなお一部だけが、
第４の制御トランジスタＴ４を介してオープンコレクタ
トランジスタＴ０のベースに供給することができ、すな
わちベース電流ＩＢは、かつしたがってコレクタ電流Ｉ
Ｋも、制限信号ＩＧによって制限される。
【００１９】コレクタ抵抗Ｒ０及び比較器抵抗Ｒ１、Ｒ
２の抵抗値は、オープンコレクタトランジスタＴ０のコ
レクタ電流ＩＫが例えば８０ｍＡの閾値電流値に等しい
とき、一方の定電流源ＱＫ１の電流ＩＫ１及び電流ミラ
ー装置Ｓのミラー電流ＩＳが等しいように選定されてい
る。例えば３Ωのコレクタ抵抗Ｒ０の抵抗値の場合、一
方の比較器抵抗Ｒ１は例えば２ｋΩ、かつ他方の比較器
抵抗Ｒ２は１１．６ｋΩである。両方の定電流源ＱＫ
１、ＱＫ２は、わずかな電流を供給するだけであり、こ
の電流は、等しくかつ例えばそれぞれ２５μＡなので、
回路装置は、比較器段Ｋによってわずかな負荷しか受け
ない。コレクタ電流ＩＫの電流値が閾値電流値を上回っ
た際、オープンコレクタ出力端子Ａと一方の比較器トラ
ンジスタＴＫ１のエミッタとの間の電圧降下は、オープ
ンコレクタ出力端子Ａと他方の比較器トランジスタＴＫ
２のエミッタとの間の電圧降下より大きい。したがって
ミラー電流ＩＳも、一方の定電流源ＱＫ１の電流ＩＫ１
より大きい。この時、第２の定電流源ＱＫ２の電流ＩＫ
２を上回るミラー電流ＩＳの成分は、制限信号ＩＧとし
てベース電流源ＱＢの制御入力端子Ｑ２に供給される。
それからコレクタ電流ＩＫは、ベース電流ＩＢの減少に
よって、閾値電流値より下にある電流値に制限される。
その際、コンデンサＣは、それにより回路装置が振動を
励起することを阻止する。
【００２０】オープンコレクタトランジスタＴ０は、出
力電圧ＵＡの負の電圧値の際に逆方向に、すなわち反転
して動作させられる。このオープンコレクタトランジス
タは、ダイオード導通電圧（０．７Ｖ）だけ基準電位よ
り低い負の閾値電圧値を下回る出力電圧ＵＡの電圧値の
際、反転導通状態に切換えられる。コレクタ電流ＩＫ
は、この時、オープンコレクタトランジスタＴ０のコレ
クタからコレクタ抵抗Ｒ０を通ってオープンコレクタ出
力端子Ａに流れるので、オープンコレクタトランジスタ
Ｔ０及び制御トランジスタＴ１、Ｒ２、Ｔ３は、もはや
カレントミラー装置として作用しない。寄生ダイオード
Ｄはしゃ断されているようにするので、コレクタ抵抗Ｒ
０において降下する電圧ＵＲは、オープンコレクタトラ
ンジスタＴ０のコレクタに、アース端子Ｍにおける基準
電位をかつしたがって分離領域における電位をもダイオ
ード導通電圧よりもわずかだけ下回る電位が生じるよう
に大きくなければならない。コレクタ電流ＩＫは、電圧
ＵＲがこれに依存するので、相応して大きく構成しなけ
ればならない。この時、寄生ダイオードＤは、例えば−
１Ｖないし２９Ｖの許容値範囲内にある出力電圧ＵＡの
すべての電圧値に対して、しゃ断方向に向けられてい
る。その際、許容値範囲の最小値は、コレクタ電流ＩＫ
及びコレクタ抵抗値Ｒ０によってあらかじめ与えられ
る。しかしコレクタ抵抗値Ｒ０は、オープンコレクタト
ランジスタＴ０が順方向に導通する際に例えば０．５Ｖ
の最大値を上回らないようにするので、あまりに大きな
値にしてはいけない。それ故にコレクタ電流ＩＫは、十
分に大きなベース電流ＩＢを選定することにより相応し
て大きく構成しなければならない。オープンコレクタト
ランジスタＴ０の電流増幅度は、逆方向動作の際、順方
向動作の際よりも著しく小さい。その結果、例えば−２
００ｍＡのコレクタ電流ＩＫを発生するため、ほぼ２０
ｍＡのベース電流ＩＢが不可欠である。−１Ｖの出力電
圧ＵＡ及び３Ωのコレクタ抵抗Ｒ０の際、この時、オー
プンコレクタトランジスタＴ０のコレクタに−０．４Ｖ
の電位が維持され、すなわち寄生ダイオードＤはしゃ断
されたままである。オープンコレクタトランジスタＴ０
のベースコレクタダイオードは、それに反して導通して
いるので、したがってベースにほぼ０．３Ｖの電位が生
じる第１の制御トランジスタＴ１は、しゃ断されてい
る。それ故に第１の不動作電流源ＱＲ１の全電流は、第
２及び第３の制御トランジスタＴ２、Ｔ３により形成さ
れるダーリントン段に導かれ、かつかつこれにより数倍
だけ増幅される。給電電圧ＵＡから供給され数倍だけほ
ぼ２０ｍＡに増幅されたこの電流は、抵抗ＲＢによって
制限され、かつそれからオープンコレクタトランジスタ
Ｔ０のベースにベース電流ＩＢとして供給される。
【図面の簡単な説明】
【図１】本発明による回路装置の実施例を示す図であ
る。
【符号の説明】
Ａ オープンコレクタ出力端子 Ｄ 寄生ダイオード ＩＢ ベース電流 ＩＧ 制限信号 ＩＫ コレクタ電流 Ｍ アース端子 Ｑ１ 切換え入力端子 Ｑ２ 制御入力端子 ＱＢ ベース電流源 ＱＫ１ 定電流源 ＱＫ２ 定電流源 ＱＲ１ 不動作電流源 ＱＲ２ 不動作電流源 ＱＲ３ 不動作電流源 ＱＳ 制御電流源 Ｒ０ コレクタ抵抗 Ｒ１ 比較器抵抗 Ｒ２ 比較器抵抗 Ｓ カレントミラー装置 ＳＡ ミラー電流出力端子 ＳＲ 基準電流入力端子 Ｔ０ オープンコレクタトランジスタ Ｔ１ 制御トランジスタ Ｔ２ 制御トランジスタ Ｔ３ 制御トランジスタ Ｔ４ 制御トランジスタ Ｔ５ 制御トランジスタ Ｔ６ 制御トランジスタ ＴＫ１ 比較器トランジスタ ＴＫ２ 比較器トランジスタ ＵＡ 出力電圧 ＵＢ 給電電圧 ＵＲ 電圧 ＵＳ 切換え信号 Ｖ 給電端子

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 ｎｐｎトランジスタとして構成されたオ
    ープンコレクタトランジスタ（Ｔ０）を有し、このトラ
    ンジスタのコレクタが、回路装置のオープンコレクタ出
    力端子（Ａ）に接続されており、かつこのトランジスタ
    のエミッタが、回路装置のアース端子（Ｍ）に接続され
    ており、その際、オープンコレクタ出力端子（Ａ）に出
    力電圧（ＵＡ）が生じる、集積回路装置において、 −オープンコレクタトランジスタ（Ｔ０）のコレクタ
    が、コレクタ抵抗（ＲＯ）を介して回路装置のオープン
    コレクタ出力端子（Ａ）に、かつ出力電圧（ＵＡ）の正
    の電圧値の際にしゃ断方向に向けられた寄生ダイオード
    （Ｄ）を介して回路装置のアース端子（Ｍ）に接続され
    ており、かつ −オープンコレクタトランジスタ（Ｔ０）を制御するベ
    ース電流（ＩＢ）を発生するために、オープンコレクタ
    トランジスタ（Ｔ０）のベースに接続されたベース電流
    源（ＱＢ）が設けられており、その際、出力電圧（Ｕ
    Ａ）の電圧値が負の閾値電圧値を下回った際に、オープ
    ンコレクタトランジスタ（Ｔ０）が、ベース電流（Ｉ
    Ｂ）によって反転導通状態に切換えられ、この反転導通
    状態において、寄生ダイオード（Ｄ）がしゃ断方向に向
    けられたままであるような大きさの電圧（ＵＲ）が、コ
    レクタ抵抗（ＲＯ）において降下することを特徴とす
    る、ｎｐｎトランジスタとして構成されたオープンコレ
    クタトランジスタを有する集積回路装置。
  2. 【請求項２】 コレクタ抵抗（ＲＯ）が低オーム性に構
    成されていることを特徴とする、請求項１記載の回路装
    置。
  3. 【請求項３】 ベース電流源（ＱＢ）が、オープンコレ
    クタトランジスタ（Ｔ０）のベースに接続された制御電
    流源（ＱＳ）を有し、この制御電流源が、制御電流源
    （ＱＳ）の切換え入力端子（Ｑ１）に加わる切換え信号
    （ＵＳ）を介して切換え可能であることを特徴とする、
    請求項１又は２記載の回路装置。
  4. 【請求項４】 ベース電流源（ＱＢ）が、第１の不動作
    電流源（ＱＲ１）及び第１の制御トランジスタ（Ｔ１）
    を有し、その際、第１の制御トランジスタ（Ｔ１）のコ
    レクタとベースが、互いに接続されており、第１の制御
    トランジスタ（Ｔ１）のコレクタが、第１の不動作電流
    源（ＱＲ１）に接続されており、第１の制御トランジス
    タ（Ｔ１）のエミッタが、回路装置のアース端子（Ｍ）
    に接続されており、かつ第１の制御トランジスタ（Ｔ
    １）のベースが、オープンコレクタトランジスタ（Ｔ
    ０）のベースに接続されていることを特徴とする、請求
    項１ないし３の１つに記載の回路装置。
  5. 【請求項５】 第１の制御トランジスタ（Ｔ１）のコレ
    クタとベースが、第２の制御トランジスタ（Ｔ２）を介
    して互いに接続されており、その際、第２の制御トラン
    ジスタ（Ｔ２）のベースが、第１の制御トランジスタ
    （Ｔ１）のコレクタに接続されており、第２の制御トラ
    ンジスタ（Ｔ２）のエミッタが、第１の制御トランジス
    タ（Ｔ１）のベースに接続されており、かつ第２の制御
    トランジスタ（Ｔ２）のコレクタが、給電電圧（ＵＢ）
    の加わる回路装置の給電端子（Ｖ）に接続されているこ
    とを特徴とする、請求項４記載の回路装置。
  6. 【請求項６】 第１の制御トランジスタ（Ｔ１）のコレ
    クタと第２の制御トランジスタ（Ｔ２）のベースが、第
    ３の制御トランジスタ（Ｔ３）を介して互いに接続され
    ており、その際、第３の制御トランジスタ（Ｔ３）のベ
    ースが、第１の制御トランジスタ（Ｔ１）のコレクタに
    接続されており、かつ第２の制御トランジスタ（Ｔ２）
    のコレクタが、第３の制御トランジスタ（Ｔ３）のコレ
    クタエミッタ間を介して、第２の制御トランジスタ（Ｔ
    ２）のベースに接続されていることを特徴とする、請求
    項５記載の回路装置。
  7. 【請求項７】 ベース電流源（ＱＢ）が、ベース電流
    （ＩＢ）を減少する制限信号（ＩＧ）のための制御入力
    端子（Ｑ２）を有することを特徴とする、請求項１ない
    し６の１つに記載の回路装置。
  8. 【請求項８】 制限信号（ＩＧ）を発生するために比較
    器段（Ｋ）が設けられており、その際、ベース電流（Ｉ
    Ｂ）が、コレクタ電流（ＩＫ）の電流値が閾値電流値を
    上回った際にオープンコレクタトランジスタ（Ｔ０）の
    コレクタに生じるコレクタ電流（ＩＫ）を制限する制限
    信号（ＩＧ）によって減少可能であることを特徴とす
    る、請求項７記載の回路装置。
  9. 【請求項９】 比較器段（Ｋ）が、コレクタ抵抗（Ｒ
    ０）のそれぞれ１つの端子に接続された２つの比較器入
    力端子（Ｋ１，Ｋ２）、及びベース電流源（ＱＢ）の制
    御入力端子（Ｑ２）に接続されかつ制限信号（ＩＧ）を
    生じる１つの比較器出力端子（Ｋ３）を有することを特
    徴とする、請求項８記載の回路装置。
  10. 【請求項１０】 比較器段（Ｋ）が、２つの比較器抵抗
    （Ｒ１，Ｒ２）、２つの定電流源（ＱＫ１，ＱＫ２）、
    及びカレントミラー装置（Ｓ）として配線された２つの
    比較器トランジスタ（ＴＫ１，ＴＫ２）を有し、これら
    比較器トランジスタのうち一方の比較器トランジスタ
    （ＴＫ１）のコレクタが、カレントミラー装置（Ｓ）の
    基準電流源（ＳＲ）として、かつ他方の比較器トランジ
    スタ（ＴＫ２）のコレクタが、カレントミラー装置
    （Ｓ）のミラー電流出力端子（ＳＡ）として使われ、そ
    の際、比較器トランジスタ（ＴＫ１，ＴＫ２）が、それ
    ぞれ１つの比較器抵抗（Ｒ１，Ｒ２）を介して１つの比
    較器入力端子（Ｋ１，Ｋ２）に接続されており、比較器
    トランジスタ（ＴＫ１，ＴＫ２）のコレクタが、それぞ
    れ１つの定電流源（ＱＫ１，ＱＫ２）に接続されてお
    り、かつカレントミラー装置（Ｓ）のミラー電流出力端
    子（ＳＡ）が、比較器出力端子（Ｋ３）に接続されてい
    ることを特徴とする、請求項９記載の回路装置。
  11. 【請求項１１】 制御電流源（ＱＳ）が、第２の不動作
    電流源（ＱＲ２）、第３の不動作電流源（ＱＲ３）、第
    ４の制御トランジスタ（Ｔ４）、第５の制御トランジス
    タ（Ｔ５）及び第６の制御トランジスタ（Ｔ６）を有
    し、その際、第２の不動作電流源（ＱＲ２）が、第４の
    制御トランジスタ（Ｔ４）のコレクタエミッタ間を介し
    てオープンコレクタトランジスタ（Ｔ０）のベースに接
    続されており、第３の不動作電流源（ＱＲ３）が、第４
    の制御トランジスタ（Ｔ４）のベース及び第５及び第６
    の制御トランジスタ（Ｔ５，Ｔ６）のコレクタに接続さ
    れており、第５の制御トランジスタ（Ｔ５）のベース
    が、制御電流源（ＱＳ）の切換え入力端子（Ｑ１）に接
    続されており、第６の制御トランジスタ（Ｔ６）のベー
    スが、ベース電流源（ＱＢ）の制御入力端子（Ｑ２）に
    接続されており、かつ第５及び第６の制御トランジスタ
    （Ｔ５，Ｔ６）のエミッタが、回路装置のアース端子
    （Ｍ）に接続されていることを特徴とする、請求項１な
    いし１０の１つに記載の回路装置。
JP9161767A 1996-05-22 1997-05-16 ｎｐｎトランジスタとして構成されたオープンコレクタトランジスタを有する集積回路装置 Pending JPH10107604A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19620564.6 1996-05-22
DE19620564A DE19620564C1 (de) 1996-05-22 1996-05-22 Integrierte Schaltungsanordnung mit einem als npn-Transistor ausgebildeten Open-Collector-Transistor

Publications (1)

Publication Number Publication Date
JPH10107604A true JPH10107604A (ja) 1998-04-24

Family

ID=7794983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9161767A Pending JPH10107604A (ja) 1996-05-22 1997-05-16 ｎｐｎトランジスタとして構成されたオープンコレクタトランジスタを有する集積回路装置

Country Status (5)

Country Link
US (1) US5973513A (ja)
EP (1) EP0809360B1 (ja)
JP (1) JPH10107604A (ja)
DE (2) DE19620564C1 (ja)
ES (1) ES2149529T3 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3039905B1 (fr) * 2015-08-07 2019-01-25 STMicroelectronics (Alps) SAS Source de tension

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57121321A (en) * 1981-01-21 1982-07-28 Yamatake Honeywell Co Ltd Open collector output type digital circuit
DE3237141C1 (de) * 1982-10-07 1983-07-28 Danfoss A/S, 6430 Nordborg Steuervorrichtung für einen Schalttransistor
DE3689445T2 (de) * 1985-02-08 1994-07-14 Toshiba Kawasaki Kk Schutzschaltung für einen Bipolartransistor mit isoliertem Gate.
GB2204445B (en) * 1987-03-06 1991-04-24 Texas Instruments Ltd Semiconductor switch
US4965466A (en) * 1989-07-19 1990-10-23 Motorola, Inc. Substrate injection clamp
JPH03270407A (ja) * 1990-03-20 1991-12-02 Fujitsu Ltd 半導体集積回路

Also Published As

Publication number Publication date
EP0809360A2 (de) 1997-11-26
DE59702101D1 (de) 2000-09-07
US5973513A (en) 1999-10-26
EP0809360B1 (de) 2000-08-02
DE19620564C1 (de) 1997-07-10
ES2149529T3 (es) 2000-11-01
EP0809360A3 (de) 1998-07-15

Similar Documents

Publication Publication Date Title
JP3001014B2 (ja) バイアス電圧発生回路
US4406955A (en) Comparator circuit having hysteresis
US3996498A (en) Current limiting circuit and method
EP1181773B1 (en) Overvoltage protection
JPH07212156A (ja) リミッタ回路
US5343165A (en) Amplifier having a symmetrical output characteristic
JPH02222014A (ja) 切り換えできる電流発生器を具えた集積回路
JP2591301B2 (ja) 折れ線特性回路
JPH10107604A (ja) ｎｐｎトランジスタとして構成されたオープンコレクタトランジスタを有する集積回路装置
US4140926A (en) Inverted transistor circuits for monolithic integrated circuit application
JPH077337A (ja) 両極性電圧／電流変換回路
US4764688A (en) Output current darlington transistor driver circuit
EP0504559B1 (en) Clamping circuit
JPH09306193A (ja) サンプルホールド回路
US6559706B2 (en) Mixer circuitry
US5166638A (en) Differential amplifier having output stage quickly brought into inactive condition by a control signal
US5262688A (en) Operational amplifier circuit
US5666076A (en) Negative input voltage comparator
JP3675130B2 (ja) 増幅回路
JP2586601B2 (ja) カレントミラー回路
JP3350669B2 (ja) 半導体出力回路
JPS6031130B2 (ja) サンプル・ホ−ルド回路
JP2891386B2 (ja) ドライバ回路
JP2604497B2 (ja) 複数出力電源回路
JPH11177401A (ja) スイッチ回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060411

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060912