JPH077337A - 両極性電圧／電流変換回路 - Google Patents
両極性電圧／電流変換回路Info
- Publication number
- JPH077337A JPH077337A JP5171176A JP17117693A JPH077337A JP H077337 A JPH077337 A JP H077337A JP 5171176 A JP5171176 A JP 5171176A JP 17117693 A JP17117693 A JP 17117693A JP H077337 A JPH077337 A JP H077337A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- operational amplifier
- transistors
- connection point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 両極性の入力電圧に比例した出力電流を得る
電圧／電流変換回路において、広帯域において歪を生ず
ることなく、出力ダイナミックレンジが広い回路を提供
する。 【構成】 オペアンプＡ、トランジスタＱ１，Ｑ２、抵
抗Ｒによるフィードバック回路により、電圧／電流変換
を行う。このとき、ダイオードＤ１，Ｄ２によってトラ
ンジスタＱ１，Ｑ２を常時オンとなるようにバイアスし
ておく。これにより、オペアンプＡの帯域内で歪が生じ
なくなる。また、トランジスタＱ１，Ｑ２のコレクタ電
流をカレントミラー１，２により負荷に供給するこで、
出力電圧範囲を略電源電圧一杯に取ることが可能にな
る。
電圧／電流変換回路において、広帯域において歪を生ず
ることなく、出力ダイナミックレンジが広い回路を提供
する。 【構成】 オペアンプＡ、トランジスタＱ１，Ｑ２、抵
抗Ｒによるフィードバック回路により、電圧／電流変換
を行う。このとき、ダイオードＤ１，Ｄ２によってトラ
ンジスタＱ１，Ｑ２を常時オンとなるようにバイアスし
ておく。これにより、オペアンプＡの帯域内で歪が生じ
なくなる。また、トランジスタＱ１，Ｑ２のコレクタ電
流をカレントミラー１，２により負荷に供給するこで、
出力電圧範囲を略電源電圧一杯に取ることが可能にな
る。
Description
【０００１】
【産業上の利用分野】本発明は両極性電圧／電流変換回
路に関し、特に入力電圧の正負の極性に応じて出力電流
の極性（方向）も変化する両極性電圧／電流変換回路に
関する。
路に関し、特に入力電圧の正負の極性に応じて出力電流
の極性（方向）も変化する両極性電圧／電流変換回路に
関する。
【０００２】
【従来の技術】この様な両極性電圧／電流変換回路の例
を図２，３に示す。図２は特開昭５３−１０２４３号公
報に開示の回路と実質的に同じものであり、先ず図２の
回路につき説明する。
を図２，３に示す。図２は特開昭５３−１０２４３号公
報に開示の回路と実質的に同じものであり、先ず図２の
回路につき説明する。
【０００３】図２において、入力電圧ＶINは入力抵抗Ｒ
１０を介して演算増幅器（以下、単にオペアンプと称
す）Ａの反転入力となっている。このオペアンプＡの出
力電圧は２つのトランジスタＱ１，Ｑ２のベース共通接
続点へ供給されている。これ等２つのトランジスタＱ
１，Ｑ２は互いに逆極性のバイポーラ素子であり、トラ
ンジスタＱ１はＮＰＮ型，トランジスタＱ２はＰＮＰ型
である。両トランジスタのエミッタ共通接続点の電位は
オペアンプＡの反転入力へフィードバックされている。
１０を介して演算増幅器（以下、単にオペアンプと称
す）Ａの反転入力となっている。このオペアンプＡの出
力電圧は２つのトランジスタＱ１，Ｑ２のベース共通接
続点へ供給されている。これ等２つのトランジスタＱ
１，Ｑ２は互いに逆極性のバイポーラ素子であり、トラ
ンジスタＱ１はＮＰＮ型，トランジスタＱ２はＰＮＰ型
である。両トランジスタのエミッタ共通接続点の電位は
オペアンプＡの反転入力へフィードバックされている。
【０００４】これ等抵抗Ｒ１０，オペアンプＡ，トラン
ジスタＱ１，Ｑ２のフィードバックループにより、入力
電圧ＶINは２つのトランジスタＱ１，Ｑ２の各コレクタ
電流に変換されることになる。
ジスタＱ１，Ｑ２のフィードバックループにより、入力
電圧ＶINは２つのトランジスタＱ１，Ｑ２の各コレクタ
電流に変換されることになる。
【０００５】これ等変換されたコレクタ電流はカレント
ミラー回路１，２によって大きさが等しい電流となって
出力ＯＵＴに接続された負荷へ供給され、電圧／電流変
換がなされるのである。
ミラー回路１，２によって大きさが等しい電流となって
出力ＯＵＴに接続された負荷へ供給され、電圧／電流変
換がなされるのである。
【０００６】尚、カレントミラー回路１はトランジスタ
Ｑ３，Ｑ４からなり、トランジスタＱ３はダイオード接
続されトランジスタＱ１のコレクタと正電源Ｖ+ との間
に接続されている。トランジスタＱ４はトランジスタＱ
３とベース共通接続されると共に、正電源Ｖ+ と出力Ｏ
ＵＴとの間に接続されている。カレントミラー回路２も
同様に、トランジスタＱ５，Ｑ６からなり、トランジス
タＱ５はダイオード接続されてトランジスタＱ２のコレ
クタと負電源Ｖ- との間に接続されている。トランジス
タＱ６はトランジスタＱ５とベース共通接続されると共
に、負電源Ｖ-と出力ＯＵＴとの間に接続されている。
Ｑ３，Ｑ４からなり、トランジスタＱ３はダイオード接
続されトランジスタＱ１のコレクタと正電源Ｖ+ との間
に接続されている。トランジスタＱ４はトランジスタＱ
３とベース共通接続されると共に、正電源Ｖ+ と出力Ｏ
ＵＴとの間に接続されている。カレントミラー回路２も
同様に、トランジスタＱ５，Ｑ６からなり、トランジス
タＱ５はダイオード接続されてトランジスタＱ２のコレ
クタと負電源Ｖ- との間に接続されている。トランジス
タＱ６はトランジスタＱ５とベース共通接続されると共
に、負電源Ｖ-と出力ＯＵＴとの間に接続されている。
【０００７】かかる構成において、入力電圧をＶIN，出
力電流をＩOUT （図の矢印方向である掃き出し方向を正
とする）とすると、ＶIN＞０のときは、オペアンプＡの
出力電圧はＶOP＜０となり、トランジスタＱ２が順バイ
アスとなる。このとき、トランジスタＱ１は逆バイアス
されるからカレントミラー回路１には電流は流れず、 ＩOUT ＝−ＶIN／Ｒ１ となる。
力電流をＩOUT （図の矢印方向である掃き出し方向を正
とする）とすると、ＶIN＞０のときは、オペアンプＡの
出力電圧はＶOP＜０となり、トランジスタＱ２が順バイ
アスとなる。このとき、トランジスタＱ１は逆バイアス
されるからカレントミラー回路１には電流は流れず、 ＩOUT ＝−ＶIN／Ｒ１ となる。
【０００８】ＶIN＜０のときは、ＶOP＞０となり、トラ
ンジスタＱ１は順バイアス、トランジスタＱ２は逆バイ
アスとなり、ＩOUT は掃き出し方向となり、 ＩOUT ＝−ＶIN／Ｒ１ と表わされる。
ンジスタＱ１は順バイアス、トランジスタＱ２は逆バイ
アスとなり、ＩOUT は掃き出し方向となり、 ＩOUT ＝−ＶIN／Ｒ１ と表わされる。
【０００９】ＶIN＝０のときには、ＶOP＝０であり、ト
ランジスタＱ１，Ｑ２は共にカットオフであるので、Ｉ
OUT ＝０となる。すなわち、入力電圧ＶINの全範囲に亘
って 、 ＩOUT ＝−ＶIN／Ｒ１ なる式が成立することになり、両極性の電圧／電流変換
がなされることが判る。
ランジスタＱ１，Ｑ２は共にカットオフであるので、Ｉ
OUT ＝０となる。すなわち、入力電圧ＶINの全範囲に亘
って 、 ＩOUT ＝−ＶIN／Ｒ１ なる式が成立することになり、両極性の電圧／電流変換
がなされることが判る。
【００１０】図３は従来例の他の回路を示す。これ例で
は、出力電流検出用の抵抗Ｒ１を負荷に直列に接続し、
この抵抗Ｒ１の両端に発生する電圧を、オペアンプＡ
１，Ａ２，抵抗Ｒ２〜Ｒ５により形成されるオペアンプ
回路と、入力電圧ＶINとにより制御することにより、出
力電流ＩOUT の制御を行っている。この回路では、Ｒ２
〜Ｒ５が全て等しいとき、 ＩOUT ＝ＶIN／Ｒ１ となり、両極性の電圧／電流変換が可能となる。
は、出力電流検出用の抵抗Ｒ１を負荷に直列に接続し、
この抵抗Ｒ１の両端に発生する電圧を、オペアンプＡ
１，Ａ２，抵抗Ｒ２〜Ｒ５により形成されるオペアンプ
回路と、入力電圧ＶINとにより制御することにより、出
力電流ＩOUT の制御を行っている。この回路では、Ｒ２
〜Ｒ５が全て等しいとき、 ＩOUT ＝ＶIN／Ｒ１ となり、両極性の電圧／電流変換が可能となる。
【００１１】
【発明が解決しようとする課題】図２の回路では、入力
電圧ＶINがゼロクロスするたびに、トランジスタＱ１，
Ｑ２のオンオフ状態が切換わるようになっているので、
オペアンプＡの出力ＶOPは約０．７Ｖから−０．７Ｖ
へ、またその逆へ急速に変化する必要がある。
電圧ＶINがゼロクロスするたびに、トランジスタＱ１，
Ｑ２のオンオフ状態が切換わるようになっているので、
オペアンプＡの出力ＶOPは約０．７Ｖから−０．７Ｖ
へ、またその逆へ急速に変化する必要がある。
【００１２】しかしながら、オペアンプのスルーレート
（通常は１〜１０Ｖ／μｓ）により上記の切換わり速度
は制限され、その結果ゼロクロスするＡＣ信号電圧ＶIN
の電圧／電流変換を行う場合、オペアンプの帯域よりも
はるかに低い（１／１００以下）周波数から出力電流Ｉ
OUT に歪みが生じ、オペアンプの帯域の１／１０程度以
上の周波数では、電圧／電流変換が全く行えないという
欠点がある。
（通常は１〜１０Ｖ／μｓ）により上記の切換わり速度
は制限され、その結果ゼロクロスするＡＣ信号電圧ＶIN
の電圧／電流変換を行う場合、オペアンプの帯域よりも
はるかに低い（１／１００以下）周波数から出力電流Ｉ
OUT に歪みが生じ、オペアンプの帯域の１／１０程度以
上の周波数では、電圧／電流変換が全く行えないという
欠点がある。
【００１３】図３の回路では、ほぼオペアンプの帯域内
の周波数で、ゼロクロスするＡＣ信号電圧ＶINの電圧／
電流変換が可能である。しかしながら、出力ＯＵＴに発
生する電圧は、オペアンプの入出力電圧範囲（通常は
（Ｖ+ −１．５Ｖ）〜（Ｖ- ＋１．５Ｖ）程度）と、電
流検出用抵抗Ｒ１に発生する電圧降下とにより制限され
てしまい、出力ＯＵＴにおける出力電圧範囲が狭くなる
という欠点がある。
の周波数で、ゼロクロスするＡＣ信号電圧ＶINの電圧／
電流変換が可能である。しかしながら、出力ＯＵＴに発
生する電圧は、オペアンプの入出力電圧範囲（通常は
（Ｖ+ −１．５Ｖ）〜（Ｖ- ＋１．５Ｖ）程度）と、電
流検出用抵抗Ｒ１に発生する電圧降下とにより制限され
てしまい、出力ＯＵＴにおける出力電圧範囲が狭くなる
という欠点がある。
【００１４】例えば、現在主流となっている電源電圧５
Ｖ（Ｖ+ ＝２．５Ｖ，Ｖ- ＝−２．５Ｖ）において考え
ると、抵抗Ｒ１は発生する電圧を０Ｖと仮定しても、出
力電圧範囲は−１．０Ｖ〜１．０Ｖとなり、電源電圧近
くまで負荷に電圧を発生させるような使用は不可能であ
る。
Ｖ（Ｖ+ ＝２．５Ｖ，Ｖ- ＝−２．５Ｖ）において考え
ると、抵抗Ｒ１は発生する電圧を０Ｖと仮定しても、出
力電圧範囲は−１．０Ｖ〜１．０Ｖとなり、電源電圧近
くまで負荷に電圧を発生させるような使用は不可能であ
る。
【００１５】実際には、オペアンプの入力オフセット電
圧（数ｍＶ）に起因する電圧／電流変換誤差を小さくす
るめたに、抵抗Ｒ１にはある程度電圧を発生させること
が必要であり、よって出力電圧範囲は更に狭くならざる
を得ない。
圧（数ｍＶ）に起因する電圧／電流変換誤差を小さくす
るめたに、抵抗Ｒ１にはある程度電圧を発生させること
が必要であり、よって出力電圧範囲は更に狭くならざる
を得ない。
【００１６】そこで、本発明はこの様な従来技術の欠点
を解決すべくなされたものであって、その目的とすると
ころは、出力電圧範囲が広くかつ広帯域に亘って歪みが
生じない両極性電圧／電流変換回路を提供することにあ
る。
を解決すべくなされたものであって、その目的とすると
ころは、出力電圧範囲が広くかつ広帯域に亘って歪みが
生じない両極性電圧／電流変換回路を提供することにあ
る。
【００１７】
【課題を解決するための手段】本発明による両極性電圧
／電流変換回路は、定電流バイアスされた２個の直列接
続されたダイオードと、入力電圧が供給されその出力電
圧が前記ダイオードの直列接続点に供給された演算増幅
器と、エミッタが共通接続されベースエミッタ間が前記
２つのダイオードにより夫々バイアスされた互いに逆極
性の２つのトランジスタと、前記エミッタ共通接続点と
基準電位点との間に接続された抵抗と、前記エミッタ共
通接続点の電位を前記入力電圧の電位に等しくすべく前
記演算増幅器の入力部へ前記エミッタ共通接続点の電位
をフィードバックするフィードバックループと、前記２
個のトランジスタの各コレクタ電流と等しい大きさの電
流を負荷へ夫々供給する２個のカレントミラー回路とを
含むことを特徴とする。
／電流変換回路は、定電流バイアスされた２個の直列接
続されたダイオードと、入力電圧が供給されその出力電
圧が前記ダイオードの直列接続点に供給された演算増幅
器と、エミッタが共通接続されベースエミッタ間が前記
２つのダイオードにより夫々バイアスされた互いに逆極
性の２つのトランジスタと、前記エミッタ共通接続点と
基準電位点との間に接続された抵抗と、前記エミッタ共
通接続点の電位を前記入力電圧の電位に等しくすべく前
記演算増幅器の入力部へ前記エミッタ共通接続点の電位
をフィードバックするフィードバックループと、前記２
個のトランジスタの各コレクタ電流と等しい大きさの電
流を負荷へ夫々供給する２個のカレントミラー回路とを
含むことを特徴とする。
【００１８】
【実施例】以下、図面を参照しつつ本発明の実施例につ
いて詳細に説明する。
いて詳細に説明する。
【００１９】図１は本発明の実施例の回路図である。ダ
イオードＤ１，Ｄ２は互いに直列接続されており、定電
流源Ｉ１，Ｉ２によりバイアスされている。入力電圧Ｖ
INはオペアンプＡの非反転入力に印加されており、その
出力電圧はダイオードＤ１，Ｄ２の直列接続点に供給さ
れている。
イオードＤ１，Ｄ２は互いに直列接続されており、定電
流源Ｉ１，Ｉ２によりバイアスされている。入力電圧Ｖ
INはオペアンプＡの非反転入力に印加されており、その
出力電圧はダイオードＤ１，Ｄ２の直列接続点に供給さ
れている。
【００２０】ダイオードＤ１のアノードはＮＰＮトラン
ジスタＱ１のベースに、ダイオードＤ２のカソードはＰ
ＮＰ型トランジスタＱ２のベースに夫々接続されてお
り、両トランジスタＱ１，Ｑ２のエミッタは共通接続さ
れることにより、トランジスタＱ１，Ｑ２の各ベースエ
ミッタ間は各ダイオードＤ１，Ｄ２によりバイアスされ
ることになる。
ジスタＱ１のベースに、ダイオードＤ２のカソードはＰ
ＮＰ型トランジスタＱ２のベースに夫々接続されてお
り、両トランジスタＱ１，Ｑ２のエミッタは共通接続さ
れることにより、トランジスタＱ１，Ｑ２の各ベースエ
ミッタ間は各ダイオードＤ１，Ｄ２によりバイアスされ
ることになる。
【００２１】トランジスタＱ１，Ｑ２のエミッタ共通接
続点とアースとの間には、電圧検出抵抗Ｒが挿入されて
おり、この抵抗Ｒのの両端電圧Ｖ（Ｒ）、すなわちトラ
ンジスタＱ１，Ｑ２のエミッタ共通接続点の電位が、オ
ペアンプＡの反転入力へフィードバックされている。こ
のフィードバックループにより、オペアンプＡの入力電
圧ＶINとトランジスタＱ１，Ｑ２のエミッタ共通接続点
の電位Ｖ（Ｒ）とが等しくなる様制御される。
続点とアースとの間には、電圧検出抵抗Ｒが挿入されて
おり、この抵抗Ｒのの両端電圧Ｖ（Ｒ）、すなわちトラ
ンジスタＱ１，Ｑ２のエミッタ共通接続点の電位が、オ
ペアンプＡの反転入力へフィードバックされている。こ
のフィードバックループにより、オペアンプＡの入力電
圧ＶINとトランジスタＱ１，Ｑ２のエミッタ共通接続点
の電位Ｖ（Ｒ）とが等しくなる様制御される。
【００２２】そして、トランジスタＱ１，Ｑ２の各コレ
クタにはカレントミラー回路１，２が夫々接続されてお
り、これ等２つのカレントミラー回路１，２の各出力電
流が回路出力ＯＵＴとアースとの間の負荷へ供給される
ようになっている。
クタにはカレントミラー回路１，２が夫々接続されてお
り、これ等２つのカレントミラー回路１，２の各出力電
流が回路出力ＯＵＴとアースとの間の負荷へ供給される
ようになっている。
【００２３】カレントミラー回路１及び２の各構成は図
２のそれと同一であってその説明は省略する。
２のそれと同一であってその説明は省略する。
【００２４】次に、この回路の動作について説明する。
入力ＩＮの電圧をＶINとする。ダイオードＤ１，Ｄ２に
より、トランジスタＱ１，Ｑ２のベースエミッタ間は常
に順バイアスされており、入力電圧如何にかかわらず常
にオン状態にある。
入力ＩＮの電圧をＶINとする。ダイオードＤ１，Ｄ２に
より、トランジスタＱ１，Ｑ２のベースエミッタ間は常
に順バイアスされており、入力電圧如何にかかわらず常
にオン状態にある。
【００２５】抵抗Ｒの両端に発生する電圧Ｖ（Ｒ）は、
オペアンプＡによるフィードバックループの働きによっ
て常にＶ（Ｒ）＝ＶINとなる。従って、抵抗Ｒに流れる
電流Ｉ（Ｒ）は、 Ｉ（Ｒ）＝Ｖ（Ｒ）／Ｒ＝ＶIN／Ｒ となる。
オペアンプＡによるフィードバックループの働きによっ
て常にＶ（Ｒ）＝ＶINとなる。従って、抵抗Ｒに流れる
電流Ｉ（Ｒ）は、 Ｉ（Ｒ）＝Ｖ（Ｒ）／Ｒ＝ＶIN／Ｒ となる。
【００２６】電流Ｉ（Ｒ）の経路は、トランジスタＱ
１，Ｑ２のみであり、２つのトランジスタＱ１，Ｑ２の
電流増幅率が十分大きいものとすると、各トランジスタ
Ｑ１，Ｑ２のコレクタ電流ＩC （Ｑ１）とＩC （Ｑ２）
との関係は、 Ｉ（Ｒ）＝ＩC （Ｑ１）−ＩC （Ｑ２） となる。
１，Ｑ２のみであり、２つのトランジスタＱ１，Ｑ２の
電流増幅率が十分大きいものとすると、各トランジスタ
Ｑ１，Ｑ２のコレクタ電流ＩC （Ｑ１）とＩC （Ｑ２）
との関係は、 Ｉ（Ｒ）＝ＩC （Ｑ１）−ＩC （Ｑ２） となる。
【００２７】そして、２つのカレントミラー回路１，２
により、出力電流ＩOUT は、 ＩOUT ＝ＩC （Ｑ１）−ＩC （Ｑ２） となるから（電流の掃き出し方向を正とする）、結局出
力電流は、 ＩOUT ＝ＶIN／Ｒ となる。
により、出力電流ＩOUT は、 ＩOUT ＝ＩC （Ｑ１）−ＩC （Ｑ２） となるから（電流の掃き出し方向を正とする）、結局出
力電流は、 ＩOUT ＝ＶIN／Ｒ となる。
【００２８】図２の従来回路と異なり、入力電圧ＶINの
全ての範囲において、ＩC （Ｑ１）＞０，ＩC （Ｑ２）
＞０であり、ＶINのゼロクロス時に、オペアンプＡの出
力電圧の急速な変化やトランジスタＱ１，Ｑ２のオンオ
フは何等発生しないことになる。そのため、ゼロクロス
するＡＣ信号入力に対しても、オペアンプＡの帯域内で
電圧／電流変換が可能となり、出力電流の歪みはなくな
る。
全ての範囲において、ＩC （Ｑ１）＞０，ＩC （Ｑ２）
＞０であり、ＶINのゼロクロス時に、オペアンプＡの出
力電圧の急速な変化やトランジスタＱ１，Ｑ２のオンオ
フは何等発生しないことになる。そのため、ゼロクロス
するＡＣ信号入力に対しても、オペアンプＡの帯域内で
電圧／電流変換が可能となり、出力電流の歪みはなくな
る。
【００２９】また、出力ＯＵＴの電圧範囲は、正負電源
電圧Ｖ+ ，Ｖ- に対して、Ｖ+ −ＶCESAT 〜Ｖ- ＶCESA
T となり、ほぼ電源電圧一杯まで取ることができ、図３
の回路の欠点はなくなる。尚、ＶCESAT はトランジスタ
の飽和電圧であり、約０．１〜０．２Ｖである。
電圧Ｖ+ ，Ｖ- に対して、Ｖ+ −ＶCESAT 〜Ｖ- ＶCESA
T となり、ほぼ電源電圧一杯まで取ることができ、図３
の回路の欠点はなくなる。尚、ＶCESAT はトランジスタ
の飽和電圧であり、約０．１〜０．２Ｖである。
【００３０】
【発明の効果】以上説明した如く、本発明によれば、電
圧／電流変換回路を形成するオペアンプを含むフィード
バックループ内のトランジスタを常時オン状態になるよ
うにバイアスすることにより、ゼロクロスするＡＣ信号
入力に対して、オペアンプの帯域内で歪みのない電圧／
電流変換が可能になるという効果がある。
圧／電流変換回路を形成するオペアンプを含むフィード
バックループ内のトランジスタを常時オン状態になるよ
うにバイアスすることにより、ゼロクロスするＡＣ信号
入力に対して、オペアンプの帯域内で歪みのない電圧／
電流変換が可能になるという効果がある。
【００３１】また、負荷に直列な電流検出用抵抗を用い
ることがないので、出力電圧範囲を略電源電圧一杯に取
ることができるという効果もある。
ることがないので、出力電圧範囲を略電源電圧一杯に取
ることができるという効果もある。
【図１】本発明の実施例を示す回路図である。
【図２】従来の両極性電圧／電流変換回路の一例を示す
図である。
図である。
【図３】従来の両極性電圧／電流変換回路の他の例を示
す図である。
す図である。
１，２ カレントミラー回路 Ａ オペアンプ Ｄ１，Ｄ２ ダイオード Ｉ１，Ｉ２ 定電流源 Ｑ１，Ｑ２ トランジスタ Ｒ 抵抗
Claims (2)
- 【請求項１】 定電流バイアスされた２個の直列接続さ
れたダイオードと、入力電圧が供給されその出力電圧が
前記ダイオードの直列接続点に供給された演算増幅器
と、エミッタが共通接続されベースエミッタ間が前記２
つのダイオードにより夫々バイアスされた互いに逆極性
の２つのトランジスタと、前記エミッタ共通接続点と基
準電位点との間に接続された抵抗と、前記エミッタ共通
接続点の電位を前記入力電圧の電位に等しくすべく前記
演算増幅器の入力部へ前記エミッタ共通接続点の電位を
フィードバックするフィードバックループと、前記２個
のトランジスタの各コレクタ電流と等しい大きさの電流
を負荷へ夫々供給する２個のカレントミラー回路とを含
むことを特徴とする両極性電圧／電流変換回路。 - 【請求項２】 前記フィードバックループは、前記エミ
ッタ共通接続点の電位を前記演算増幅器の反転入力端子
へフィードバックする手段を有し、前記入力電圧は前記
演算増幅器の非反転入力端子へ供給されていることを特
徴とする請求項１記載の両極性電圧／電流変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5171176A JPH077337A (ja) | 1993-06-16 | 1993-06-16 | 両極性電圧／電流変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5171176A JPH077337A (ja) | 1993-06-16 | 1993-06-16 | 両極性電圧／電流変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH077337A true JPH077337A (ja) | 1995-01-10 |
Family
ID=15918413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5171176A Pending JPH077337A (ja) | 1993-06-16 | 1993-06-16 | 両極性電圧／電流変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH077337A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002057534A (ja) * | 2000-08-09 | 2002-02-22 | Asahi Kasei Microsystems Kk | 増幅回路 |
| US6829354B1 (en) | 2000-10-11 | 2004-12-07 | Intersil Corporation | Biasing arrangement for optimizing DC feed characteristics for subscriber line interface circuit |
| US7075370B2 (en) | 2004-08-03 | 2006-07-11 | Intersil Americas Inc. | CMOS-configured transconductance amplifier circuit |
| JP2010166553A (ja) * | 2008-12-16 | 2010-07-29 | Rohm Co Ltd | 増幅回路、その起動方法、およびそれらを用いたオーディオ再生装置ならびに電子機器 |
| JP2012204942A (ja) * | 2011-03-24 | 2012-10-22 | Akira Fukushima | 音響用プッシュプル増幅装置 |
| JP2017212735A (ja) * | 2016-05-24 | 2017-11-30 | フルークコーポレイションＦｌｕｋｅ Ｃｏｒｐｏｒａｔｉｏｎ | 低い歪みを有するトランスコンダクタンス増幅器 |
| CN109471482A (zh) * | 2018-09-12 | 2019-03-15 | 华中科技大学 | 一种双极性多路隔离输出的高压信号放大系统 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5310243A (en) * | 1976-07-15 | 1978-01-30 | Matsushita Electric Ind Co Ltd | Integrating circuit |
| JPH04369105A (ja) * | 1991-06-17 | 1992-12-21 | Pioneer Electron Corp | 増幅器 |
-
1993
- 1993-06-16 JP JP5171176A patent/JPH077337A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5310243A (en) * | 1976-07-15 | 1978-01-30 | Matsushita Electric Ind Co Ltd | Integrating circuit |
| JPH04369105A (ja) * | 1991-06-17 | 1992-12-21 | Pioneer Electron Corp | 増幅器 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002057534A (ja) * | 2000-08-09 | 2002-02-22 | Asahi Kasei Microsystems Kk | 増幅回路 |
| JP4574813B2 (ja) * | 2000-08-09 | 2010-11-04 | 旭化成エレクトロニクス株式会社 | 増幅回路 |
| US6829354B1 (en) | 2000-10-11 | 2004-12-07 | Intersil Corporation | Biasing arrangement for optimizing DC feed characteristics for subscriber line interface circuit |
| US7075370B2 (en) | 2004-08-03 | 2006-07-11 | Intersil Americas Inc. | CMOS-configured transconductance amplifier circuit |
| JP2010166553A (ja) * | 2008-12-16 | 2010-07-29 | Rohm Co Ltd | 増幅回路、その起動方法、およびそれらを用いたオーディオ再生装置ならびに電子機器 |
| JP2012204942A (ja) * | 2011-03-24 | 2012-10-22 | Akira Fukushima | 音響用プッシュプル増幅装置 |
| JP2017212735A (ja) * | 2016-05-24 | 2017-11-30 | フルークコーポレイションＦｌｕｋｅ Ｃｏｒｐｏｒａｔｉｏｎ | 低い歪みを有するトランスコンダクタンス増幅器 |
| CN109471482A (zh) * | 2018-09-12 | 2019-03-15 | 华中科技大学 | 一种双极性多路隔离输出的高压信号放大系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3979689A (en) | Differential amplifier circuit | |
| JP2730767B2 (ja) | 電圧対電流変換器 | |
| US4053796A (en) | Rectifying circuit | |
| JP3242932B2 (ja) | 温度補償増幅器 | |
| US4533845A (en) | Current limit technique for multiple-emitter vertical power transistor | |
| US4723111A (en) | Amplifier arrangement | |
| JPH077337A (ja) | 両極性電圧／電流変換回路 | |
| JP2542722B2 (ja) | 非対称信号生成回路 | |
| US4347531A (en) | Circuit converting a pair of differential input signals to single-ended output signals | |
| US5157347A (en) | Switching bridge amplifier | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| US6559706B2 (en) | Mixer circuitry | |
| US3989997A (en) | Absolute-value circuit | |
| US5015887A (en) | A-B buffer circuit with TTL compatible output drive | |
| JP2568690B2 (ja) | 定電流回路 | |
| JP2687160B2 (ja) | スイッチ回路 | |
| KR0177997B1 (ko) | 히스테리시스의 크기를 제어할 수 있는 비교기 회로 | |
| SU1220105A1 (ru) | Усилитель мощности | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPS6244574Y2 (ja) | ||
| JPS59207716A (ja) | 自動レベル制御回路 | |
| JPH018027Y2 (ja) | ||
| SU1690172A2 (ru) | Усилитель | |
| JP2596151B2 (ja) | 電圧比較器 | |
| JPS63304706A (ja) | リミタ増幅回路 |