JPS59207716A - 自動レベル制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、テープレコーダの録音信号レベルの制御等に
用いられる自動レベル制御（ＡＬＣ）回路の改良に関す
るもので、特に低電源電圧で動作し、集積回路（ＩＣ）
化に適したＡＬＣ回路に関するものである。

（ロ）従来技術 従来、様々なＡＬＣ回路が提案されているが、第１図は
その一例を示すもので、入力端子（１）に印加された入
力信号は、増幅器（２）で増幅され、出力端子（３）に
導出される。その時、出力端子（３）に得られる出力信
号は、ダイオード（４）により整流され、コンデンサ（
５）と抵抗（６）とから成る平滑回路（７）で平滑され
た後、第１トランジスタ（８）で増幅され、第２トラン
ジスタ（９）のペースに印加される。その為、前記第２
トランジスタ（９）は、ペースに印加される信号に応じ
た導通状態を呈し、入力端子（１）に印加される入力信
号は、前記第２トランジスタ（９）のコレクタ・エミツ
タ路により分流される。前記第２トランジスタ（９）に
よる分流の度合は、増幅器（２）の増幅率、平滑回路（
７）の時定数、第１及び第２トランジスタ（８）及び（
９）の増幅率等によって決まり、それらを適切に設定す
ることにより、増幅器（２）に印加される信号の値を一
定に保ち、それによって出力端子（３）に得られる出力
信号の値を一定に保つことが出来、ＡＬＣが達成される
。

しかしながら、第１図のＡＬＣ回路においては、ダイオ
ード（４）のアノード・カソード間電圧（■ゎ二〇、６
５Ｖ）と第１及び第２トランジスタ（８）及び（９）の
ベース・エミッタ間電圧（Ｖ□＝０．６５Ｖ）との和電
圧が１．９５Ｖと比較的高（なるので、出力端子（３）
に得られる電圧が前記和電圧を越えなければＡＬＣ動作
が行なわれず、特に低電源電圧を使用する機器において
は、前記Ａ　Ｉ、　Ｃ回路を使用することが出来なかっ
た。また、第１図の回路は、直流電圧による悪影響を防
止する為、増幅器の出力端と出力端子との間に出力コン
デンサ（１０）を配置し、該コンデンサ００）の後段か
らＡＬＣ信号を取出しているが、前記コンデンサ００）
の存在はＩＣ化の妨げになるものであり、好ましいもの
ではなかった。

（ハ）発明の目的 本発明は、上述の点に鑑み成されたもので、低電圧で作
動し、ＩＣ化が容易なＡＬＣ回路を提供するものである
。

に）発明の構成 本発明に係るＡＬＣ回路は、増幅器と、該増幅器の出力
信号を増幅する第１差動増幅回路と、前記増幅器の出力
信号と前記第１差動増幅回路の出力信号との差信号を増
幅する第２差動増幅回路と、該第２差動増幅回路の出力
信号を平滑する平滑回路と、該平滑回路の出力信号に応
じて導通し、前記増幅器の入力信号を制御する制御トラ
ンジスタとによって構成される。

（ホ）実施例 第２図は本発明の一実施例を示すもので、（１］）は増
幅されるべき入力信号が印加される入力端子、邸は該入
力端子（１１）に印加された入力信号を増幅する為の増
幅器、０叫ま該増幅器りの出力端に接続された出力端子
、（財）は正入力端に前記増幅器０の出力信号が印加さ
れるとともに、負入力端に自己の出力信号が負帰還され
る第１差動増幅回路、に）は正入力端に該第１差動増幅
回路（財）の出力信号が印加されるとともに、負入力端
に前記増幅器りの出力信号が印加される第２差動増幅回
路、及び０引ま該第２差動増幅回路（財）の出力信号に
応じて導通し、前記増幅器（慢に印加される入力信号を
制御する為の制御トランジスタである。尚、抵抗０η及
び０８１とコンデンサ０１とから成る負帰還回路（イ）
は、第１差動増幅回路０の負帰還路を形成する為に設け
られており、抵抗（２１）とコンデンサ（（財）とから
成る平滑回路中は、制御トランジスタ（１６）のベース
に印加される信号を平滑する為に設けられている。

次に動作を説明する。入力端子（１１）に印加された増
幅されるべき信号は、増幅器りで増幅され出力コンデン
サ（２（イ）を介して出力端子（１３１に導出される。

前記増幅器やは録音前置増幅器であり、出力端子（１３
１に得られる出力信号は後段の主増幅器（図示せず）に
印加される。一方、前記増幅器りの出力端は、第１差動
増幅回路（財）の正入力端にも接続されているので、前
記増幅滞りの出力信号は、前記第１差動増幅回路（財）
で所定倍に増幅される。前記第１差動増幅回路０は、開
放利得が大でありかつ負帰還が施こされているので、前
記第１差動増幅回路０の出力端には、抵抗０７）及び０
８の比で決まる利得で増幅された信号が生じる。前記第
１差動増幅回路０の出力信号は、第２差動増幅回路時の
正入力端に印加され、前記第２差動増幅回路時の負入力
端には前記増幅器りの出力信号が印加されるので、両川
力信号の差が前記第２差動増幅回路に）で増幅され、前
記差が所定値以上になるとき、出力端に出力信号が発生
する。しかして、前記差に応じた出力信号は、平滑回路
□□□で平滑され、平滑された後の出力信号が制御トラ
ンジスタ（１６）のベースに印加されるから、前記制御
トランジスタ（１６）の導通状態が変わり、入力信号の
レベルが制御されてＡＬＣが行なわれる。

第３図は、第２図の回路ブロックの具体例を示すもので
、吋は入力端子（１１）に印加される入力信号を増幅す
る増幅器、（財）はエミッタが共通接続された第１及び
第２ＮＰＮ）ランジスタ（ハ）及び（イ）と、該第１及
び第２ＮＰＮ）ランジスタ（２５）及び（イ）の共通エ
ミッタに接続された定電流源（５）と、前記第１及び第
２ＮＰＮ）ランジスタ（ハ）及び（４）のコレクタ間に
接続された第１及び第２ＰＮＰ）ランジスタ（ハ）及び
翰から成る電流反転回路（７）と、ベースが前配糖１Ｎ
Ｔ’Ｎ）ランジスタ（２５１のコレクタに接続された第
１出力トランジスタＣ３１）と、該第１出力トランジス
タＣ（１）のコレクタと前記第２ＮＰＮ）ランジスタ（
イ）のベースとの間に接続された第１及び第２負帰還抵
抗０７１及び（国とコンデンサ０１とから成る負帰還回
路つとを含む第１差動増幅回路、に）はエミッタが共通
接続された第３及び第４ＮＰＮ）ランジスタ（３２及び
（至）と、該第３及び第４　ＮＰＮ　）ランジスタ（３
２及び（ト）の共通エミッタに接続された定電流源（３
４）と、前記第３及び第４　ＮＰＮ　）ランジスタ（３
２１及び＋３３１のコレクタ間に接続された第３及び第
４ＰＮＰ　トランジスタｃ３９及び弼から成る電流反転
回路（ロ）と、ベースが前記第３ＮＰＮ）ランジスタ０
２のコレクタに接続された第２出力トランジスタ（至）
とを含む第２差動増幅回路、■は前記第２出力トランジ
スタ（至）のコレクタに得られる前記第２差動増幅回路
時の出力信号を平滑する為の抵抗（２１）とコンデンサ
（２２１とから成る平滑回路、Ｃ３！１は前記コンデン
サ（２）の一端に得られる信号に応じて導通する第５Ｎ
ＰＮ）ランジスタ、（イ）は該第５ＮＰＮ）ランジスタ
Ｃ３１のコレクタ電流を反転する為の第５及び第６ＰＮ
Ｐ）ランジスタ（４１）及び（４２から成る電流反転回
路、及び（＋６１はコレクタが入力コンデンサ（４３）
を介して前記増幅器０湯の入力端に、ベースが前記電流
反転回路（９）の出力端に接続され、前記増幅器（＋２
１の入力信号を制御する制御トランジスタである。

尚、第３図において、第２図と同一の回路素子には、同
一の図番が付しである。

入力端子（＋１）に印加された増幅されるべき信号は、
増幅器りで増幅され、出力端子（１３）から後段に伝達
されるとともに、前記増幅器０から第１差動増幅回路（
ロ）の第１　ＮＰＮ　）ランジスタ（ハ）のベースに印
加される。しかして前記第１差動増幅回路（ロ）は、差
動接続された第２ＮＰＮ）ランジスタ（２６）のベース
に負帰還信号が印加され、抵抗（１７）及び０■の比に
よって前記負帰還信号の大きさが定められているので、
第１ＮＰＮ）ランジスタ（ハ）のベースに印加された入
力信号は、前記負帰還信号の大きさで定まる利得で増幅
され、第１出力トランジスタＧ１１１から第２差動増幅
回路０の第３ＮＰＮ）ランジスタ０［Ｆ］のベースに印
加される。前記第１差動増幅回路Ｕの第１　ＮＰＮ　）
ランジスタ（２５）のベースに印加される入力信号を第
４図（イ）のＡに、第１出力トランジスタ０１）のコレ
クタに得られる出力信号を第４図（イ）のＢに示す。尚
、第１差動増幅回路（財）の増幅率は、前記増幅器（＋
２１の利得とその出力信号レベルの設定具合に応じて決
められる。

第２差動増幅回路轡の第３　ＮＰＮ　）ランジスタｎ３
のベースには第１出力トランジスタ０１）からの信号が
印加され、第４　ＮＰＮ　）ランジスタｃ（３）のベー
スには増幅器りの出力信号が印加される。第２出力トラ
ンジスタ（至）のベースは、第３ＮＰＮ）う７ジスタＧ
２１のコレクタに接続されているので、前記第３ＮＰＮ
）ランジスタ０２のベースが第２差動増幅回路轡の正入
力端、前記第４　ＮＰＮ　ｌ−ランジスタ０■のベース
が負入力端となる。また、無信号状態において、第３Ｎ
ＰＮ）ランジスタＯ２がオフ、第４ＮＰＮトランジスタ
（至）がオンとなる様にバイアス電圧が印加されている
。しかして、第３及び第４　ＮＰＮ　）ランジスタｃ３
２及びαりのそれぞれのベースに、第４図（イ）のＡ及
びＢに示される信号が印加され、第３ＮＰＮ）ランジス
タＧ２のベース電圧が前記第４ＮＰＮ）ランジスタ（至
）のベース電圧よりも所定値以上犬となると、前記第３
ＮＰＮ）ランラスタ０乃がオン、前記第４ＮＰＮ）ラン
ジスタ（至）がオフとなり、第２出力トランジスタ弼の
ベース電圧が第４図（ロ）の如くなる。従って、前記第
２出力トランジスタ（至）は、そのベース電圧が低下す
る毎にオンし、前記第２出力トランジスタ（２）がオン
するときに平滑回路［株］のコンデンサ（社）が充電さ
れる。第４図（ハ）は、前記コンデンサ四の端子電圧、
すなわち第５ＮＰＮ）ランジスタＣ３１のベース電圧を
示すものであり、前記コンデンサ（２）の端子電圧に応
じて前記第５ＮＰＮトランジスタｃｌｌの導通度が制御
され、そのコレクタ電流が変化する。そして、前記第５
ＮＰＮ）ランジスタＣ’ｌｌのコレクタ電流が第３電流
反転回路（９）で反転された後、制御トランジスタ（１
６）のベースに供給されるので、前記制御トランジスタ
θ０のコレクタ電流は、そのベースに供給される電流に
応じたものとなり、該電流の値は、入力端子（１１）に
印加される入力信号の大きさに応じたものとなる。従っ
て、増幅器りの入力信号は、略一定のレベルに保たれ、
Ａ　Ｉ、　Ｃが達成される。

（へ）発明の効果 本発明に依れば、ＡＬＣ回路の最低動作電圧な、ｖ１ｗ
＋ｖｃ　　　　中０．８Ｖ（ただし、■□は制御トレ（
ｓａｔ） ランジスタ（Ｉ６１のベース・エミッタ間電圧、ｖｃｖ
（ｓａｔ）は第３電流反転回路（仰の第６ＰＮＰ）ラン
ジスタ（４２のエミッタ・コレクタ間飽和電圧）と極め
て低い値にすることが出来るので、低電圧電源で作動す
るＡ　Ｔ、　Ｃ回路を提供出来るという利点を有する。

また、本発明に係るＡ　Ｉ、　Ｃ回路は、その主回路部
分が差動増幅回路型に構成され、外付ビン数が少い回路
構成と成されているので、ＩＣ化が容易であるという利
点を有する。更に本発明においては、第１差動増幅回路
０の出力信号の正側ビーク近傍で平滑回路（２りのコン
デンサを充電する様に構成されているので、必要な制御
トランジスタ（１０のベース電流を十分に供給すること
が出来、歪率の悪化を防止出来るという利点を有する。

【図面の簡単な説明】

第１図は、従来のＡＬＣ回路を示す回路図、第２図は本
発明の一実施例を示す回路図、第３図はその具体回路例
を示す回路図、及び第４図（イ）（ロ）（ハ）は第３図
の各部の波形を示す回路図である。 主な図番の説明 卸・・・増幅器、　（Ｉ・・・第１差動増幅回路、　時
・・・第２差動増幅回路、　（１６）・・・制御トラン
ジスタ、（イ）・・・負帰還回路、　（η）・・・平滑
回路。

Claims (1)

【特許請求の範囲】
1. （１）増幅器の入力端子に印加される入力信号のレベル
   を一定にする為の自動レベル制御回路であって、前記増
   幅器の出力信号が印加される負帰還型の第１差動増幅回
   路と、該第１差動増幅回路の出力信号と前記増幅器の出
   力信号とが印加され、両川力信号の差に応じた出力信号
   を発生する第２差動増幅回路と、該第２差動増幅回路の
   出力信号を平滑する平滑回路と、該平滑回路の出力信号
   に応じて導通し、前記増幅器の入力信号を制御する制御
   トランジスタとから成る自動レベル制御回路。