JPH057886B2 - - Google Patents
Info
- Publication number
- JPH057886B2 JPH057886B2 JP58081989A JP8198983A JPH057886B2 JP H057886 B2 JPH057886 B2 JP H057886B2 JP 58081989 A JP58081989 A JP 58081989A JP 8198983 A JP8198983 A JP 8198983A JP H057886 B2 JPH057886 B2 JP H057886B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- amplifier
- output signal
- output
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000009499 grossing Methods 0.000 claims description 13
- 239000003990 capacitor Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
- H03G3/301—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers the gain being continuously variable
- H03G3/3015—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers the gain being continuously variable using diodes or transistors
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明は、テープレコーダの録音信号レベルの
制御等に用いられる自動レベル制御（ALC）回
路の改良に関するもので、特に低電源電圧で動作
し、集積回路（IC）化に適したALC回路に関す
るものである。 (ロ) 従来技術 従来、様々なALC回路が提案されているが、
第１図はその一例を示すもので、入力端子１に印
加された入力信号は、増幅器２で増幅され、出力
端子３に導出される。その時、出力端子３に得ら
れる出力信号は、ダイオード４により整流され、
コンデンサ５と抵抗６とから成る平滑回路７で平
滑された後、第１トランジスタ８で増幅され、第
２トランジスタ９のベースに印加される。その
為、前記第２トランジスタ９は、ベースに印加さ
れる信号に応じた導通状態を呈し、入力端子１に
印加される入力信号は、前記第２トランジスタ９
のコレクタ・エミツタ路により分流される。前記
第２トランジスタ９による分流の度合は、増幅器
２の増幅率、平滑回路７の時定数、第１及び第２
トランジスタ８及び９の増幅率等によつて決ま
り、それらを適切に設定することにより、増幅器
２に印加される信号の値を一定に保ち、それによ
つて出力端子３に得られる出力信号の値を一定に
保つことが出来、ALCが達成される。 しかしながら、第１図のALC回路においては、
ダイオード４のアノード・カソード間電圧（VD
＝0.65V）と第１及び第２トランジスタ８及び９
のベース・エミツタ間電圧（VBE＝0.65V）との
和電圧が1.95Vと比較的高くなるので、出力端子
３に得られる電圧が前記和電圧を超えなければ
ALC動作が行なわれず、特に低電源電圧を使用
する機器においては、前記ALC回路を使用する
ことが出来なかつた。また、第１図の回路は、直
流電圧による悪影響を防止する為、増幅器の出力
端と出力端子との間に出力コンデンサ１０を配置
し、該コンデンサ１０の後段からALC信号を取
出しているが、前記コンデンサ１０の存在はIC
化の妨げになるものであり、好ましいものではな
かつた。 (ハ) 発明の目的 本発明は、上述の点に鑑み成されたもので、低
電圧で差動し、IC化が容易なALC回路を提供す
るものである。 (ニ) 発明の構成 本発明に係るALC回路は、増幅器と、該増幅
器の出力信号を増幅する第１差動増幅回路と、前
記増幅器の出力信号と前記第１差動増幅回路の出
力信号と差信号を増幅する第２差動増幅回路と、
該第２差動増幅回路の出力信号を平滑する平滑回
路と、該平滑回路の出力信号に応じて導通し、前
記増幅器の入力信号を制御する制御トランジスタ
とによつて構成される。 (ホ) 実施例 第２図は本発明の一実施例を示すもので、１１
は増幅されるべき入力信号が印加される入力端
子、１２は該入力端子１１に印加された入力信号
を増幅する為の増幅器、１３は該増幅器１２の出
力端に接続された出力端子、１４は正入力端に前
記増幅器１２の出力信号が印加されるとともに、
負入力端に自己の出力信号が負帰還される第１差
動増幅回路、１５は正入力端に該第１差動増幅回
路１４の出力信号が印加されるとともに、負入力
端に前記増幅器１２の出力信号が印加される第２
差動増幅回路、及び１６は該第２差動増幅回路１
４の出力信号に応じて導通し、前記増幅器１２に
印加される入力信号を制御する為の制御トランジ
スタである。尚、抵抗１７及び１８とコンデンサ
１９とから成る負帰還回路２０は、第１差動増幅
回路１４の負帰還路を形成する為に設けられてお
り、抵抗２１とコンデンサ２２とから成る平滑回
路２３は、制御トランジスタ１６のベースに印加
される信号を平滑する為に設けられている。 次に動作を説明する。入力端子１１に印加され
た増幅されるべき信号は、増幅器１２で増幅され
出力コンデンサ２４を介して出力端子１３に導出
される。前記増幅器１２は録音前置増幅器であ
り、出力端子１３に得られる出力信号は後段の主
増幅器（図示せず）に印加される。一方、前記増
幅器１２の出力端は、第１差動増幅回路１４の正
入力端にも接続されているので、前記増幅器１２
の出力信号は、前記第１差動増幅回路１４で所定
倍に増幅される。前記第１差動増幅回路１４は、
開放利得が大でありかつ負帰還が施こされている
ので、前記第１差動増幅回路１４の出力端には、
抵抗１７及び１８の比で決まる利得で増幅された
信号が生じる。前記第１差動増幅回路１４の出力
信号は、第２差動増幅回路１５の正入力端に印加
され、前記第２差動増幅回路１５の負入力端には
前記増幅器１２の出力信号が印加されるので、両
出力信号の差が前記第２差動増幅回路１５で増幅
され、前記差が所定値以上になるとき、出力端に
出力信号が発生する。しかして、前記差に応じた
出力信号は、平滑回路２３で平滑され、平滑され
た後の出力信号が制御トランジスタ１６のベース
に印加されるから、前記制御トランジスタ１６の
導通状態が変わり、入力信号のレベルが制御され
てALCが行なわれる。 第３図は、第２図の回路ブロツクの具体例を示
すもので、１２は入力端子１１に印加される入力
信号を増幅する増幅器、１４はエミツタが共通接
続された第１及び第2NPNトランジスタ２５及び
２６と、該第１及び第2NPNトランジスタ２５及
び２６の共通エミツタに接続された定電流源２７
と、前記第１及び第2NPNトランジスタ２５及び
２６のコレクタ間に接続された第１及び第2PNP
トランジスタ２８及び２９から成る電流反転回路
３０と、ベースが前記第1NPNトランジスタ２５
のコレクタに接続された第１出力トランジスタ３
１と、該第１出力トランジスタ３１のコレクタと
前記第2NPNトランジスタ２６のベースとの間に
接続された第１及び第２負帰還抵抗１７及び１８
とコンデンサ１９とから成る負帰還回路２０とを
含む第１差動増幅回路、１５はエミツタが共通接
続された第３及び第4NPNトランジスタ３２及び
３３と、該第３及び第4NPNトランジスタ３２及
び３３の共通エミツタに接続された定電流源３４
と、前記第３及び第4NPNトランジスタ３２及び
３３のコレクタ間に接続された第３及び第4PNP
トランジスタ３５及び３６から成る電流反転回路
３７と、ベースが前記第3NPNトランジスタ３２
のコレクタに接続された第２出力トランジスタ３
８とを含む第２差動増幅回路、２３は前記第２出
力トランジスタ３８のコレクタに得られる前記第
２差動増幅回路１５の出力信号を平滑する為の抵
抗２１とコンデンサ２２とから成る平滑回路、３
９は前記コンデンサ２２の一端に得られる信号に
応じて導通する第5NPNトランジスタ、４０は該
第5NPNトランジスタ３９のコレクタ電流を反転
する為の第５及び第6PNPトランジスタ４１及び
４２から成る電流反転回路、及び１６はコレクタ
が入力コンデンサ４３を介して前記増幅器１２の
入力端に、ベースが前記電流反転回路４０の出力
端に接続され、前記増幅器１２の入力信号を制御
する制御トランジスタである。尚、第３図におい
て、第２図と同一の回路素子には、同一の図番が
付してある。 入力端子１１に印加された増幅されるべき信号
は、増幅器１２で増幅され、出力端子１３から後
段に伝達されるとともに、前記増幅器１２から第
１差動増幅回路１４の第1NPNトランジスタ２５
のベースに印加される。しかして前記第１差動増
幅回路１４は、差動接続された第2NPNトランジ
スタ２６のベースに負帰還信号が印加され、抵抗
１７及び１８の比によつて前記負帰還信号の大き
さが定められているので、第1NPNトランジスタ
２５のベースに印加された入力信号は、前記負帰
還信号の大きさで定まる利得で増幅され、第１出
力トランジスタ３１から第２差動増幅回路１５の
第3NPNトランジスタ３２のベースに印加され
る。前記第１差動増幅回路１４の第1NPNトラン
ジスタ２５のベースに印加される入力信号を第４
図イのＡに、第１出力トランジスタ３１のコレク
タに得られる出力信号を第４図イのＢに示す。
尚、第１差動増幅回路１４の増幅率は、前記増幅
器１２の利得とその出力信号レベルの設定具合に
応じて決められる。 第２差動増幅回路１５の第3NPNトランジスタ
３２のベースには第１出力トランジスタ３１から
の信号が印加され、第4NPNトランジスタ３３の
ベースには増幅器１２の出力信号が印加される。
第２出力トランジスタ３８のベースは、第3NPN
トランジスタ３２のコレクタに接続されているの
で、前記第3NPNトランジスタ３２のベースが第
２差動増幅回路１５の正入力端、前記第4NPNト
ランジスタ３３のベースが負入力端となる。ま
た、無信号状態において、第3NPNトランジスタ
３２がオフ、第4NPNトランジスタ３３がオンと
なる様にバイアス電圧が印加されている。しかし
て、第３及び第4NPNトランジスタ３２及び３３
のそれぞれのベースに、第４図イのＡ及びＢに示
される信号が印加され、第3NPNトランジスタ３
２のベース電圧が前記第4NPNトランジスタ３３
のベース電圧よりも所定値以上大となると、前記
第3NPNトランジスタ３２がオン、前記第4NPN
トランジスタ３３がオフとなり、第２出力トラン
ジスタ３８のベース電圧が第４図ロの如くなる。
従つて、前記第２出力トランジスタ３８は、その
ベース電圧が低下する毎にオンし、前記第２出力
トランジスタ３８がオンするときに平滑回路２３
のコンデンサ２２が充電される。第４図ハは、前
記コンデンサ２２の端子電圧、すなわち第5NPN
トランジスタ３９のベース電圧を示すものであ
り、前記コンデンサ２２の端子電圧に応じて前記
第5NPNトランジスタ３９の導通度が制御され、
そのコレクタ電流が変化する。そして、前記第
5NPNトランジスタ３９のコレクタ電流が第３電
流反転回路４０で反転された後、制御トランジス
タ１６のベースに供給されるので、前記制御トラ
ンジスタ１６のコレクタ電流は、そのベースに供
給される電流に応じたものとなり、該電流の値
は、入力端子１１に印加される入力信号の大きさ
に応じたものとなる。従つて、増幅器１２の入力
信号は、略一定のレベルに保たれ、ALCが達成
される。 (ヘ) 発明の効果 本発明に依れば、ALC回路の最低動作電圧を、
VBE＋VCE(sat)≒0.8V（ただし、VBEは制御トランジ
スタ１６のベース・エミツタ間電圧、VCE(sat)は第
３電流反転回路４０の第6PNPトランジスタ４２
のエミツタ・コレクタ間飽和電圧）と極めて低い
値にすることが出来るので、低電圧電源で作動す
るALC回路を提供出来るという利点を有する。
また、本発明に係るALC回路は、その主回路部
分が差動増幅回路型に構成され、外付ピン数が少
い回路構成と成されているので、IC化が容易で
あるという利点を有する。更に本発明において
は、第１差動増幅回路１４の出力信号の正側ピー
ク近傍で平滑回路２２のコンデンサを充電する様
に構成されているので、必要な制御トランジスタ
１６のベース電流を十分に供給することが出来、
歪率の悪化を防止出来るという利点を有する。
制御等に用いられる自動レベル制御（ALC）回
路の改良に関するもので、特に低電源電圧で動作
し、集積回路（IC）化に適したALC回路に関す
るものである。 (ロ) 従来技術 従来、様々なALC回路が提案されているが、
第１図はその一例を示すもので、入力端子１に印
加された入力信号は、増幅器２で増幅され、出力
端子３に導出される。その時、出力端子３に得ら
れる出力信号は、ダイオード４により整流され、
コンデンサ５と抵抗６とから成る平滑回路７で平
滑された後、第１トランジスタ８で増幅され、第
２トランジスタ９のベースに印加される。その
為、前記第２トランジスタ９は、ベースに印加さ
れる信号に応じた導通状態を呈し、入力端子１に
印加される入力信号は、前記第２トランジスタ９
のコレクタ・エミツタ路により分流される。前記
第２トランジスタ９による分流の度合は、増幅器
２の増幅率、平滑回路７の時定数、第１及び第２
トランジスタ８及び９の増幅率等によつて決ま
り、それらを適切に設定することにより、増幅器
２に印加される信号の値を一定に保ち、それによ
つて出力端子３に得られる出力信号の値を一定に
保つことが出来、ALCが達成される。 しかしながら、第１図のALC回路においては、
ダイオード４のアノード・カソード間電圧（VD
＝0.65V）と第１及び第２トランジスタ８及び９
のベース・エミツタ間電圧（VBE＝0.65V）との
和電圧が1.95Vと比較的高くなるので、出力端子
３に得られる電圧が前記和電圧を超えなければ
ALC動作が行なわれず、特に低電源電圧を使用
する機器においては、前記ALC回路を使用する
ことが出来なかつた。また、第１図の回路は、直
流電圧による悪影響を防止する為、増幅器の出力
端と出力端子との間に出力コンデンサ１０を配置
し、該コンデンサ１０の後段からALC信号を取
出しているが、前記コンデンサ１０の存在はIC
化の妨げになるものであり、好ましいものではな
かつた。 (ハ) 発明の目的 本発明は、上述の点に鑑み成されたもので、低
電圧で差動し、IC化が容易なALC回路を提供す
るものである。 (ニ) 発明の構成 本発明に係るALC回路は、増幅器と、該増幅
器の出力信号を増幅する第１差動増幅回路と、前
記増幅器の出力信号と前記第１差動増幅回路の出
力信号と差信号を増幅する第２差動増幅回路と、
該第２差動増幅回路の出力信号を平滑する平滑回
路と、該平滑回路の出力信号に応じて導通し、前
記増幅器の入力信号を制御する制御トランジスタ
とによつて構成される。 (ホ) 実施例 第２図は本発明の一実施例を示すもので、１１
は増幅されるべき入力信号が印加される入力端
子、１２は該入力端子１１に印加された入力信号
を増幅する為の増幅器、１３は該増幅器１２の出
力端に接続された出力端子、１４は正入力端に前
記増幅器１２の出力信号が印加されるとともに、
負入力端に自己の出力信号が負帰還される第１差
動増幅回路、１５は正入力端に該第１差動増幅回
路１４の出力信号が印加されるとともに、負入力
端に前記増幅器１２の出力信号が印加される第２
差動増幅回路、及び１６は該第２差動増幅回路１
４の出力信号に応じて導通し、前記増幅器１２に
印加される入力信号を制御する為の制御トランジ
スタである。尚、抵抗１７及び１８とコンデンサ
１９とから成る負帰還回路２０は、第１差動増幅
回路１４の負帰還路を形成する為に設けられてお
り、抵抗２１とコンデンサ２２とから成る平滑回
路２３は、制御トランジスタ１６のベースに印加
される信号を平滑する為に設けられている。 次に動作を説明する。入力端子１１に印加され
た増幅されるべき信号は、増幅器１２で増幅され
出力コンデンサ２４を介して出力端子１３に導出
される。前記増幅器１２は録音前置増幅器であ
り、出力端子１３に得られる出力信号は後段の主
増幅器（図示せず）に印加される。一方、前記増
幅器１２の出力端は、第１差動増幅回路１４の正
入力端にも接続されているので、前記増幅器１２
の出力信号は、前記第１差動増幅回路１４で所定
倍に増幅される。前記第１差動増幅回路１４は、
開放利得が大でありかつ負帰還が施こされている
ので、前記第１差動増幅回路１４の出力端には、
抵抗１７及び１８の比で決まる利得で増幅された
信号が生じる。前記第１差動増幅回路１４の出力
信号は、第２差動増幅回路１５の正入力端に印加
され、前記第２差動増幅回路１５の負入力端には
前記増幅器１２の出力信号が印加されるので、両
出力信号の差が前記第２差動増幅回路１５で増幅
され、前記差が所定値以上になるとき、出力端に
出力信号が発生する。しかして、前記差に応じた
出力信号は、平滑回路２３で平滑され、平滑され
た後の出力信号が制御トランジスタ１６のベース
に印加されるから、前記制御トランジスタ１６の
導通状態が変わり、入力信号のレベルが制御され
てALCが行なわれる。 第３図は、第２図の回路ブロツクの具体例を示
すもので、１２は入力端子１１に印加される入力
信号を増幅する増幅器、１４はエミツタが共通接
続された第１及び第2NPNトランジスタ２５及び
２６と、該第１及び第2NPNトランジスタ２５及
び２６の共通エミツタに接続された定電流源２７
と、前記第１及び第2NPNトランジスタ２５及び
２６のコレクタ間に接続された第１及び第2PNP
トランジスタ２８及び２９から成る電流反転回路
３０と、ベースが前記第1NPNトランジスタ２５
のコレクタに接続された第１出力トランジスタ３
１と、該第１出力トランジスタ３１のコレクタと
前記第2NPNトランジスタ２６のベースとの間に
接続された第１及び第２負帰還抵抗１７及び１８
とコンデンサ１９とから成る負帰還回路２０とを
含む第１差動増幅回路、１５はエミツタが共通接
続された第３及び第4NPNトランジスタ３２及び
３３と、該第３及び第4NPNトランジスタ３２及
び３３の共通エミツタに接続された定電流源３４
と、前記第３及び第4NPNトランジスタ３２及び
３３のコレクタ間に接続された第３及び第4PNP
トランジスタ３５及び３６から成る電流反転回路
３７と、ベースが前記第3NPNトランジスタ３２
のコレクタに接続された第２出力トランジスタ３
８とを含む第２差動増幅回路、２３は前記第２出
力トランジスタ３８のコレクタに得られる前記第
２差動増幅回路１５の出力信号を平滑する為の抵
抗２１とコンデンサ２２とから成る平滑回路、３
９は前記コンデンサ２２の一端に得られる信号に
応じて導通する第5NPNトランジスタ、４０は該
第5NPNトランジスタ３９のコレクタ電流を反転
する為の第５及び第6PNPトランジスタ４１及び
４２から成る電流反転回路、及び１６はコレクタ
が入力コンデンサ４３を介して前記増幅器１２の
入力端に、ベースが前記電流反転回路４０の出力
端に接続され、前記増幅器１２の入力信号を制御
する制御トランジスタである。尚、第３図におい
て、第２図と同一の回路素子には、同一の図番が
付してある。 入力端子１１に印加された増幅されるべき信号
は、増幅器１２で増幅され、出力端子１３から後
段に伝達されるとともに、前記増幅器１２から第
１差動増幅回路１４の第1NPNトランジスタ２５
のベースに印加される。しかして前記第１差動増
幅回路１４は、差動接続された第2NPNトランジ
スタ２６のベースに負帰還信号が印加され、抵抗
１７及び１８の比によつて前記負帰還信号の大き
さが定められているので、第1NPNトランジスタ
２５のベースに印加された入力信号は、前記負帰
還信号の大きさで定まる利得で増幅され、第１出
力トランジスタ３１から第２差動増幅回路１５の
第3NPNトランジスタ３２のベースに印加され
る。前記第１差動増幅回路１４の第1NPNトラン
ジスタ２５のベースに印加される入力信号を第４
図イのＡに、第１出力トランジスタ３１のコレク
タに得られる出力信号を第４図イのＢに示す。
尚、第１差動増幅回路１４の増幅率は、前記増幅
器１２の利得とその出力信号レベルの設定具合に
応じて決められる。 第２差動増幅回路１５の第3NPNトランジスタ
３２のベースには第１出力トランジスタ３１から
の信号が印加され、第4NPNトランジスタ３３の
ベースには増幅器１２の出力信号が印加される。
第２出力トランジスタ３８のベースは、第3NPN
トランジスタ３２のコレクタに接続されているの
で、前記第3NPNトランジスタ３２のベースが第
２差動増幅回路１５の正入力端、前記第4NPNト
ランジスタ３３のベースが負入力端となる。ま
た、無信号状態において、第3NPNトランジスタ
３２がオフ、第4NPNトランジスタ３３がオンと
なる様にバイアス電圧が印加されている。しかし
て、第３及び第4NPNトランジスタ３２及び３３
のそれぞれのベースに、第４図イのＡ及びＢに示
される信号が印加され、第3NPNトランジスタ３
２のベース電圧が前記第4NPNトランジスタ３３
のベース電圧よりも所定値以上大となると、前記
第3NPNトランジスタ３２がオン、前記第4NPN
トランジスタ３３がオフとなり、第２出力トラン
ジスタ３８のベース電圧が第４図ロの如くなる。
従つて、前記第２出力トランジスタ３８は、その
ベース電圧が低下する毎にオンし、前記第２出力
トランジスタ３８がオンするときに平滑回路２３
のコンデンサ２２が充電される。第４図ハは、前
記コンデンサ２２の端子電圧、すなわち第5NPN
トランジスタ３９のベース電圧を示すものであ
り、前記コンデンサ２２の端子電圧に応じて前記
第5NPNトランジスタ３９の導通度が制御され、
そのコレクタ電流が変化する。そして、前記第
5NPNトランジスタ３９のコレクタ電流が第３電
流反転回路４０で反転された後、制御トランジス
タ１６のベースに供給されるので、前記制御トラ
ンジスタ１６のコレクタ電流は、そのベースに供
給される電流に応じたものとなり、該電流の値
は、入力端子１１に印加される入力信号の大きさ
に応じたものとなる。従つて、増幅器１２の入力
信号は、略一定のレベルに保たれ、ALCが達成
される。 (ヘ) 発明の効果 本発明に依れば、ALC回路の最低動作電圧を、
VBE＋VCE(sat)≒0.8V（ただし、VBEは制御トランジ
スタ１６のベース・エミツタ間電圧、VCE(sat)は第
３電流反転回路４０の第6PNPトランジスタ４２
のエミツタ・コレクタ間飽和電圧）と極めて低い
値にすることが出来るので、低電圧電源で作動す
るALC回路を提供出来るという利点を有する。
また、本発明に係るALC回路は、その主回路部
分が差動増幅回路型に構成され、外付ピン数が少
い回路構成と成されているので、IC化が容易で
あるという利点を有する。更に本発明において
は、第１差動増幅回路１４の出力信号の正側ピー
ク近傍で平滑回路２２のコンデンサを充電する様
に構成されているので、必要な制御トランジスタ
１６のベース電流を十分に供給することが出来、
歪率の悪化を防止出来るという利点を有する。
第１図は、従来のALC回路を示す回路図、第
２図は本発明の一実施例を示す回路図、第３図は
その具体回路例を示す回路図、及び第４図イ，
ロ，ハは第３図の各部の波形を示す回路図であ
る。 主な図番の説明、１２……増幅器、１４……第
１差動増幅回路、１５……第２差動増幅回路、１
６……制御トランジスタ、２０……負帰還回路、
２３……平滑回路。
２図は本発明の一実施例を示す回路図、第３図は
その具体回路例を示す回路図、及び第４図イ，
ロ，ハは第３図の各部の波形を示す回路図であ
る。 主な図番の説明、１２……増幅器、１４……第
１差動増幅回路、１５……第２差動増幅回路、１
６……制御トランジスタ、２０……負帰還回路、
２３……平滑回路。
Claims (1)
- １ 増幅器の入力端子に印加される入力信号のレ
ベルを一定にする為の自動レベル制御回路であつ
て、前記増幅器の出力信号が印加される負帰還型
の第１差動増幅回路と、該第１差動増幅回路の出
力信号と前記増幅器の出力信号とが印加され、両
出力信号の差が所定値以上となるとき出力信号を
発生する第２差動増幅回路と、該第２差動増幅回
路の出力信号を平滑する平滑回路と、該平滑回路
の出力信号に応じて導通し、前記増幅器の入力信
号を制御する制御トランジスタとから成り、前記
増幅器の出力端にレベル制御された出力信号を得
ることを特徴とする自動レベル制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8198983A JPS59207716A (ja) | 1983-05-10 | 1983-05-10 | 自動レベル制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8198983A JPS59207716A (ja) | 1983-05-10 | 1983-05-10 | 自動レベル制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59207716A JPS59207716A (ja) | 1984-11-24 |
| JPH057886B2 true JPH057886B2 (ja) | 1993-01-29 |
Family
ID=13761879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8198983A Granted JPS59207716A (ja) | 1983-05-10 | 1983-05-10 | 自動レベル制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59207716A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH062337Y2 (ja) * | 1986-05-13 | 1994-01-19 | 日本電気アイシーマイコンシステム株式会社 | Ａｌｃ回路 |
| JPS63121305A (ja) * | 1986-11-10 | 1988-05-25 | Seikosha Co Ltd | 自動利得制御回路 |
| JPS63141403A (ja) * | 1986-12-03 | 1988-06-13 | Seikosha Co Ltd | 自動利得制御回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5744312A (en) * | 1981-07-15 | 1982-03-12 | Toshiba Corp | Automatic level control circuit |
-
1983
- 1983-05-10 JP JP8198983A patent/JPS59207716A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5744312A (en) * | 1981-07-15 | 1982-03-12 | Toshiba Corp | Automatic level control circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59207716A (ja) | 1984-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4256980A (en) | Electronic switchover circuit | |
| US5196807A (en) | Amplifying circuit | |
| US4723111A (en) | Amplifier arrangement | |
| JPH057886B2 (ja) | ||
| US4546274A (en) | Non-linear integration circuit | |
| JP2698201B2 (ja) | ビデオヘッドアンプ | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH0145766B2 (ja) | ||
| JPH0348683B2 (ja) | ||
| JPH082009B2 (ja) | 増幅回路 | |
| JPS6113403B2 (ja) | ||
| JPS61113305A (ja) | 増幅器 | |
| JPS5827539Y2 (ja) | 音声増幅器 | |
| JP2722769B2 (ja) | 利得制御回路 | |
| JPS5837136Y2 (ja) | 増幅器 | |
| JPS6252489B2 (ja) | ||
| SU1713083A1 (ru) | Выходной каскад усилител мощности | |
| JPH0241931Y2 (ja) | ||
| JPS6115619Y2 (ja) | ||
| JPH073691Y2 (ja) | 分流回路 | |
| JPS5930330B2 (ja) | 自動利得制御回路 | |
| JPH0535606B2 (ja) | ||
| JPH033403B2 (ja) | ||
| JPH0462606B2 (ja) | ||
| JPS6129204A (ja) | 増幅回路 |