JP2623954B2 - 利得可変増幅器 - Google Patents
利得可変増幅器Info
- Publication number
- JP2623954B2 JP2623954B2 JP2288235A JP28823590A JP2623954B2 JP 2623954 B2 JP2623954 B2 JP 2623954B2 JP 2288235 A JP2288235 A JP 2288235A JP 28823590 A JP28823590 A JP 28823590A JP 2623954 B2 JP2623954 B2 JP 2623954B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- terminal
- base
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ この発明は、電源電圧端子に接続されて出力信号の直
流電圧レベルを決定する定電流源と抵抗との直列回路か
らなる電圧源と、コレクタが前記電源電圧端子に接続さ
れベースが前記電圧源における定電流源と抵抗との接続
点、つまり、前記電圧源の電圧出力端に接続されエミッ
タが増幅部の高電位側端子に接続された出力信号の直流
電圧レベル制御用トランジスタと、前記増幅部を構成す
るエミッタ結合型差動増幅器の各トランジスタに対する
正および負の利得制御信号入力端子とを備えた利得可変
増幅器に係り、特に低い電源電圧で駆動する場合に適す
るよう改良した技術に関するものである。
流電圧レベルを決定する定電流源と抵抗との直列回路か
らなる電圧源と、コレクタが前記電源電圧端子に接続さ
れベースが前記電圧源における定電流源と抵抗との接続
点、つまり、前記電圧源の電圧出力端に接続されエミッ
タが増幅部の高電位側端子に接続された出力信号の直流
電圧レベル制御用トランジスタと、前記増幅部を構成す
るエミッタ結合型差動増幅器の各トランジスタに対する
正および負の利得制御信号入力端子とを備えた利得可変
増幅器に係り、特に低い電源電圧で駆動する場合に適す
るよう改良した技術に関するものである。
＜従来の技術＞ 第３図は半導体集積回路で構成された従来の利得可変
増幅器を示す回路図である。
増幅器を示す回路図である。
第３図において、1a,1bは正と負の利得制御信号入力
端子、3,4,8はそれぞれ定電流源、5a,5bは正と負の信号
入力端子、6a,6bは正と負の信号出力端子、７は電源電
圧端子、Q3は直流電圧レベル制御用のトランジスタ、Q4
〜Q10はNP型のトランジスタ、R2〜R6は抵抗である。
端子、3,4,8はそれぞれ定電流源、5a,5bは正と負の信号
入力端子、6a,6bは正と負の信号出力端子、７は電源電
圧端子、Q3は直流電圧レベル制御用のトランジスタ、Q4
〜Q10はNP型のトランジスタ、R2〜R6は抵抗である。
電源電圧端子７に接続された定電流源３と抵抗R1との
直列回路から定電圧源10aが構成されている。また、定
電流源３と抵抗R1との接続点にベースを接続したトラン
ジスタQ10と定電流源８との直列回路からバッファ回路2
0が構成されている。
直列回路から定電圧源10aが構成されている。また、定
電流源３と抵抗R1との接続点にベースを接続したトラン
ジスタQ10と定電流源８との直列回路からバッファ回路2
0が構成されている。
トランジスタQ4,Q5の組、トランジスタQ6,Q7の組、ト
ランジスタQ8,Q9の組がそれぞれエミッタ結合型差動増
幅器を構成しており、これらと抵抗R2〜R5および定電流
源４とから増幅部30を構成している。
ランジスタQ8,Q9の組がそれぞれエミッタ結合型差動増
幅器を構成しており、これらと抵抗R2〜R5および定電流
源４とから増幅部30を構成している。
増幅部30においては、差動の信号入力端子5a,5bに印
加された入力信号VINを増幅し、信号出力端子6a,6bより
出力信号VOUTとして出力する。
加された入力信号VINを増幅し、信号出力端子6a,6bより
出力信号VOUTとして出力する。
この利得可変増幅器の特徴は、利得制御信号入力端子
1a,1bに印加する利得制御信号VGCの電圧レベルを変化さ
せることで、抵抗R2またはR3に流れる電流値を変化させ
て入力信号VINに対する出力信号VOUTの利得を適当に可
変できるようになっている点である。
1a,1bに印加する利得制御信号VGCの電圧レベルを変化さ
せることで、抵抗R2またはR3に流れる電流値を変化させ
て入力信号VINに対する出力信号VOUTの利得を適当に可
変できるようになっている点である。
また、抵抗R6の抵抗値を抵抗R2（R3）の抵抗値の1/2
に設定しておき、抵抗R2またはR3に流れる電流値の変化
に応じて抵抗R6を流れる電流値を変化させることで、直
流電圧レベル制御用トランジスタQ3のベース電圧を変化
させて出力信号VOUTの直流電圧レベルを一定に保つよう
にしてある点である。
に設定しておき、抵抗R2またはR3に流れる電流値の変化
に応じて抵抗R6を流れる電流値を変化させることで、直
流電圧レベル制御用トランジスタQ3のベース電圧を変化
させて出力信号VOUTの直流電圧レベルを一定に保つよう
にしてある点である。
すなわち、利得制御信号VGCのうち正の利得制御信号
入力端子1aに印加される電圧VGC +が、負の利得制御信号
入力端子1bに印加される電圧VGC -よりも高くなると、ト
ランジスタQ5またはQ6のコレクタ電流が増加し、抵抗R2
またはR3での電圧降下が大きくなる。一方、トランジス
タQ4またはQ7のコレクタ電流が減少し、抵抗R6での電圧
降下が小さくなり、その結果として、直流電圧レベル制
御用のトランジスタQ3のベース電圧が高くなる。
入力端子1aに印加される電圧VGC +が、負の利得制御信号
入力端子1bに印加される電圧VGC -よりも高くなると、ト
ランジスタQ5またはQ6のコレクタ電流が増加し、抵抗R2
またはR3での電圧降下が大きくなる。一方、トランジス
タQ4またはQ7のコレクタ電流が減少し、抵抗R6での電圧
降下が小さくなり、その結果として、直流電圧レベル制
御用のトランジスタQ3のベース電圧が高くなる。
このベース電圧の上昇に伴うトランジスタQ3のエミッ
タ電圧の上昇が抵抗R2またはR3での電圧降下を打ち消す
ようにすれば、出力信号VOUTの直流電圧レベルは一定に
保たれる。
タ電圧の上昇が抵抗R2またはR3での電圧降下を打ち消す
ようにすれば、出力信号VOUTの直流電圧レベルは一定に
保たれる。
＜発明が解決しようとする課題＞ 従来の利得可変増幅器では、利得制御信号VGCの調整
による増幅利得の可変にもかかわらず出力信号VOUTの直
流電圧レベルを一定に保つためには、抵抗R6に流れる電
流値がかなり大きく変化することから、トランジスタQ1
0と定電流値８からなるバッファ回路20を設けるととも
に、抵抗R6の抵抗値を抵抗R2（R3）の抵抗値の1/2に設
定してある。
による増幅利得の可変にもかかわらず出力信号VOUTの直
流電圧レベルを一定に保つためには、抵抗R6に流れる電
流値がかなり大きく変化することから、トランジスタQ1
0と定電流値８からなるバッファ回路20を設けるととも
に、抵抗R6の抵抗値を抵抗R2（R3）の抵抗値の1/2に設
定してある。
この場合に、利得調整にかかわらず一定となるべき出
力信号VOUTの直流電圧レベルは、定電圧源10aによって
決定される。定電圧源10aの出力電圧の最大値は、電源
電圧端子７に印加される電源電圧に依存する。
力信号VOUTの直流電圧レベルは、定電圧源10aによって
決定される。定電圧源10aの出力電圧の最大値は、電源
電圧端子７に印加される電源電圧に依存する。
この定電圧源10aと直流電圧レベル制御用のトランジ
スタQ3との間に介在したバッファ回路20と抵抗R6との存
在のために、電源電圧端子７の電源電圧を低くした場合
には、自ずと出力信号VOUTの直流電圧レベルも低くなっ
てしまい、出力信号VOUTのダイナミックレンジを大きく
できなくなるという問題がある。
スタQ3との間に介在したバッファ回路20と抵抗R6との存
在のために、電源電圧端子７の電源電圧を低くした場合
には、自ずと出力信号VOUTの直流電圧レベルも低くなっ
てしまい、出力信号VOUTのダイナミックレンジを大きく
できなくなるという問題がある。
この発明は、上記のような問題点を解消するために創
案されたものであって、電源電圧を低くした場合でも、
比較的大きな出力ダイナミックレンジが得られる利得可
変増幅器を提供することを目的とする。
案されたものであって、電源電圧を低くした場合でも、
比較的大きな出力ダイナミックレンジが得られる利得可
変増幅器を提供することを目的とする。
＜課題を解決するための手段＞ この発明に係る利得可変増幅器は、高電位側端子と接
地側端子とを有し、信号入力端子に入力される入力信号
を、正及び負の利得制御信号端子に入力される利得制御
信号に基づいた利得にて増幅し、信号出力端子に出力信
号として出力する増幅部と、電源電圧端子と電圧出力端
との間に接続される定電流源、及び電圧出力端と接地電
位点との間に接続された抵抗を有し、出力信号の直流電
圧レベルを決定するための電圧源と、コレクタが電源電
圧端子に接続され、ベースが電圧源の電圧出力端に接続
され、エミッタが増幅部の高電位側端子に接続された出
力信号の直流電圧レベル制御用トランジスタと、コレク
タが電源電圧端子に接続され、ベースが正の利得制御端
子に接続される第１のトランジスタ、及びコレクタが電
圧源の電圧出力端に接続され、ベースが負の利得制御端
子に接続され、エミッタが第１のトランジスタのエミッ
タに接続される第２のトランジスタを有する差動増幅器
と、この差動増幅器の第１及び第２のトランジスタのエ
ミッタと接地電位点との間に接続された定電流源とを設
けたものである。
地側端子とを有し、信号入力端子に入力される入力信号
を、正及び負の利得制御信号端子に入力される利得制御
信号に基づいた利得にて増幅し、信号出力端子に出力信
号として出力する増幅部と、電源電圧端子と電圧出力端
との間に接続される定電流源、及び電圧出力端と接地電
位点との間に接続された抵抗を有し、出力信号の直流電
圧レベルを決定するための電圧源と、コレクタが電源電
圧端子に接続され、ベースが電圧源の電圧出力端に接続
され、エミッタが増幅部の高電位側端子に接続された出
力信号の直流電圧レベル制御用トランジスタと、コレク
タが電源電圧端子に接続され、ベースが正の利得制御端
子に接続される第１のトランジスタ、及びコレクタが電
圧源の電圧出力端に接続され、ベースが負の利得制御端
子に接続され、エミッタが第１のトランジスタのエミッ
タに接続される第２のトランジスタを有する差動増幅器
と、この差動増幅器の第１及び第２のトランジスタのエ
ミッタと接地電位点との間に接続された定電流源とを設
けたものである。
［作用］ この発明においては、利得制御信号を受ける差動増幅
器及び定電流源が、利得制御信号に基づいて、電圧源を
構成する定電流源から抵抗に流れる電流をバイパス制御
し、電圧源の電圧出力端に現れる電圧を直接的に変化さ
せ、直流電圧レベル制御用トランジスタのベース電圧を
直接的に変化せしめる。
器及び定電流源が、利得制御信号に基づいて、電圧源を
構成する定電流源から抵抗に流れる電流をバイパス制御
し、電圧源の電圧出力端に現れる電圧を直接的に変化さ
せ、直流電圧レベル制御用トランジスタのベース電圧を
直接的に変化せしめる。
＜実施例＞ 以下、この発明の実施例を図面に基づいて詳細に説明
する。
する。
第１実施例 第１図は、この発明の第１実施例に係る利得可変増幅
器の回路図である。この利得可変増幅器は半導体集積回
路で構成されている。
器の回路図である。この利得可変増幅器は半導体集積回
路で構成されている。
電源電圧端子７と接地電位点（以下、グランドGNDと
称す。）との間に、定電流源３と抵抗R1の直列回路から
なる電圧源10が接続されている。定電流源３と抵抗R1と
の接続点は電圧源10の電圧出力端になる。直流電圧レベ
ル制御用のトランジスタQ3のコレクタは電源電圧端子７
に接続され、ベースは定電流源３と抵抗R1との接続点に
接続され、エミッタは増幅部30の高電位側端子に接続さ
れている。
称す。）との間に、定電流源３と抵抗R1の直列回路から
なる電圧源10が接続されている。定電流源３と抵抗R1と
の接続点は電圧源10の電圧出力端になる。直流電圧レベ
ル制御用のトランジスタQ3のコレクタは電源電圧端子７
に接続され、ベースは定電流源３と抵抗R1との接続点に
接続され、エミッタは増幅部30の高電位側端子に接続さ
れている。
増幅部30は、トランジスタQ4〜Q9と、抵抗R2〜R5と、
定電流源４とからシリーズゲート構成のエミッタ結合型
差動増幅器として構成されている。
定電流源４とからシリーズゲート構成のエミッタ結合型
差動増幅器として構成されている。
トランジスタQ4,Q5はエミッタどうしが共通接続さ
れ、トランジスタQ4のベースは負の利得制御信号入力端
子1bに接続され、トランジスタQ4のコレクタは直接的
に、トランジスタQ5のコレクタは抵抗R2を介してそれぞ
れ、高電位側端子を経て直流電圧レベル制御用のトラン
ジスタQ3のエミッタに接続されている。トランジスタQ
6,Q7はエミッタどうしが共通接続され、トランジスタQ7
のベースは負の利得制御信号入力端子1bに接続され、ト
ランジスタQ7のコレクタは直接的に、トランジスタQ6の
コレクタは抵抗R3を介してそれぞれ、高電位側端子を経
て直流電圧レベル制御用のトランジスタQ3のエミッタに
接続されている。
れ、トランジスタQ4のベースは負の利得制御信号入力端
子1bに接続され、トランジスタQ4のコレクタは直接的
に、トランジスタQ5のコレクタは抵抗R2を介してそれぞ
れ、高電位側端子を経て直流電圧レベル制御用のトラン
ジスタQ3のエミッタに接続されている。トランジスタQ
6,Q7はエミッタどうしが共通接続され、トランジスタQ7
のベースは負の利得制御信号入力端子1bに接続され、ト
ランジスタQ7のコレクタは直接的に、トランジスタQ6の
コレクタは抵抗R3を介してそれぞれ、高電位側端子を経
て直流電圧レベル制御用のトランジスタQ3のエミッタに
接続されている。
トランジスタQ5,Q6のベースどうしが共通接続されて
いるとともに、正の利得制御信号入力端子1aにも接続さ
れている。トランジスタQ5のコレクタは負の信号出力端
子6bに接続され、トランジスタQ6のコレクタは正の信号
出力端子6aに接続されている。
いるとともに、正の利得制御信号入力端子1aにも接続さ
れている。トランジスタQ5のコレクタは負の信号出力端
子6bに接続され、トランジスタQ6のコレクタは正の信号
出力端子6aに接続されている。
トランジスタQ8のコレクタはトランジスタQ4,Q5のエ
ミッタ共通接続点に接続され、ベースは正の信号入力端
子5aに接続され、エミッタは抵抗R4を介して定電流源４
の一端に接続されている。トランジスタQ9のコレクタは
トランジスタQ6,Q7のエミッタ共通接続点に接続され、
ベースは負の信号入力端子5bに接続され、エミッタは抵
抗R5を介して定電流源４の一端に接続されている。定電
流源４の他端はグランドGNDに接続されている。
ミッタ共通接続点に接続され、ベースは正の信号入力端
子5aに接続され、エミッタは抵抗R4を介して定電流源４
の一端に接続されている。トランジスタQ9のコレクタは
トランジスタQ6,Q7のエミッタ共通接続点に接続され、
ベースは負の信号入力端子5bに接続され、エミッタは抵
抗R5を介して定電流源４の一端に接続されている。定電
流源４の他端はグランドGNDに接続されている。
以上の説明範囲までで、従来例（第３図）と異なって
いる構成は、以下の，の点である。
いる構成は、以下の，の点である。
従来例におけるトランジスタQ10と定電流源８とか
らなるバッファ回路20、および、抵抗R6が用いられてお
らず、電圧源10における定電流源３と抵抗R1との接続点
が直流電圧レベル制御用のトランジスタQ3のベースに対
して直結されている。
らなるバッファ回路20、および、抵抗R6が用いられてお
らず、電圧源10における定電流源３と抵抗R1との接続点
が直流電圧レベル制御用のトランジスタQ3のベースに対
して直結されている。
従来例においてはトランジスタQ4,Q7のコレクタが
直流電圧レベル制御用のトランジスタQ3のベースと抵抗
R6との接続点に接続されていたのに対し、この実施例に
おいては、トランジスタQ4,Q7のコレクタは、高電位側
端子を経てトランジスタQ3のエミッタに接続されてい
る。
直流電圧レベル制御用のトランジスタQ3のベースと抵抗
R6との接続点に接続されていたのに対し、この実施例に
おいては、トランジスタQ4,Q7のコレクタは、高電位側
端子を経てトランジスタQ3のエミッタに接続されてい
る。
なお、増幅部30の回路構成は、上記の点を除くと、
従来例と全く同じである。
従来例と全く同じである。
さて、この実施例は、上記の代わりに、次のような
回路構成をとっている。
回路構成をとっている。
第１および第２のトランジスタQ1,Q2で差動増幅回路4
0を構成している。第１のトランジスタQ1と第２のトラ
ンジスタQ2とのエミッタどうしを共通接続してあるとと
もに、第１のトランジスタQ1のベースを正の利得制御信
号入力端子1aに接続し、第２のトランジスタQ2のベース
を負の利得制御信号入力端子1bに接続し、第１のトラン
ジスタQ1のコレクタを電源電圧端子７と定電流源３との
接続点に接続し、第２のトランジスタQ2のコレクタを定
電流源３と抵抗R1との接続点に接続してある。そして、
両トランジスタQ1,Q2のエミッタ共通接続点を定電流源
２の一端に接続し、定電流源２の他端をグランドGNDに
接続してある。
0を構成している。第１のトランジスタQ1と第２のトラ
ンジスタQ2とのエミッタどうしを共通接続してあるとと
もに、第１のトランジスタQ1のベースを正の利得制御信
号入力端子1aに接続し、第２のトランジスタQ2のベース
を負の利得制御信号入力端子1bに接続し、第１のトラン
ジスタQ1のコレクタを電源電圧端子７と定電流源３との
接続点に接続し、第２のトランジスタQ2のコレクタを定
電流源３と抵抗R1との接続点に接続してある。そして、
両トランジスタQ1,Q2のエミッタ共通接続点を定電流源
２の一端に接続し、定電流源２の他端をグランドGNDに
接続してある。
動 作 次に、上記構成の利得可変増幅器の動作を説明する。
利得制御信号VGCのうち正の利得制御信号入力端子1a
に印加される電圧VGC +が、負の利得制御信号入力端子1b
に印加される電圧VGC -よりも高くなると、定電流源２を
流れる電流が一定であることから、第１のトランジスタ
Q1のコレクタ電流が増加し、第２のトランジスタQ2のコ
レクタ電流が減少する。
に印加される電圧VGC +が、負の利得制御信号入力端子1b
に印加される電圧VGC -よりも高くなると、定電流源２を
流れる電流が一定であることから、第１のトランジスタ
Q1のコレクタ電流が増加し、第２のトランジスタQ2のコ
レクタ電流が減少する。
電圧源10の構成要素である定電流源３から流出した電
流は、第２のトランジスタQ2→定電流源２の経路と、抵
抗R1の経路とに分流して流れるが、その和の電流値は一
定である。したがって、上記のように第２のトランジス
タQ2のコレクタ電流が減少すると、抵抗R1に流れる電流
が増加し、抵抗R1の両端電圧、すなわち、電圧源10の電
圧出力端からの出力電圧は上昇し、すなわち直流電圧レ
ベル制御用のトランジスタQ3のベース電圧が上昇する。
流は、第２のトランジスタQ2→定電流源２の経路と、抵
抗R1の経路とに分流して流れるが、その和の電流値は一
定である。したがって、上記のように第２のトランジス
タQ2のコレクタ電流が減少すると、抵抗R1に流れる電流
が増加し、抵抗R1の両端電圧、すなわち、電圧源10の電
圧出力端からの出力電圧は上昇し、すなわち直流電圧レ
ベル制御用のトランジスタQ3のベース電圧が上昇する。
一方、増幅部30においては、VGC +がVGC -よりも高くな
ったとき、トランジスタQ5またはQ6のコレクタ電流が増
加し、抵抗R2またはR3での電圧降下が大きくなる。
ったとき、トランジスタQ5またはQ6のコレクタ電流が増
加し、抵抗R2またはR3での電圧降下が大きくなる。
上記とは逆に、利得制御信号VGCのうち正の利得制御
信号入力端子1aに印加される電圧VGC +が、負の利得制御
信号入力端子1bに印加される電圧VGC -よりも低くなる
と、第２のトランジスタQ2のコレクタ電流が増加するた
め電圧源10における抵抗R1に流れる電流が減少し、直流
電圧レベル制御用のトランジスタQ3のベース電圧が低下
する。増幅部30においては、トランジスタQ5またはQ6の
コレクタ電流が減少し、抵抗R2またはR3での電圧降下が
小さくなる。
信号入力端子1aに印加される電圧VGC +が、負の利得制御
信号入力端子1bに印加される電圧VGC -よりも低くなる
と、第２のトランジスタQ2のコレクタ電流が増加するた
め電圧源10における抵抗R1に流れる電流が減少し、直流
電圧レベル制御用のトランジスタQ3のベース電圧が低下
する。増幅部30においては、トランジスタQ5またはQ6の
コレクタ電流が減少し、抵抗R2またはR3での電圧降下が
小さくなる。
増幅部30における定電流源４の電流値をILとし、定電
流源２の電流値をその1/2であるIL/2に設定するととも
に、直流電圧レベル制御用のトランジスタQ3は別にし
て、トランジスタQ1,Q2,Q4〜Q7として互いにサイズの等
しいものを用いるとすると、正と負の利得制御信号入力
端子1a,1bに印加される電圧VGC +,VGC -の変化に伴う出力
信号VOUTの直流電圧レベルの変化ΔVOUTは、 ΔVOUT＝Δｉ×r0−Δｉ×rL ……（１） と表すことができる。ただし、ここで、 Δi:VGC +,VGC -の変化に伴うトランジスタQ1,Q2,Q4〜Q7
のコレクタ電流の変化分（互いに等しい） r0:抵抗R1の抵抗値 rL:抵抗R2,R3の抵抗値（互いに等しい） 式（１）より、r0＝rLと設定すれば、ΔVOUT＝０とな
り、出力信号VOUTの直流電圧レベルを一定に保つことが
できる。
流源２の電流値をその1/2であるIL/2に設定するととも
に、直流電圧レベル制御用のトランジスタQ3は別にし
て、トランジスタQ1,Q2,Q4〜Q7として互いにサイズの等
しいものを用いるとすると、正と負の利得制御信号入力
端子1a,1bに印加される電圧VGC +,VGC -の変化に伴う出力
信号VOUTの直流電圧レベルの変化ΔVOUTは、 ΔVOUT＝Δｉ×r0−Δｉ×rL ……（１） と表すことができる。ただし、ここで、 Δi:VGC +,VGC -の変化に伴うトランジスタQ1,Q2,Q4〜Q7
のコレクタ電流の変化分（互いに等しい） r0:抵抗R1の抵抗値 rL:抵抗R2,R3の抵抗値（互いに等しい） 式（１）より、r0＝rLと設定すれば、ΔVOUT＝０とな
り、出力信号VOUTの直流電圧レベルを一定に保つことが
できる。
出力信号VOUTの直流電圧レベルを決定するのは電圧源
10における定電流源３と抵抗R1との接続点から直流電圧
レベル制御用のトランジスタQ3のベースに直接的に印加
される電圧である。このトランジスタQ3に対するベース
電圧を、利得制御信号VGCの変化に応じて直接的に変化
させ、このことによって出力信号VOUTの直流電圧レベル
を一定に保っている。
10における定電流源３と抵抗R1との接続点から直流電圧
レベル制御用のトランジスタQ3のベースに直接的に印加
される電圧である。このトランジスタQ3に対するベース
電圧を、利得制御信号VGCの変化に応じて直接的に変化
させ、このことによって出力信号VOUTの直流電圧レベル
を一定に保っている。
この実施例の利得可変増幅器では、従来必要としてい
たバッファ回路20と抵抗R6とを省略することができ、た
とえ、電源電圧端子７に印加される電源電圧が低くなっ
ても、出力信号VOUTのダイナミックレンジは、そのこと
から影響をあまり受けないですむ。
たバッファ回路20と抵抗R6とを省略することができ、た
とえ、電源電圧端子７に印加される電源電圧が低くなっ
ても、出力信号VOUTのダイナミックレンジは、そのこと
から影響をあまり受けないですむ。
第２実施例 第２図に第２実施例に係る利得可変増幅器の回路を示
す。
す。
第１実施例（第１図）と異なっているのは、電圧源10
と直流電圧レベル制御用のトランジスタQ3との間に、バ
ッファ回路50を介在させ、直流電圧レベル制御用トラン
ジスタQ3のベースと電圧源10の定電流源３と抵抗R1との
接続点との接続を、バッファ回路50を介して行わせてい
る点と、電圧源10において、抵抗R1とグランドGNDとの
間にダイオードD1,D2を挿入した点とである。
と直流電圧レベル制御用のトランジスタQ3との間に、バ
ッファ回路50を介在させ、直流電圧レベル制御用トラン
ジスタQ3のベースと電圧源10の定電流源３と抵抗R1との
接続点との接続を、バッファ回路50を介して行わせてい
る点と、電圧源10において、抵抗R1とグランドGNDとの
間にダイオードD1,D2を挿入した点とである。
バッファ回路50は、定電流源９とPNP型のトランジス
タQ11とからなり、定電流源９の一端は電源電圧端子７
に接続され、他端はトランジスタQ11のエミッタに接続
されている。トランジスタQ11のベースは定電流源３と
抵抗R1との接続点に接続され、コレクタはグランドGND
に接続され、エミッタは直流電圧レベル制御用のトラン
ジスタQ3のベースに接続されている。
タQ11とからなり、定電流源９の一端は電源電圧端子７
に接続され、他端はトランジスタQ11のエミッタに接続
されている。トランジスタQ11のベースは定電流源３と
抵抗R1との接続点に接続され、コレクタはグランドGND
に接続され、エミッタは直流電圧レベル制御用のトラン
ジスタQ3のベースに接続されている。
その他の構成は第１実施例と同様であるので、対応ま
たは相当する部分に同一符号を付すにどとめ、説明を省
略する。
たは相当する部分に同一符号を付すにどとめ、説明を省
略する。
利得制御信号VGCのうち正の利得制御信号入力端子1a
に印加される電圧VGC +が、負の利得制御信号入力端子1b
に印加される電圧VGC -よりも高くなると、第２のトラン
ジスタQ2のコレクタ電流が減少し、抵抗R1およびダイオ
ードD1,D2に流れる電流が増加し、電圧源10の電圧出力
端からの出力電圧は上昇するため、トランジスタQ11の
ベース電圧が上昇する。すると、トランジスタQ11のエ
ミッタ電圧が上昇してトランジスタQ3のベース電圧が上
昇するため、出力信号VOUTの直流電圧レベルを一定に保
つことができる。
に印加される電圧VGC +が、負の利得制御信号入力端子1b
に印加される電圧VGC -よりも高くなると、第２のトラン
ジスタQ2のコレクタ電流が減少し、抵抗R1およびダイオ
ードD1,D2に流れる電流が増加し、電圧源10の電圧出力
端からの出力電圧は上昇するため、トランジスタQ11の
ベース電圧が上昇する。すると、トランジスタQ11のエ
ミッタ電圧が上昇してトランジスタQ3のベース電圧が上
昇するため、出力信号VOUTの直流電圧レベルを一定に保
つことができる。
上記とは逆に、利得制御信号VGCのうち正の利得制御
信号入力端子1aに印加される電圧VGC +が、負の利得制御
信号入力端子1bに印加される電圧VGC -よりも低くなる
と、第２のトランジスタQ2のコレクタ電流が増加し、ト
ランジスタQ11のベース電圧が降下するため、トランジ
スタQ11のエミッタ電圧が降下してトランジスタQ3のベ
ース電圧が降下し、その結果、出力信号VOUTの直流電圧
レベルを一定に保つ。
信号入力端子1aに印加される電圧VGC +が、負の利得制御
信号入力端子1bに印加される電圧VGC -よりも低くなる
と、第２のトランジスタQ2のコレクタ電流が増加し、ト
ランジスタQ11のベース電圧が降下するため、トランジ
スタQ11のエミッタ電圧が降下してトランジスタQ3のベ
ース電圧が降下し、その結果、出力信号VOUTの直流電圧
レベルを一定に保つ。
また、このとき、ダイオードD1,D2の介在により抵抗R
1での電圧降下を小さくして抵抗R1での電力消費を抑制
することができる。
1での電圧降下を小さくして抵抗R1での電力消費を抑制
することができる。
このバッファ回路50の出力は、トランジスタQ3のベー
スに接続され、この回路では、トランジスタQ3のベース
電流が小さく一定であるため、従来例のように、NPN型
トランジスタを使う必要がない。そのため、電源電圧か
らNPN型トランジスタのベース・エミッタ間電圧分の低
下がなくなり、バッファ回路50を設けたことによる出力
電圧のダイナミックレンジへの影響はない。
スに接続され、この回路では、トランジスタQ3のベース
電流が小さく一定であるため、従来例のように、NPN型
トランジスタを使う必要がない。そのため、電源電圧か
らNPN型トランジスタのベース・エミッタ間電圧分の低
下がなくなり、バッファ回路50を設けたことによる出力
電圧のダイナミックレンジへの影響はない。
＜発明の効果＞ 以上説明したように、この発明によれば、出力信号の
直流電圧レベルを決定する電圧源の電圧（定電流源と抵
抗との接続点電圧）を、利得制御電圧に応じて直接的に
変化させるように構成することにより、出力信号の直流
電圧レベルを一定に保つように構成したので、従来必要
としていたNPN型トランジスタを用いたバッファ回路を
省略することが可能となり、電源電圧端子に印加される
電源電圧が低い場合の出力信号のダイナミックレンジの
狭まりの程度を小さく抑えることができる。
直流電圧レベルを決定する電圧源の電圧（定電流源と抵
抗との接続点電圧）を、利得制御電圧に応じて直接的に
変化させるように構成することにより、出力信号の直流
電圧レベルを一定に保つように構成したので、従来必要
としていたNPN型トランジスタを用いたバッファ回路を
省略することが可能となり、電源電圧端子に印加される
電源電圧が低い場合の出力信号のダイナミックレンジの
狭まりの程度を小さく抑えることができる。
そして、この発明によれば、各エミッタが共通接続さ
れかつ定電流源を介して接地されるとともに各ベースが
それぞれ正と負の利得制御信号入力端子に接続された第
１および第２のトランジスタからなる差動増幅器におけ
る第１のトランジスタのコレクタを電源電圧端子に接続
し、かつ、第２のトランジスタのコレクタを電圧源にお
ける定電流源を介して電源電圧端子に接続し、正と負の
利得制御信号入力端子に入力される利得制御信号に応じ
て第２のトランジスタのコレクタに流れる電流を変化さ
せて電圧源における抵抗に流れる電流を変化させ、電圧
源における抵抗の両端電圧を変化させて出力信号の直流
電圧レベルを一定に保つようにしたので、電源電圧端子
に印加される電源電圧が、例え変動したとしても、出力
信号の直流電圧レベルを一定値に保てるものである。
れかつ定電流源を介して接地されるとともに各ベースが
それぞれ正と負の利得制御信号入力端子に接続された第
１および第２のトランジスタからなる差動増幅器におけ
る第１のトランジスタのコレクタを電源電圧端子に接続
し、かつ、第２のトランジスタのコレクタを電圧源にお
ける定電流源を介して電源電圧端子に接続し、正と負の
利得制御信号入力端子に入力される利得制御信号に応じ
て第２のトランジスタのコレクタに流れる電流を変化さ
せて電圧源における抵抗に流れる電流を変化させ、電圧
源における抵抗の両端電圧を変化させて出力信号の直流
電圧レベルを一定に保つようにしたので、電源電圧端子
に印加される電源電圧が、例え変動したとしても、出力
信号の直流電圧レベルを一定値に保てるものである。
第１図はこの発明の第１実施例に係る利得可変増幅器の
回路図である。第２図は第２実施例に係る利得可変増幅
器の回路図である。第３図は従来例に係る利得可変増幅
器の回路図である。 図における符号1aは正の利得制御信号入力端子、1bは負
の利得制御信号入力端子、２〜４は定電流源、5a,5bは
信号入力端子、6a,6bは信号出力端子、７は電源電圧端
子、10は電圧源、30は増幅部、40は差動増幅回路、Q1は
第１のトランジスタ、Q2は第２のトランジスタ、Q3は直
流電圧レベル制御用のトランジスタ、Q4〜Q11はトラン
ジスタ、R1〜R3は抵抗、VINは入力信号、VGCは利得制御
信号、VOUTは出力信号である。 なお、図中の同一符号は、互いに同一もしくは相当する
部分を示している。
回路図である。第２図は第２実施例に係る利得可変増幅
器の回路図である。第３図は従来例に係る利得可変増幅
器の回路図である。 図における符号1aは正の利得制御信号入力端子、1bは負
の利得制御信号入力端子、２〜４は定電流源、5a,5bは
信号入力端子、6a,6bは信号出力端子、７は電源電圧端
子、10は電圧源、30は増幅部、40は差動増幅回路、Q1は
第１のトランジスタ、Q2は第２のトランジスタ、Q3は直
流電圧レベル制御用のトランジスタ、Q4〜Q11はトラン
ジスタ、R1〜R3は抵抗、VINは入力信号、VGCは利得制御
信号、VOUTは出力信号である。 なお、図中の同一符号は、互いに同一もしくは相当する
部分を示している。
Claims (4)
- 【請求項１】高電位側端子と接地側端子とを有し、信号
入力端子に入力される入力信号を、正及び負の利得制御
信号端子に入力される利得制御信号に基づいた利得にて
増幅し、信号出力端子に出力信号として出力する増幅部
と、 電源電圧端子と電圧出力端との間に接続される定電流
源、及び前記電圧出力端と接地電位点との間に接続され
た抵抗を有し、前記出力信号の直流電圧レベルを決定す
るための電圧源と、 コレクタが前記電源電圧端子に接続され、ベースが前記
電圧源の電圧出力端に接続され、エミッタが前記増幅部
の高電位側端子に接続された前記出力信号の直流電圧レ
ベル制御用トランジスタと、 コレクタが前記電源電圧端子に接続され、ベースが前記
正の利得制御端子に接続される第１のトランジスタ、及
びコレクタが前記電圧源の電圧出力端に接続され、ベー
スが前記負の利得制御端子に接続され、エミッタが前記
第１のトランジスタのエミッタに接続される第２のトラ
ンジスタを有する差動増幅器と、 この差動増幅器の第１及び第２のトランジスタのエミッ
タと接地電位点との間に接続された定電流源とを備えた
利得可変増幅器。 - 【請求項２】前記直流電圧レベル制御用トランジスタの
ベースと前記電圧源の電圧出力端との接続は、前記直流
電圧レベル制御用トランジスタのベースが前記電圧源の
電圧出力端に直結されていることを特徴とする特許請求
の範囲第１項記載の利得可変増幅器。 - 【請求項３】一端が前記電源電圧端子に接続される定電
流源と、この定電流源の他端及び前記直流電圧レベル制
御用トランジスタのベースにエミッタが接続され、ベー
スが前記電圧源の電圧出力端に接続され、コレクタが接
地電位点に接続されたトランジスタとを有するバッフア
回路を備え、 前記直流電圧レベル制御用トランジスタのベースと前記
電圧源の電圧出力端との接続が、前記バッファ回路を介
して行われていることを特徴とする特許請求の範囲第１
項記載の利得可変増幅器。 - 【請求項４】前記電圧源は、前記電圧出力端と接地電位
点との間に、前記抵抗と直列に接続されるダイオードを
備えていることを特徴とする特許請求の範囲第３項記載
の利得可変増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2288235A JP2623954B2 (ja) | 1990-10-24 | 1990-10-24 | 利得可変増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2288235A JP2623954B2 (ja) | 1990-10-24 | 1990-10-24 | 利得可変増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04160810A JPH04160810A (ja) | 1992-06-04 |
| JP2623954B2 true JP2623954B2 (ja) | 1997-06-25 |
Family
ID=17727582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2288235A Expired - Lifetime JP2623954B2 (ja) | 1990-10-24 | 1990-10-24 | 利得可変増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2623954B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100506351B1 (ko) | 2002-12-10 | 2005-08-05 | 한국전자통신연구원 | 가변 이득 증폭기 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01106609A (ja) * | 1987-10-20 | 1989-04-24 | Fuji Photo Film Co Ltd | 利得制御回路 |
| JPH0744410B2 (ja) * | 1987-11-10 | 1995-05-15 | 三菱電機株式会社 | 利得制御回路 |
-
1990
- 1990-10-24 JP JP2288235A patent/JP2623954B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04160810A (ja) | 1992-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3697679B2 (ja) | 安定化電源回路 | |
| US5162751A (en) | Amplifier arrangement | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0626287B2 (ja) | 増幅装置 | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH0618300B2 (ja) | ダ−リントントランジスタ装置 | |
| JP3318161B2 (ja) | 低電圧動作型増幅装置、および、それを用いた光ピックアップ | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| US5014019A (en) | Amplifier circuit operable at low power source voltage | |
| JPS5915124Y2 (ja) | 電力増幅回路 | |
| JPH0352031Y2 (ja) | ||
| JP3349334B2 (ja) | 差動増幅器 | |
| JPS59207716A (ja) | 自動レベル制御回路 | |
| JPH03284004A (ja) | エミッタフォロア回路 | |
| JP2532900Y2 (ja) | リミッタ回路 | |
| JPH04208709A (ja) | 電圧比較用半導体装置 | |
| JP3360911B2 (ja) | 差動増幅回路 | |
| JPH0685568A (ja) | 差動増幅器 | |
| JPH04317580A (ja) | カレントセンスアンプリファイア | |
| JPH0244166B2 (ja) | ||
| JPH0363847B2 (ja) | ||
| JPS6155805B2 (ja) | ||
| JPH08172324A (ja) | ゲイン可変差動増幅器 |