JPS5930330B2 - 自動利得制御回路 - Google Patents

自動利得制御回路

Info

Publication number
JPS5930330B2
JPS5930330B2 JP10904876A JP10904876A JPS5930330B2 JP S5930330 B2 JPS5930330 B2 JP S5930330B2 JP 10904876 A JP10904876 A JP 10904876A JP 10904876 A JP10904876 A JP 10904876A JP S5930330 B2 JPS5930330 B2 JP S5930330B2
Authority
JP
Japan
Prior art keywords
transistor
gain control
emitter
collector
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP10904876A
Other languages
English (en)
Other versions
JPS5334446A (en
Inventor
常男 大久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP10904876A priority Critical patent/JPS5930330B2/ja
Publication of JPS5334446A publication Critical patent/JPS5334446A/ja
Publication of JPS5930330B2 publication Critical patent/JPS5930330B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Description

【発明の詳細な説明】 本発明は、ラジオ受信機、テープレコーダ等の電気機器
における自動利得制御(以下AGCと称す)回路に関す
るものであり、多数の差動増幅器を直流結合した増幅器
にAGCをかげても歪むことなく安定に動作するように
構成した自動利得制御回路を提供することにある。
以下、本発明の自動利得制御回路について実施例の図面
と共に説明する。
第1図は本発明の自動利得制御回路の一構成例を示す。
第1図において、中間周波増幅器1の入力端子2に加え
られたAM信号はエミッタを互いに直流結合したトラン
ジスタ4,5でなる第1の差動型増幅器に加えられ、そ
のトランジスタ5のコレクタよりトランジスタ70ベー
スに加えられ、さらにトランジスタ7のエミッタから第
2の差動型増幅器を構成するトランジスタ20.21に
加えられる。
そして、前記第2の差動型増幅器を構成スるトランジス
タ21のコレクタよりトランジスタ230ペースに加え
られ、そのトランジスタ23のエミッタより取り出した
中間周波信号を検波回路34に加えAM検波している。
このAM検波した信号はコンデンサ36,38及び抵抗
37でなるローパスフィルター35で高域成分が除去さ
れる。
ここに、中間周波増幅器1はAM信号として大入力信号
が入ると歪むので自動利得制御(AGC)回路を設けて
大入力信号時に利得を減少させ歪まないように構成して
いる。
すなわち、検波回路34の出力より取り出した信号を抵
抗14を介してトランジスタ8に加えトランジスタ4.
5の電流を制御している。
このAGC回路の動作を説明すると、入力信号が小さい
ときは検波回路34の出力の直流信号が小さいためトラ
ンジスタ8は遮断状態にある。
そのためトランジスタ90ベースはバイヤス回路33内
の安定化された電圧を抵抗11と12で分割された点を
接続しているので電源電圧の変化に対してトランジスタ
9のコレクタ電流があまり変化しない。
即ちトランジスタ9は入力信号が小さいとき定電流回路
として動作する。
そのためトランジスタ4,5も電流が変化しないので電
源電圧の変化に対して安定に動作する。
次に入力信号が大きくなると検波回路34の出力は正の
検波出力電圧が大きくなり、トランジスタ8を導通状態
にする。
するとトランジスタ8への流入電流が大きくなるのでト
ランジスタ9の電流が少くなってくる。
□これはトランジスタ8と9がエミッタ結合の
ために抵抗10に流れる電流がトランジスタ8にほとん
ど流れるようになるとトランジスタ9の電流が少くなる
ためである。
一方トランジスタ8のコレクタがトランジスタ90ベー
スに接続されているため、トランジスタ8が導通状態に
なるとトランジスタ90ベースが負の方向になりトラン
ジスタ9のコレクタ電流が少くなる。
このようにトランジスタ9のコレクタ電流が少くなると
トランジスタ4,5の電流も少くなり利得が低下する。
そしてトランジスタ4,5の電流が少くなると抵抗6の
電圧降下が小さくなりトランジスタ7 、20゜21の
ベースバイヤスが正の方向に動く。
しかし第2の差動型増幅器を構成するトランジスタ20
゜210エミツタに定電流動作するトランジスタ19が
接続されているのでトランジスタ20゜210電流は変
化しない。
よってトランジスタ20.210動作点はあまり変らな
いので歪むことが少い。
もし、トランジスタ19と抵抗18を代えてトランジス
タ20.210エミツタとアースの間に抵抗のみを接続
している場合にはトランジスタ20.210ベースバイ
ヤスが正になるとトランジスタ20,21の電流が増加
し、抵抗22の電圧降下が大きくなるので動作点が変り
歪が大きくなるなどの都合を生じる。
しかし前述のようにトランジスタ20.21のエミッタ
にはトランジスタ19の定電流回路を設けているのでト
ランジスタ4,5の利得を変化させても安定にトランジ
スタ20.21を動作させることができる。
また、この時のバイヤス回路33は電源とアースとの間
に抵抗32とダイオード29,30.31を直列接続し
てB点の電圧を安定化し、この安定化した電圧をトラン
ジスタ250ベースに加えB点よりトランジスタ250
ベースエミツタ間の電圧(約ダイオード1個の電圧)だ
け低い電圧をトランジスタ25のエミッタC点より取り
出している。
そして、この0点の安定化した電圧を抵抗26と27で
分割し、安定化された電圧をトランジスタ190ベース
に供給している。
第2図は本発明の自動利得制御回路の他の構成例を示し
ている。
これは中間周波増幅器1と検波回路34を直流結合した
状態で最初の差動型増幅器の電流を制御してAGCをか
げるものである。
また、第1図では差動型増幅器のバイヤスはトランジス
タ7のエミッタから直接にトランジスタ200ベースに
バイヤスを与えると共にこのエミッタより抵抗17を介
してトランジスタ21,5゜4にバイヤスを与えるよう
な1つのバイヤスラインによって行っている。
このバイヤスの方法でもトランジスタ5,7はある程度
負帰還で安定するが、トランジスタ20.21は負帰還
となっていないので、トランジスタ21のコレクタ電流
が電源電圧の変化で少し変化することもある。
第2図ではこれが次に説明するようにさらに安定に動作
する。
即ち中間周波増幅回路1内の差動型増幅器はトランジス
タ44.45と65 、6602つを設けている。
トランジスタ44,45のコレクタからトランジスタ6
1,62のベースに接続し、トランジスタ61.62の
エミッタはトランジスタ65゜66のベースに接続し、
トランジスタ65 、66のコレクタと電源の間にダイ
オード特性を有する素子63,64(ここではPNP)
ランジスタのベースとコレクタを接続したベースとエミ
ッタのダイオード接続を利用するもの〕を接続し、この
トランジスタ65,66のコレクタにトランジスタ69
.70のベースを接続し、エミッタを電源に接続し、こ
のトランジスタ69.70のコレクタより抵抗57.5
8を介してトランジスタ44゜450ベースに負帰還し
てバイヤスを与えている。
一方中間周波増幅器の出力をトランジスタ69゜700
コレクタより取り出している。
このように抵抗57.58の2つを用いてバイヤスする
とトランジスタ44,45,61.62,65,66゜
63.64,69,70が閉ループとなり中間周波増幅
器の出力点の直流電圧が安定になる。
一方差動増幅器を構成するトランジスタ44゜45の電
流は電源電圧の変化に対してほとんど変化しないように
なっている。
これは第1図と同じように安定化されたバイヤス回路3
3のバイヤスをトランジスタ67.49のベースに抵抗
90と91.51と52で分割して与えられているので
トランジスタ49と67は定電流回路として動作するた
めであり、また前記バイヤス回路33との相乗作用によ
ってトランジスタ44.45と6566のコレクタ電流
はほとんど変化しな(安定に動作するためである。
そしてこのトランジスタ69.70のコレクタは検波回
路34内の差動増幅器のトランジスタ75.76のベー
スに直接接続している。
トランジスタ75のコレクタにはダイオード特性を有す
る素子であるPNP)ランジスタフ7のダイオード接続
したものを接続し、トランジスタ76のコレクタと電源
の間にPNP)ランジスタフ8のコレクタとエミッタを
接続し、トランジスタ78のベースをトランジスタ75
のコレクタに接続し、このトランジスタ78と76のコ
レクタに検波用のトランジスタ820ベースを接続し、
該検波用のトランジスタ82のエミッタにローパスフィ
ルター35を接続している。
そして、このローパスフィルター35内のコンデンサ3
6を接続しているのでトランジスタ820ベースとエミ
ッタ間でAM検波を行う。
この検波器の出力を抵抗56を介してAGC電圧として
トランジスタ48に加えている。
ここでダイオード接続のPNP)ランジスタロ3.64
とPNP)ランジスタロ9.70はカレントミラー回路
を構成しており、トランジスタ69.70の電流増幅率
は約1に等しい値であるためにトランジスタ65,66
のコレクタ電流とトランジスタ69.70のコレクタ電
流がほとんど同じとなる。
このカレントミラー回路を用いなく、トランジスタ65
.66に抵抗負荷を接続するとトランジスタ65.66
0コレクタは電源との間の電圧が電源電圧の変化に対し
てあまり変化しないようになるが、他方の電源(ここで
はアース)との間の電圧は変化する。
しかし、前述のようにカレントミラー回路を使用すると
、トランジスタ69.70のコレクタ電流があまり変化
せず抵抗71,72の電圧降下があまり変化しないので
、トランジスタ69.70のコレクタとアースとの間の
電圧が変化しない。
そのために検波回路34内の差動増幅器のトランジスタ
75.76をPNP)ランジスタで動作させる場合にベ
ースバイヤスが安定になり、トランジスタ69.70の
コレクタとトランジスタ7576のベースを直流結合し
ても安定に動作する。
このように、トランジスタ75.76を安定動作させる
ためにカレントミラー回路を用いている。
また検波回路34内のトランジスタ75,76のエミッ
タには定電流回路として動作するトランジスタ72のコ
レクタを接続し、このトランジスタ720ベースバイヤ
スは安定化されたバイヤス回路33内より印加されてい
る。
一方、トランジスタ75.76のコレクタに接続された
PNP)ランジスタフ7のダイオード接続とPNP)ラ
ンジスタフ8はカレントミラー回路として動作しており
、トランジスタ75のコレクタ電流とトランジスタ78
のコレクタ電流はほとんど同じである。
トランジスタ75.76のベースバイヤスはトランジス
タ69,70のコレクタ電圧がほとんど同じようにして
安定動作するので同じ値であり、トランジスタ75,7
6のコレクタ電流はほとんど同じである。
即ち、トランジスタ78と76のコレクタ電流もほとん
ど同一である。
そのため安定化バイヤス回路33内のB点より抵抗79
を介してバイヤスしているトランジスタ76.78のコ
レクタ電圧はB点の電圧とほとんど同一であり、抵抗7
9にはほとんど電流が流れない。
そのため検波用トランジスタ82のエミッタ電圧はB点
よりベースとエミッタ間の電圧だけ下った電圧で安定化
された電圧を取り出すことができる。
このように検波回路34を安定動作させるためにカレン
トミラー回路を使用している。
次にAGC動作を説明すると、入力信号が小さいときは
検波出力の直流電圧が小さいのでトランジスタ48は遮
断状態のためトランジスタ49には安定化されたバイヤ
スによって電流が流れ、トランジスタ45.44にも電
流が流れて増幅度は大きい。
しかし入力信号が大きくなると、検波回路34の検波出
力の直流電圧は正に大きくなり第1図と同様に動作して
トランジスタ48は導通状態となり、トランジスタ49
の電流が少くなる。
即ち、トランジスタ44.45の電流が少くなって利得
が低下する。
このときトランジスタ44゜45の電流が小さくなり抵
抗46,47の電圧降下が小さくなってトランジスタ6
1,62,65゜66のベースバイヤスを正方向に移動
してもトランジスタ67の定電流回路があるためにトラ
ンジスタ65,66の電流はほとんど変化しなく歪のな
い安定な動作をすることができる。
以上説明したように本発明によれば、多数の差動増幅器
を直流結合した増幅器にAGCをかけても歪むことなく
、安定に動作する自動利得制御回路を得ることができる
ものである。
しかも、AGCは差動増幅器を構成するトランジスタの
エミッタに第1の利得制御用トランジスタのエレクタを
接続し、この第1の利得制御用トランジスタのエミッタ
に第2の利得制御用トランジスタのエミッタを接続する
と共に上記第1.第2の利得制御用トランジスタのエミ
ッタを抵抗を介してアースし、上記第1の利得制御用ト
ランジスタのベースを固定バイアスし、上記第2の利得
制御用トランジスタのベースに検波直流信号によって制
御されるように構成したものであるため、入力信号の小
さい時に第1の利得制御用トランジスタの電流を設定し
やす(、また入力信号が太き(なると第2の利得制御用
トランジスタのベースを検波直流信号にて制御して第1
の利得制御用トランジスタの電流を減少させることがで
きる。
したがって、電流設定とAGCの設定を別々にできるの
で、所望の特性が出しやすい利点を有する。
【図面の簡単な説明】
第1図は本発明の自動利得制御回路の一構成例を示す回
路結線図、第2図は本発明の自動利得制御回路の他の構
成例を示す回路結線図である。 1・・・・・・中間周波増幅器、33・・・・・・安定
化バイヤス回路、34・・・・・・検波回路、35・・
・・・・ローパスフィルター、4,5,20,21.4
4,45゜65.66.75,76・・・・・・差動型
増幅器を構成するトランジスタ、7,23,61,62
,63゜64.69,70・・・・・・トランジスタ、
8,9゜48.49・・・・・・利得制御用トランジス
タ、19゜67 、72・・・・・・定電流用トランジ
スタ、82・・・・・・検波用トランジスタ。

Claims (1)

  1. 【特許請求の範囲】 12つのトランジスタのエミッタを互に直流結合した少
    くとも2つ以上の差動型増幅器を直流結合して用いた増
    幅器と、この増幅器を構成する第1の差動型増幅器のト
    ランジスタのエミッタに第1の利得制御用トランジスタ
    のコレクタを接続し、この第1の利得制御用トランジス
    タのエミッタに第2の利得制御用トランジスタのエミッ
    タを接続すると共に上記第1.第2の利得制御用トラン
    ジスタのエミッタを抵抗を介してアースに接続し、上記
    第1の利得制御用トランジスタのベースを固定バイアス
    し、上記第2の利得制御用トランジスタのベースを検波
    直流信号によって制御されるように構成した利得制御手
    段と、前記増幅器を構成する第1の差動型増幅器以外の
    差動型増幅器のトランジスタのエミッタとアース間に接
    続された定電流用トランジスタを備え、小入力信号時に
    は前記第1の利得制御用トランジスタに一定の電流を供
    給し、入力信号が大きくなると検波直流信号によって前
    記第2の利得制御用トランジスタを制御し前記第1の差
    動型増幅器の電流を少なくするように動作せしめるよう
    構成した事を特徴とする自動利得制御回路。 22つのトランジスタのエミッタを互に直流結合した少
    くとも2つ以上の差動型増幅器を直流結合して用いた増
    幅器と、この増幅器を構成する第1の差動型増幅器のト
    ランジスタのエミッタに第1の利得制御用トランジスタ
    のコレクタを接続シ、この第1の利得制御用トランジス
    タのエミッタに第2の利得制御用トランジスタのエミッ
    タを接続すると共に上記第1.第2の利得制御用トラン
    ジスタノエミツタを抵抗を介してアースに接続し、上記
    第1の利得純御用トランジスタのベースを固定バイアス
    し、上記第2の利得制御用トランジスタのベースを検波
    直流信号によって制御されるように構成した利得制御手
    段と、前記増幅器を構成する第1の差動型増幅器以外の
    差動型増幅器のトランジスタのエミッタとアース間に接
    続された定電流用トランジスタを備え、前記増幅器を構
    成する差動型増幅器のうちで最終段の差動型増幅器のト
    ランジスタのコレクタと一方の電源の間にダイオード特
    性の素子を夫々接続し、このダイオード特性の素子の両
    端に差動型増幅器と極性を異にする第1.第2のトラン
    ジスタのベースとエミッタを夫々接続し、この第1.第
    2のトランジスタのコレクタから初段の差動型増幅器の
    2つのトランジスタのベースに直流バイヤスを与えると
    共に上記第1.第2のトランジスタのコレクタを検波回
    路を構成する差動型増幅器の第3.第4のトランジスタ
    のベースに夫々接続し、この第3のトランジスタのコレ
    クタと一方の電源の間にダイオード特性の素子を接続し
    、上記第4のトランジスタのコレクタと一方の電源の間
    に第3.第4のトランジスタと極性を異にする第5のト
    ランジスタのコレクタとエミッタを接続し、上記第3の
    トランジスタのコレクタと上記第5のトランジスタのベ
    ースを接続し、上記第4.第5のトランジスタのコレク
    タの接続点にAM検波用のトランジスタのベースを接続
    すると共に安定化バイヤスを与え、このAM検波用トラ
    ンジスタのエミッタより検波信号を取り出すようになし
    、上記AM検波用トランジスタのエミッタに表われるバ
    イヤスと検波直流電圧によって入力信号が太き(なると
    初段の差動型増幅器のトランジスタの電流を少くするよ
    うに制御するよう構成したことを特徴とする自動利得制
    御回路。
JP10904876A 1976-09-10 1976-09-10 自動利得制御回路 Expired JPS5930330B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10904876A JPS5930330B2 (ja) 1976-09-10 1976-09-10 自動利得制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10904876A JPS5930330B2 (ja) 1976-09-10 1976-09-10 自動利得制御回路

Publications (2)

Publication Number Publication Date
JPS5334446A JPS5334446A (en) 1978-03-31
JPS5930330B2 true JPS5930330B2 (ja) 1984-07-26

Family

ID=14500273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10904876A Expired JPS5930330B2 (ja) 1976-09-10 1976-09-10 自動利得制御回路

Country Status (1)

Country Link
JP (1) JPS5930330B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0133247Y2 (ja) * 1983-07-11 1989-10-09

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5555608A (en) * 1978-10-19 1980-04-23 Nec Corp Automatic gain control circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0133247Y2 (ja) * 1983-07-11 1989-10-09

Also Published As

Publication number Publication date
JPS5334446A (en) 1978-03-31

Similar Documents

Publication Publication Date Title
US3962592A (en) Current source circuit arrangement
US3512096A (en) Transistor circuit having stabilized output d.c. level
JPH0718180Y2 (ja) 無線周波受信機用トランジスタ化増幅兼混合入力段
US4327319A (en) Active power supply ripple filter
EP0463857B1 (en) Emitter-grounded amplifier circuit with bias circuit
US4516081A (en) Voltage controlled variable gain circuit
JP3242932B2 (ja) 温度補償増幅器
US4629973A (en) Current stabilizing circuit operable at low power supply voltages
US3036274A (en) Compensated balanced transistor amplifiers
US3914704A (en) Feedback amplifier
JPS6155288B2 (ja)
US4437070A (en) Amplifier arrangement whose overall gain is controllable by means of a control voltage
JPS5930330B2 (ja) 自動利得制御回路
US3427560A (en) Direct current amplifier
GB2079078A (en) Gain controlled tv if amplifier
JPH0257372B2 (ja)
US3140448A (en) Transistor amplifier having direct current feedback bias control
JPS646583Y2 (ja)
US3533002A (en) Operational amplifier providing low input current and enhanced high frequency gain
US4513251A (en) Miller compensation for an operational amplifier
US4132963A (en) Gain controlled signal amplifier
US3952259A (en) Gain control apparatus
JPH057886B2 (ja)
JPH06152478A (ja) 共通自動利得制御回路
JPS6113403B2 (ja)