JPH06152478A - 共通自動利得制御回路 - Google Patents
共通自動利得制御回路Info
- Publication number
- JPH06152478A JPH06152478A JP4301462A JP30146292A JPH06152478A JP H06152478 A JPH06152478 A JP H06152478A JP 4301462 A JP4301462 A JP 4301462A JP 30146292 A JP30146292 A JP 30146292A JP H06152478 A JPH06152478 A JP H06152478A
- Authority
- JP
- Japan
- Prior art keywords
- input
- agc
- circuits
- common
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Circuits Of Receivers In General (AREA)
- Radio Transmission System (AREA)
Abstract
(57)【要約】
【目的】 共通ＡＧＣ回路に関し、スペースダイバーシ
ティの両入力レベルがＡとなったなった場合、各ＡＧＣ
回路の出力レベルは、各ＡＧＣ回路に入力する信号レベ
ルの内大きい方の信号レベルＡが入力するＡＧＣ回路の
出力レベルと等しくなる共通ＡＧＣ回路の提供を目的と
する。 【構成】 ＡＧＣ回路１，２の夫々の出力に接続された
検波器１１，１２にて負の最大値を検出し、制御電圧出
力回路５０に入力し、出力の負の制御電圧にてＡＧＣ回
路１，２の利得を制御する共通ＡＧＣ回路において、制
御電圧出力回路５０を、ＡＧＣ回路１，２対応に差動増
幅器２１，２２を有し、出力を夫々、一方がアースの共
通コレクタ抵抗Ｒ１にコレクタが接続され、エミッタ側
には負電圧が与えられた夫々のトランジスタ３１，３２
に接続し、共通コレクタ抵抗Ｒ１より差動増幅器２１，
２２の入力に負帰還すると共に基準電圧を与えるように
し、又差動増幅器２１，２２には夫々の検波器１１，１
２にて検出した負の最大値を夫々入力するようにした構
成とする。
ティの両入力レベルがＡとなったなった場合、各ＡＧＣ
回路の出力レベルは、各ＡＧＣ回路に入力する信号レベ
ルの内大きい方の信号レベルＡが入力するＡＧＣ回路の
出力レベルと等しくなる共通ＡＧＣ回路の提供を目的と
する。 【構成】 ＡＧＣ回路１，２の夫々の出力に接続された
検波器１１，１２にて負の最大値を検出し、制御電圧出
力回路５０に入力し、出力の負の制御電圧にてＡＧＣ回
路１，２の利得を制御する共通ＡＧＣ回路において、制
御電圧出力回路５０を、ＡＧＣ回路１，２対応に差動増
幅器２１，２２を有し、出力を夫々、一方がアースの共
通コレクタ抵抗Ｒ１にコレクタが接続され、エミッタ側
には負電圧が与えられた夫々のトランジスタ３１，３２
に接続し、共通コレクタ抵抗Ｒ１より差動増幅器２１，
２２の入力に負帰還すると共に基準電圧を与えるように
し、又差動増幅器２１，２２には夫々の検波器１１，１
２にて検出した負の最大値を夫々入力するようにした構
成とする。
Description
【０００１】
【産業上の利用分野】本発明は、スペースダイバーシテ
ィ合成前段に使用する共通自動利得制御回路（以下共通
ＡＧＣ回路と称す）の改良に関する。
ィ合成前段に使用する共通自動利得制御回路（以下共通
ＡＧＣ回路と称す）の改良に関する。
【０００２】多重無線装置においてはマルチフェージン
グによる歪補償の為にスペースダイバーシティ受信方式
が採用されている。この方式ではスペースダイバーシテ
ィ合成前段に夫々自動利得制御回路（以下ＡＧＣ回路と
称す）が用いられるが、各ＡＧＣ回路は合成される信号
毎に同一利得で動作する必要があり、これ等のＡＧＣ回
路を纏めて共通ＡＧＣ回路と称せられている。
グによる歪補償の為にスペースダイバーシティ受信方式
が採用されている。この方式ではスペースダイバーシテ
ィ合成前段に夫々自動利得制御回路（以下ＡＧＣ回路と
称す）が用いられるが、各ＡＧＣ回路は合成される信号
毎に同一利得で動作する必要があり、これ等のＡＧＣ回
路を纏めて共通ＡＧＣ回路と称せられている。
【０００３】共通ＡＧＣ回路の各ＡＧＣ回路を同一利得
で動作させる為には、各ＡＧＣ回路に入力する信号レベ
ルの内最大の信号レベルによる制御電圧で各ＡＧＣ回路
の利得を制御する必要があるが、各ＡＧＣ回路に入力す
る信号レベルが例えばＡの値で等しくなった場合、各Ａ
ＧＣ回路の出力レベルは、各ＡＧＣ回路に入力する信号
レベルの内大きい方の信号レベルＡが入力するＡＧＣ回
路の出力レベルと等しくなる共通ＡＧＣ回路の提供が望
まれている。
で動作させる為には、各ＡＧＣ回路に入力する信号レベ
ルの内最大の信号レベルによる制御電圧で各ＡＧＣ回路
の利得を制御する必要があるが、各ＡＧＣ回路に入力す
る信号レベルが例えばＡの値で等しくなった場合、各Ａ
ＧＣ回路の出力レベルは、各ＡＧＣ回路に入力する信号
レベルの内大きい方の信号レベルＡが入力するＡＧＣ回
路の出力レベルと等しくなる共通ＡＧＣ回路の提供が望
まれている。
【０００４】
【従来の技術】図５は従来例の共通ＡＧＣ回路のブロッ
ク図である。図５では、スペースダイバーシティの主側
の信号は可変減衰器によるＡＧＣ回路１に入力し、副側
の信号は可変減衰器によるＡＧＣ回路２に入力し、出力
は検波器８１，８２にて検波されて正の最大値が出力さ
れ、差動増幅器５１，５２の＋側端子に入力する。
ク図である。図５では、スペースダイバーシティの主側
の信号は可変減衰器によるＡＧＣ回路１に入力し、副側
の信号は可変減衰器によるＡＧＣ回路２に入力し、出力
は検波器８１，８２にて検波されて正の最大値が出力さ
れ、差動増幅器５１，５２の＋側端子に入力する。
【０００５】差動増幅器５１，５２は夫々抵抗Ｒ３２，
Ｒ３３、Ｒ３４，Ｒ３５を介して負帰還され、又差動増
幅器５１，５２の−側端子には分圧器７０，７１にて同
じ直流電圧が基準電圧として与えられており、差動増幅
器５１，５２の出力はダイオードＤ１，Ｄ２を介して抵
抗Ｒ３９に電流を流し、抵抗Ｒ３９の両端の電圧を、バ
ッフア６２にて増幅し、制御電圧としてＡＧＣ回路１，
２に与えるようにしている。
Ｒ３３、Ｒ３４，Ｒ３５を介して負帰還され、又差動増
幅器５１，５２の−側端子には分圧器７０，７１にて同
じ直流電圧が基準電圧として与えられており、差動増幅
器５１，５２の出力はダイオードＤ１，Ｄ２を介して抵
抗Ｒ３９に電流を流し、抵抗Ｒ３９の両端の電圧を、バ
ッフア６２にて増幅し、制御電圧としてＡＧＣ回路１，
２に与えるようにしている。
【０００６】この場合、例えば、主側入力のレベルが副
側入力のレベルより高いと、ダイオードＤ１はオンとな
るも、ダイオードＤ２はオフで、電流は差動増幅器５１
の出力よりダイオードＤ１を介して抵抗Ｒ３９に流れ、
抵抗Ｒ３９の両端の電圧がバッフア６２にて増幅されＡ
ＧＣ回路１，２の制御電圧として与えられ、検波器８１
にて検波した正の最大値が、差動増幅器５１の−側に入
力する基準電圧と同じになるように制御される。
側入力のレベルより高いと、ダイオードＤ１はオンとな
るも、ダイオードＤ２はオフで、電流は差動増幅器５１
の出力よりダイオードＤ１を介して抵抗Ｒ３９に流れ、
抵抗Ｒ３９の両端の電圧がバッフア６２にて増幅されＡ
ＧＣ回路１，２の制御電圧として与えられ、検波器８１
にて検波した正の最大値が、差動増幅器５１の−側に入
力する基準電圧と同じになるように制御される。
【０００７】このようにすることにより、ＡＧＣ回路
１，２の利得は同じになるように制御される。
１，２の利得は同じになるように制御される。
【０００８】
【発明が解決しようとする課題】しかしながら、主側入
力レベルと副側入力レベルが例えばＡで等しくなるとダ
イオードＤ１，Ｄ２共オンとなり、差動増幅器５１，５
２の出力電流は両方で、主側，副側のＡＧＣ回路に入力
する信号レベルの内大きい方の信号レベルがＡの時の抵
抗Ｒ３９の両端の電圧と等しくなるようになり、ダイオ
ードＤ１，Ｄ２に流れる電流は、一方のＡＧＣ回路に入
力する信号レベルの内大きい方の信号レベルがＡの時の
抵抗Ｒ３９に流れる電流の１／２となり、ダイオードＤ
１，Ｄ２の抵抗が大きくなり、ＡＧＣ回路，検波器，差
動増幅器，ダイオード，バッフア６２よりなるループ利
得が小となり、一方のＡＧＣ回路に入力する信号レベル
の内大きい方の信号レベルがＡの時の、信号レベルＡが
入力するＡＧＣ回路の出力レベルと等しくならない問題
点がある。
力レベルと副側入力レベルが例えばＡで等しくなるとダ
イオードＤ１，Ｄ２共オンとなり、差動増幅器５１，５
２の出力電流は両方で、主側，副側のＡＧＣ回路に入力
する信号レベルの内大きい方の信号レベルがＡの時の抵
抗Ｒ３９の両端の電圧と等しくなるようになり、ダイオ
ードＤ１，Ｄ２に流れる電流は、一方のＡＧＣ回路に入
力する信号レベルの内大きい方の信号レベルがＡの時の
抵抗Ｒ３９に流れる電流の１／２となり、ダイオードＤ
１，Ｄ２の抵抗が大きくなり、ＡＧＣ回路，検波器，差
動増幅器，ダイオード，バッフア６２よりなるループ利
得が小となり、一方のＡＧＣ回路に入力する信号レベル
の内大きい方の信号レベルがＡの時の、信号レベルＡが
入力するＡＧＣ回路の出力レベルと等しくならない問題
点がある。
【０００９】本発明は、スペースダイバーシティの主
側，副側の入力レベルが共にＡとなった場合、各ＡＧＣ
回路の出力レベルは、各ＡＧＣ回路に入力する信号レベ
ルの内大きい方の信号レベルＡが入力するＡＧＣ回路の
出力レベルと等しくなる共通ＡＧＣ回路の提供を目的と
している。
側，副側の入力レベルが共にＡとなった場合、各ＡＧＣ
回路の出力レベルは、各ＡＧＣ回路に入力する信号レベ
ルの内大きい方の信号レベルＡが入力するＡＧＣ回路の
出力レベルと等しくなる共通ＡＧＣ回路の提供を目的と
している。
【００１０】
【課題を解決するための手段】図１は本発明の原理ブロ
ック図である。図１（Ａ）に示す如く、複数のＡＧＣ回
路１，２の夫々の出力に接続された検波器１１，１２に
て負又は８１，８２にて正の最大値を検出し、制御電圧
出力回路５０に入力し、該制御電圧出力回路５０の出力
の制御電圧にて該複数の自動利得制御回路１，２の利得
を制御する共通ＡＧＣ回路において、該制御電圧出力回
路５０を、複数のＡＧＣ回路１，２対応に差動増幅器２
１，２２を有し、夫々の差動増幅器の出力を夫々、一方
がアースの共通コレクタ抵抗Ｒ１にコレクタが接続さ
れ、エミッタ側には負電圧が与えられた夫々のトランジ
スタ３１，３２のベースに接続し、該共通コレクタ抵抗
Ｒ１より各差動増幅器２１，２２の入力に分圧形で負帰
還すると共に基準電圧を与えるようにし、又該各差動増
幅器２１，２２には夫々の該検波器１１，１２にて検波
した負の最大値を夫々入力するようにした構成にする
か、又は図１（Ｂ）に示す如く、複数のＡＧＣ回路１，
２対応に差動増幅器２１，２２を有し、夫々の差動増幅
器の出力を夫々、一方がアースの共通エミッタ抵抗Ｒ２
にエミッタが接続され、正電圧よりコレクタ抵抗５１，
５２を介してコレクタに接続された夫々のトランジスタ
４１，４２のベースに接続し、該夫々のトランジスタ４
１，４２の該コレクタ抵抗５１，５２より各差動増幅器
２１，２２の入力に分圧形で負帰還すると共に基準電圧
を与えるようにし、又該各差動増幅器２１，２２には夫
々の検波器８１，８２にて検波した正の最大値を夫々入
力するようにする構成とする。
ック図である。図１（Ａ）に示す如く、複数のＡＧＣ回
路１，２の夫々の出力に接続された検波器１１，１２に
て負又は８１，８２にて正の最大値を検出し、制御電圧
出力回路５０に入力し、該制御電圧出力回路５０の出力
の制御電圧にて該複数の自動利得制御回路１，２の利得
を制御する共通ＡＧＣ回路において、該制御電圧出力回
路５０を、複数のＡＧＣ回路１，２対応に差動増幅器２
１，２２を有し、夫々の差動増幅器の出力を夫々、一方
がアースの共通コレクタ抵抗Ｒ１にコレクタが接続さ
れ、エミッタ側には負電圧が与えられた夫々のトランジ
スタ３１，３２のベースに接続し、該共通コレクタ抵抗
Ｒ１より各差動増幅器２１，２２の入力に分圧形で負帰
還すると共に基準電圧を与えるようにし、又該各差動増
幅器２１，２２には夫々の該検波器１１，１２にて検波
した負の最大値を夫々入力するようにした構成にする
か、又は図１（Ｂ）に示す如く、複数のＡＧＣ回路１，
２対応に差動増幅器２１，２２を有し、夫々の差動増幅
器の出力を夫々、一方がアースの共通エミッタ抵抗Ｒ２
にエミッタが接続され、正電圧よりコレクタ抵抗５１，
５２を介してコレクタに接続された夫々のトランジスタ
４１，４２のベースに接続し、該夫々のトランジスタ４
１，４２の該コレクタ抵抗５１，５２より各差動増幅器
２１，２２の入力に分圧形で負帰還すると共に基準電圧
を与えるようにし、又該各差動増幅器２１，２２には夫
々の検波器８１，８２にて検波した正の最大値を夫々入
力するようにする構成とする。
【００１１】
【作用】本発明によれば、図１（Ａ）の場合は、例えば
ＡＧＣ回路１への入力レベルが高い場合は、検波器１２
の出力の負の最大値より、検波器１１の出力の負の最大
値の方が大きく、差動増幅器２１の出力が、差動増幅器
２２の出力より大きく、トランジスタ３１に流れる電流
の方がトランジスタ３２に流れる電流より大きく、共通
コレクタ抵抗Ｒ１の両端の電圧は差動増幅器２１の出力
にて定まり、この定まった制御電圧でＡＧＣ回路１，２
を制御するのでＡＧＣ回路１，２の利得は等しくなる。
ＡＧＣ回路１への入力レベルが高い場合は、検波器１２
の出力の負の最大値より、検波器１１の出力の負の最大
値の方が大きく、差動増幅器２１の出力が、差動増幅器
２２の出力より大きく、トランジスタ３１に流れる電流
の方がトランジスタ３２に流れる電流より大きく、共通
コレクタ抵抗Ｒ１の両端の電圧は差動増幅器２１の出力
にて定まり、この定まった制御電圧でＡＧＣ回路１，２
を制御するのでＡＧＣ回路１，２の利得は等しくなる。
【００１２】ＡＧＣ回路１，２に入力するレベルが等し
くＡの場合は、検波器１１，１２の出力の負の最大値は
等しく、トランジスタ３１，３２に流れる電流は等しく
り、ダイオードの如き電流により抵抗値の異なる回路を
持たないので、共通コレクタ抵抗Ｒ１の両端の電圧は、
ＡＧＣ回路に入力する信号レベルの内大きい方の信号レ
ベルがＡの時の共通コレクタ抵抗Ｒ１の両端の電圧と等
しくなり、ＡＧＣ回路１，２の出力レベルは、ＡＧＣ回
路１，２に入力する信号レベルの内大きい方の信号レベ
ルＡが入力するＡＧＣ回路の出力レベルと等しくなる。
くＡの場合は、検波器１１，１２の出力の負の最大値は
等しく、トランジスタ３１，３２に流れる電流は等しく
り、ダイオードの如き電流により抵抗値の異なる回路を
持たないので、共通コレクタ抵抗Ｒ１の両端の電圧は、
ＡＧＣ回路に入力する信号レベルの内大きい方の信号レ
ベルがＡの時の共通コレクタ抵抗Ｒ１の両端の電圧と等
しくなり、ＡＧＣ回路１，２の出力レベルは、ＡＧＣ回
路１，２に入力する信号レベルの内大きい方の信号レベ
ルＡが入力するＡＧＣ回路の出力レベルと等しくなる。
【００１３】図１（Ｂ）の場合は、例えばＡＧＣ回路１
への入力レベルが高い場合は、検波器８１の出力の正の
最大値の方が、検波器８２の出力の正の最大値より大き
く、差動増幅器２１の出力が、差動増幅器２２の出力よ
り大きく、トランジスタ４１に流れる電流の方がトラン
ジスタ４２に流れる電流より大きく、共通エミッタ抵抗
Ｒ２の両端の電圧は差動増幅器２１の出力にて定まり、
この定まった制御電圧でＡＧＣ回路１，２を制御するの
でＡＧＣ回路１，２の利得は等しくなる。
への入力レベルが高い場合は、検波器８１の出力の正の
最大値の方が、検波器８２の出力の正の最大値より大き
く、差動増幅器２１の出力が、差動増幅器２２の出力よ
り大きく、トランジスタ４１に流れる電流の方がトラン
ジスタ４２に流れる電流より大きく、共通エミッタ抵抗
Ｒ２の両端の電圧は差動増幅器２１の出力にて定まり、
この定まった制御電圧でＡＧＣ回路１，２を制御するの
でＡＧＣ回路１，２の利得は等しくなる。
【００１４】ＡＧＣ回路１，２に入力するレベルが等し
くＡの場合は、検波器８１，８２の出力の正の最大値は
等しく、トランジスタ３１，３２に流れる電流は等しく
なり、ダイオードの如き電流により抵抗値の異なる回路
を持たないので、共通エミッタ抵抗Ｒ２の両端の電圧
は、ＡＧＣ回路に入力する信号レベルの内大きい方の信
号レベルがＡの時の共通コレクタ抵抗Ｒ２の両端の電圧
と等しくなり、ＡＧＣ回路１，２の出力レベルは、ＡＧ
Ｃ回路１，２に入力する信号レベルの内大きい方の信号
レベルＡが入力するＡＧＣ回路の出力レベルと等しくな
る。
くＡの場合は、検波器８１，８２の出力の正の最大値は
等しく、トランジスタ３１，３２に流れる電流は等しく
なり、ダイオードの如き電流により抵抗値の異なる回路
を持たないので、共通エミッタ抵抗Ｒ２の両端の電圧
は、ＡＧＣ回路に入力する信号レベルの内大きい方の信
号レベルがＡの時の共通コレクタ抵抗Ｒ２の両端の電圧
と等しくなり、ＡＧＣ回路１，２の出力レベルは、ＡＧ
Ｃ回路１，２に入力する信号レベルの内大きい方の信号
レベルＡが入力するＡＧＣ回路の出力レベルと等しくな
る。
【００１５】
【実施例】図２は本発明の実施例の共通ＡＧＣ回路のブ
ロック図、図３は本発明の他の実施例の共通ＡＧＣ回路
のブロック図、図４は本発明の実施例の３面アンテナス
ペースダイバーシティの場合の共通ＡＧＣ回路のブロッ
ク図である。
ロック図、図３は本発明の他の実施例の共通ＡＧＣ回路
のブロック図、図４は本発明の実施例の３面アンテナス
ペースダイバーシティの場合の共通ＡＧＣ回路のブロッ
ク図である。
【００１６】図２では、スペースダイバーシティの主側
の信号は可変減衰器によるＡＧＣ回路１に入力し、副側
の信号は可変減衰器によるＡＧＣ回路２に入力し、出力
は夫々検波器１１，１２にて検波され負の最大値が出力
され、夫々抵抗Ｒ１２，Ｒ１５を介して差動増幅器２
１，２２の−側端子に入力し、差動増幅器２１，２２の
出力は夫々トランジスタ３１，３２のベースに入力す
る。
の信号は可変減衰器によるＡＧＣ回路１に入力し、副側
の信号は可変減衰器によるＡＧＣ回路２に入力し、出力
は夫々検波器１１，１２にて検波され負の最大値が出力
され、夫々抵抗Ｒ１２，Ｒ１５を介して差動増幅器２
１，２２の−側端子に入力し、差動増幅器２１，２２の
出力は夫々トランジスタ３１，３２のベースに入力す
る。
【００１７】トランジスタ３１，３２は、一方がアース
の共通コレクタ抵抗Ｒ１を介してコレクタに接続され、
又エミッタには−１０Ｖが与えられており、共通コレク
タ抵抗Ｒ１より、抵抗Ｒ１０，Ｒ１１又は抵抗Ｒ１３，
Ｒ１４を介して夫々差動増幅器２１，２２の＋側端子に
負帰還され基準電圧を与えている。
の共通コレクタ抵抗Ｒ１を介してコレクタに接続され、
又エミッタには−１０Ｖが与えられており、共通コレク
タ抵抗Ｒ１より、抵抗Ｒ１０，Ｒ１１又は抵抗Ｒ１３，
Ｒ１４を介して夫々差動増幅器２１，２２の＋側端子に
負帰還され基準電圧を与えている。
【００１８】共通コレクタ抵抗Ｒ１の両端の電圧は、抵
抗Ｒ３６，コンデンサＣ１よりなるフィルタを介してバ
ッフア６０に入力し増幅されて制御電圧となりＡＧＣ回
路１，２に与えられ、ＡＧＣ回路１，２を同じ利得で利
得制御するようにしている。
抗Ｒ３６，コンデンサＣ１よりなるフィルタを介してバ
ッフア６０に入力し増幅されて制御電圧となりＡＧＣ回
路１，２に与えられ、ＡＧＣ回路１，２を同じ利得で利
得制御するようにしている。
【００１９】そこで、例えばＡＧＣ回路１への入力レベ
ルが、ＡＧＣ回路２への入力レベルより高い場合は、検
波器１１の出力の負の最大値が、検波器１２の出力の負
の最大値より大きく、差動増幅器２１の出力が、差動増
幅器２２の出力より大きく、トランジスタ３１に流れる
電流の方がトランジスタ３２に流れる電流より大きく、
共通コレクタ抵抗Ｒ１の両端の電圧は差動増幅器２１の
出力にて定まり、この時の共通コレクタ抵抗Ｒ１の両端
の電圧は、抵抗Ｒ３６，コンデンサＣ１よりなるフィル
タを介してバッフア６０に入力し増幅されて制御電圧と
なりＡＧＣ回路１，２に与えられ、ＡＧＣ回路１，２を
同じ利得で利得制御し、検波器１１の負の最大値が差動
増幅器２１の基準電圧と等しくなるようになる。
ルが、ＡＧＣ回路２への入力レベルより高い場合は、検
波器１１の出力の負の最大値が、検波器１２の出力の負
の最大値より大きく、差動増幅器２１の出力が、差動増
幅器２２の出力より大きく、トランジスタ３１に流れる
電流の方がトランジスタ３２に流れる電流より大きく、
共通コレクタ抵抗Ｒ１の両端の電圧は差動増幅器２１の
出力にて定まり、この時の共通コレクタ抵抗Ｒ１の両端
の電圧は、抵抗Ｒ３６，コンデンサＣ１よりなるフィル
タを介してバッフア６０に入力し増幅されて制御電圧と
なりＡＧＣ回路１，２に与えられ、ＡＧＣ回路１，２を
同じ利得で利得制御し、検波器１１の負の最大値が差動
増幅器２１の基準電圧と等しくなるようになる。
【００２０】ＡＧＣ回路１，２に入力するレベルが等し
くＡの場合は、検波器１１，１２の出力の負の最大値は
等しく、トランジスタ３１，３２に流れる電流は等し
く、ダイオードの如き電流により抵抗値の異なる回路を
持たないので、共通コレクタ抵抗Ｒ１の両端の電圧は、
ＡＧＣ回路に入力する信号レベルの内大きい方の信号レ
ベルがＡの時の共通コレクタ抵抗Ｒ１の両端の電圧と等
しくなり、ＡＧＣ回路１，２の出力レベルは、ＡＧＣ回
路１，２に入力する信号レベルの内大きい方の信号レベ
ルＡが入力するＡＧＣ回路の出力レベルと等しくなる。
くＡの場合は、検波器１１，１２の出力の負の最大値は
等しく、トランジスタ３１，３２に流れる電流は等し
く、ダイオードの如き電流により抵抗値の異なる回路を
持たないので、共通コレクタ抵抗Ｒ１の両端の電圧は、
ＡＧＣ回路に入力する信号レベルの内大きい方の信号レ
ベルがＡの時の共通コレクタ抵抗Ｒ１の両端の電圧と等
しくなり、ＡＧＣ回路１，２の出力レベルは、ＡＧＣ回
路１，２に入力する信号レベルの内大きい方の信号レベ
ルＡが入力するＡＧＣ回路の出力レベルと等しくなる。
【００２１】図３では、スペースダイバーシティの主側
の信号はＡＧＣ回路１に入力し、副側の信号はＡＧＣ回
路２に入力し、出力は夫々検波器８１，８２にて検波さ
れ正の最大値が出力され、夫々抵抗Ｒ２８，Ｒ３１を介
して差動増幅器２１，２２の−側端子に入力し、差動増
幅器２１，２２の出力は夫々トランジスタ４１，４２の
ベースに入力する。
の信号はＡＧＣ回路１に入力し、副側の信号はＡＧＣ回
路２に入力し、出力は夫々検波器８１，８２にて検波さ
れ正の最大値が出力され、夫々抵抗Ｒ２８，Ｒ３１を介
して差動増幅器２１，２２の−側端子に入力し、差動増
幅器２１，２２の出力は夫々トランジスタ４１，４２の
ベースに入力する。
【００２２】トランジスタ４１，４２のコレクタは１０
Ｖの電源より抵抗５１，５２を介して接続され、エミッ
タは共通エミッタ抵抗Ｒ２を介してアースに接続されて
いる。
Ｖの電源より抵抗５１，５２を介して接続され、エミッ
タは共通エミッタ抵抗Ｒ２を介してアースに接続されて
いる。
【００２３】又抵抗５１，５２の両端の電圧は夫々抵抗
Ｒ２６，Ｒ２７、抵抗Ｒ２９，Ｒ３０にて分圧され夫々
差動増幅器２１，２２の＋側端子に負帰還され基準電圧
を与える。
Ｒ２６，Ｒ２７、抵抗Ｒ２９，Ｒ３０にて分圧され夫々
差動増幅器２１，２２の＋側端子に負帰還され基準電圧
を与える。
【００２４】共通エミッタ抵抗Ｒ２の両端の電圧は、抵
抗Ｒ３８，コンデンサＣ３よりなるフィルタを介してバ
ッフア６１に入力し増幅されて制御電圧となりＡＧＣ回
路１，２に与えられ、ＡＧＣ回路１，２を同じ利得で利
得制御するようにしている。
抗Ｒ３８，コンデンサＣ３よりなるフィルタを介してバ
ッフア６１に入力し増幅されて制御電圧となりＡＧＣ回
路１，２に与えられ、ＡＧＣ回路１，２を同じ利得で利
得制御するようにしている。
【００２５】そこで、例えばＡＧＣ回路１への入力レベ
ルが、ＡＧＣ回路２への入力レベルより高い場合は、検
波器８１の出力の正の最大値が、検波器８２の出力の正
の最大値より大きく、差動増幅器２１の出力が、差動増
幅器２２の出力より大きく、トランジスタ４１に流れる
電流の方がトランジスタ４２に流れる電流より大きく、
共通エミッタ抵抗Ｒ２の両端の電圧は差動増幅器２１の
出力にて定まり、この時の共通エミッタ抵抗Ｒ２の両端
の電圧は、抵抗Ｒ３８，コンデンサＣ３よりなるフィル
タを介してバッフア６１に入力し増幅されて制御電圧と
なりＡＧＣ回路１，２に与えられ、ＡＧＣ回路１，２を
同じ利得で利得制御し、検波器８１の正の最大値が差動
増幅器２１の基準電圧と等しくなるようになる。
ルが、ＡＧＣ回路２への入力レベルより高い場合は、検
波器８１の出力の正の最大値が、検波器８２の出力の正
の最大値より大きく、差動増幅器２１の出力が、差動増
幅器２２の出力より大きく、トランジスタ４１に流れる
電流の方がトランジスタ４２に流れる電流より大きく、
共通エミッタ抵抗Ｒ２の両端の電圧は差動増幅器２１の
出力にて定まり、この時の共通エミッタ抵抗Ｒ２の両端
の電圧は、抵抗Ｒ３８，コンデンサＣ３よりなるフィル
タを介してバッフア６１に入力し増幅されて制御電圧と
なりＡＧＣ回路１，２に与えられ、ＡＧＣ回路１，２を
同じ利得で利得制御し、検波器８１の正の最大値が差動
増幅器２１の基準電圧と等しくなるようになる。
【００２６】ＡＧＣ回路１，２に入力するレベルが等し
くＡの場合は、検波器８１，８２の出力の負の最大値は
等しく、トランジスタ４１，４２に流れる電流は等し
く、ダイオードの如き電流により抵抗値の異なる回路を
持たないので、共通エミッタ抵抗Ｒ２の両端の電圧は、
ＡＧＣ回路に入力する信号レベルの内大きい方の信号レ
ベルがＡの時の共通エミッタ抵抗Ｒ２の両端の電圧と等
しくなり、ＡＧＣ回路１，２の出力レベルは、ＡＧＣ回
路１，２に入力する信号レベルの内大きい方の信号レベ
ルＡが入力するＡＧＣ回路の出力レベルと等しくなる。
くＡの場合は、検波器８１，８２の出力の負の最大値は
等しく、トランジスタ４１，４２に流れる電流は等し
く、ダイオードの如き電流により抵抗値の異なる回路を
持たないので、共通エミッタ抵抗Ｒ２の両端の電圧は、
ＡＧＣ回路に入力する信号レベルの内大きい方の信号レ
ベルがＡの時の共通エミッタ抵抗Ｒ２の両端の電圧と等
しくなり、ＡＧＣ回路１，２の出力レベルは、ＡＧＣ回
路１，２に入力する信号レベルの内大きい方の信号レベ
ルＡが入力するＡＧＣ回路の出力レベルと等しくなる。
【００２７】図４は、３面アンテナスペースダイバーシ
ティの場合の共通ＡＧＣ回路で、各入力はＡＧＣ回路
１，２，３に入力し、同じ制御電圧で制御されＡＧＣ回
路１，２，３は同じ利得で自動利得制御するものであ
る。
ティの場合の共通ＡＧＣ回路で、各入力はＡＧＣ回路
１，２，３に入力し、同じ制御電圧で制御されＡＧＣ回
路１，２，３は同じ利得で自動利得制御するものであ
る。
【００２８】又ＡＧＣ回路１，２，３の出力は検波器１
１，１２，１３にて負の最大値を出力し、夫々抵抗Ｒ１
９，Ｒ２２，Ｒ２５を介して差動増幅器２１，２２，２
３の−側端子に入力するようにしている。
１，１２，１３にて負の最大値を出力し、夫々抵抗Ｒ１
９，Ｒ２２，Ｒ２５を介して差動増幅器２１，２２，２
３の−側端子に入力するようにしている。
【００２９】この場合の制御電圧出力回路は、図２の場
合に、ＡＧＣ回路３対応に、図２の例えばＡＧＣ回路２
対応の、差動増幅器２２，トランジスタ３２よりなる回
路相当の、差動増幅器２３，トランジスタ３３よりなる
回路を追加し、トランジスタ３３のコレクタを共通コレ
クタ抵抗Ｒ１６に接続し、ＡＧＣ回路１，２，３の内入
力レベルの一番高い方の検波器の出力にて共通コレクタ
抵抗Ｒ１６の両端の電圧を設定し、抵抗Ｒ３７，コンデ
ンサＣ２よりなるフイルタを介してバッフア６２に入力
し増幅して制御電圧としてＡＧＣ回路１，２，３に与え
るようにしている。
合に、ＡＧＣ回路３対応に、図２の例えばＡＧＣ回路２
対応の、差動増幅器２２，トランジスタ３２よりなる回
路相当の、差動増幅器２３，トランジスタ３３よりなる
回路を追加し、トランジスタ３３のコレクタを共通コレ
クタ抵抗Ｒ１６に接続し、ＡＧＣ回路１，２，３の内入
力レベルの一番高い方の検波器の出力にて共通コレクタ
抵抗Ｒ１６の両端の電圧を設定し、抵抗Ｒ３７，コンデ
ンサＣ２よりなるフイルタを介してバッフア６２に入力
し増幅して制御電圧としてＡＧＣ回路１，２，３に与え
るようにしている。
【００３０】この場合ＡＧＣ回路１，２，３への入力レ
ベルがＡで等しくなると、共通コレクタ抵抗Ｒ１６の両
端の電圧は、ＡＧＣ回路に入力する信号レベルの内大き
い方の信号レベルがＡの時の共通コレクタ抵抗Ｒ１６の
両端の電圧と等しくなり、ＡＧＣ回路１，２，３の出力
レベルは、ＡＧＣ回路１，２，３に入力する信号レベル
の内大きい方の信号レベルＡが入力するＡＧＣ回路の出
力レベルと等しくなる。
ベルがＡで等しくなると、共通コレクタ抵抗Ｒ１６の両
端の電圧は、ＡＧＣ回路に入力する信号レベルの内大き
い方の信号レベルがＡの時の共通コレクタ抵抗Ｒ１６の
両端の電圧と等しくなり、ＡＧＣ回路１，２，３の出力
レベルは、ＡＧＣ回路１，２，３に入力する信号レベル
の内大きい方の信号レベルＡが入力するＡＧＣ回路の出
力レベルと等しくなる。
【００３１】検波器が検波して正の最大値を出力する場
合は、図３の場合のＡＧＣ回路２対応部分の回路をＡＧ
Ｃ回路３対応に１つ追加し、共通エミッタ抵抗Ｒ２を共
通に使用するようにし、共通エミッタ抵抗Ｒ２の両端の
電圧を制御電圧とするようにすればよい。
合は、図３の場合のＡＧＣ回路２対応部分の回路をＡＧ
Ｃ回路３対応に１つ追加し、共通エミッタ抵抗Ｒ２を共
通に使用するようにし、共通エミッタ抵抗Ｒ２の両端の
電圧を制御電圧とするようにすればよい。
【００３２】
【発明の効果】以上詳細に説明せる如く本発明によれ
ば、スペースダイバーシティの主側，副側の入力レベル
が共に等しくＡとなった場合主側，副側のＡＧＣ回路の
出力レベルが、スペースダイバーシティの主側，副側の
入力レベルの内高い方のレベルがＡの場合のＡＧＣ回路
の出力レベルと等しくなる効果がある。
ば、スペースダイバーシティの主側，副側の入力レベル
が共に等しくＡとなった場合主側，副側のＡＧＣ回路の
出力レベルが、スペースダイバーシティの主側，副側の
入力レベルの内高い方のレベルがＡの場合のＡＧＣ回路
の出力レベルと等しくなる効果がある。
【図１】は本発明の原理ブロック図、
【図２】は本発明の実施例の共通ＡＧＣ回路のブロック
図、
図、
【図３】は本発明の他の実施例の共通ＡＧＣ回路のブロ
ック図、
ック図、
【図４】は本発明の実施例の３面アンテナスペースダイ
バーシティの場合の共通ＡＧＣ回路のブロック図、
バーシティの場合の共通ＡＧＣ回路のブロック図、
【図５】は従来例の共通ＡＧＣ回路のブロック図であ
る。
る。
【符号の説明】 １，２，３はＡＧＣ回路、 １１，１２，１３，８１，８２は検波器、 ２１，２２，２３は差動増幅器、 ３１，３２，３３，４１，４２はトランジスタ、 ５０は制御電圧出力回路、 ５１，５２，Ｒ１，Ｒ２，Ｒ１０〜Ｒ３９は抵抗、 Ｃ１〜Ｃ３はコンデンサ、 Ｄ１，Ｄ２はダイオードを示す。
Claims (2)
- 【請求項１】 複数の自動利得制御回路（１，２）の夫
々の出力に接続された検波器（１１，１２）にて最大値
を検出し、制御電圧出力回路（５０）に入力し、該制御
電圧出力回路（５０）の出力の制御電圧にて該複数の自
動利得制御回路（１，２）の利得を制御する共通自動利
得制御回路において、該制御電圧出力回路（５０）を、
該複数の自動利得制御回路（１，２）対応に差動増幅器
（２１，２２）を有し、夫々の差動増幅器の出力を夫
々、一方がアースの共通コレクタ抵抗（Ｒ１）にコレク
タが接続され、エミッタ側には負電圧が与えられた夫々
のトランジスタ（３１，３２）のベースに接続し、該共
通コレクタ抵抗（Ｒ１）より各差動増幅器（２１，２
２）の入力に分圧形で負帰還すると共に基準電圧を与え
るようにし、又該各差動増幅器（２１，２２）には夫々
の該検波器（１１，１２）にて検波した負の最大値を夫
々入力するようにしたことを特徴とする共通自動利得制
御回路。 - 【請求項２】 請求項１記載の制御電圧出力回路（５
０）を、複数の自動利得制御回路（１，２）対応に差動
増幅器（２１，２２）を有し、夫々の差動増幅器の出力
を夫々、一方がアースの共通エミッタ抵抗（Ｒ２）にエ
ミッタが接続され、正電圧よりコレクタ抵抗（５１，５
２）を介してコレクタに接続された夫々のトランジスタ
（４１，４２）のベースに接続し、該夫々のトランジス
タ（４１，４２）の該コレクタ抵抗（５１，５２）より
各差動増幅器（２１，２２）の入力に分圧形で負帰還す
ると共に基準電圧を与えるようにし、又該各差動増幅器
（２１，２２）には夫々の検波器（８１，８２）にて検
波した正の最大値を夫々入力するようにしたことを特徴
とする共通自動利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4301462A JPH06152478A (ja) | 1992-11-12 | 1992-11-12 | 共通自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4301462A JPH06152478A (ja) | 1992-11-12 | 1992-11-12 | 共通自動利得制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06152478A true JPH06152478A (ja) | 1994-05-31 |
Family
ID=17897191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4301462A Withdrawn JPH06152478A (ja) | 1992-11-12 | 1992-11-12 | 共通自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06152478A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1130772A2 (en) * | 2000-03-03 | 2001-09-05 | Matsushita Electric Industrial Co., Ltd. | Automatic gain controller and automatic gain control method, and radio communications apparatus equipped with automatic gain control function |
| WO2002007402A1 (en) * | 2000-07-17 | 2002-01-24 | Mitsubishi Denki Kabushiki Kaisha | Automatic gain control and wireless communication device |
-
1992
- 1992-11-12 JP JP4301462A patent/JPH06152478A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1130772A2 (en) * | 2000-03-03 | 2001-09-05 | Matsushita Electric Industrial Co., Ltd. | Automatic gain controller and automatic gain control method, and radio communications apparatus equipped with automatic gain control function |
| EP1130772A3 (en) * | 2000-03-03 | 2004-10-13 | Matsushita Electric Industrial Co., Ltd. | Automatic gain controller and automatic gain control method, and radio communications apparatus equipped with automatic gain control function |
| WO2002007402A1 (en) * | 2000-07-17 | 2002-01-24 | Mitsubishi Denki Kabushiki Kaisha | Automatic gain control and wireless communication device |
| US7065164B1 (en) | 2000-07-17 | 2006-06-20 | Mitsubishi Denki Kabushiki Kaisha | Automatic gain control and wireless communication device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6559717B1 (en) | Method and/or architecture for implementing a variable gain amplifier control | |
| US4256980A (en) | Electronic switchover circuit | |
| JPS60102028A (ja) | 無線周波数信号受信器用トランジスタ化された増幅器および混合器入力段 | |
| USH965H (en) | Differential amplifier with digitally controlled gain | |
| US4864248A (en) | Amplifier arrangement with controllable gain | |
| US4260956A (en) | Temperature compensating bias circuit | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| US4929908A (en) | Gain controllable amplifier circuit | |
| US6891405B2 (en) | Variable gain amplifier | |
| US4283683A (en) | Audio bridge circuit | |
| GB2295288A (en) | Wideband constant impedance amplifiers | |
| JPH06152478A (ja) | 共通自動利得制御回路 | |
| US5157347A (en) | Switching bridge amplifier | |
| US5028882A (en) | Multiple output operational amplifier | |
| CA1170730A (en) | Television intermediate frequency amplifier with feedback stabilization | |
| US4366443A (en) | Television intermediate frequency amplifier | |
| US5166983A (en) | Mute circuit for audio amplifiers | |
| CA1164997A (en) | Television automatic gain-control system | |
| JPS631768B2 (ja) | ||
| US4584536A (en) | Balance control circuit | |
| JPH0974322A (ja) | 可変利得増幅器 | |
| GB2074410A (en) | Variable emitter degeneration gain-controlled amplifier | |
| JPS5930330B2 (ja) | 自動利得制御回路 | |
| US3952259A (en) | Gain control apparatus | |
| US6369638B2 (en) | Power drive circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000201 |