JPS631768B2 - - Google Patents
Info
- Publication number
- JPS631768B2 JPS631768B2 JP55004404A JP440480A JPS631768B2 JP S631768 B2 JPS631768 B2 JP S631768B2 JP 55004404 A JP55004404 A JP 55004404A JP 440480 A JP440480 A JP 440480A JP S631768 B2 JPS631768 B2 JP S631768B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- constant current
- transistor
- field effect
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005669 field effect Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
Description
【発明の詳細な説明】
本発明は差動増幅器に関し、特に分流カスコー
ド型差動増幅器に関する。
ド型差動増幅器に関する。
斯の種カスコード型差動増幅器として、従来例
えば第１図に示すように入力側に高gmの電界効
果トランジスタ（以下FETと略称する）を用い
て利得やＳ／Ｎ比等改善すべくカスコード型差動
増幅器が提案されている。すなわち、第１図にお
いて入力端子１，２はそれぞれFET３，４のゲ
ート端子に接続され、FET３，４の各ソース端
子は共通接続されて定電流源５を介し第１の電源
端子例えば−電源端子６に接続される。
えば第１図に示すように入力側に高gmの電界効
果トランジスタ（以下FETと略称する）を用い
て利得やＳ／Ｎ比等改善すべくカスコード型差動
増幅器が提案されている。すなわち、第１図にお
いて入力端子１，２はそれぞれFET３，４のゲ
ート端子に接続され、FET３，４の各ソース端
子は共通接続されて定電流源５を介し第１の電源
端子例えば−電源端子６に接続される。
FET３，４の各ドレイン端子はそれぞれトラ
ンジスタ７，８の各エミツタに接続され、トラン
ジスタ７，８の各コレクタはそれぞれ抵抗器９，
１０を介して第２の電源端子例えば＋電源端子１
１に接続される。またトランジスタ７，８の各ベ
ースは共通接続され、定電流源１２を介して＋電
源端子１１に接続されると共に、定電圧素子１３
を介してFET３，４の各ソース端子の共通接続
点に接続される。このようにしてカスコード型差
動増幅器が構成される。そしてトランジスタ７，
８のコレクタに任意の負荷が接続される。第１図
では負荷として例えばカレントミラー負荷回路を
用いた場合を示している。
ンジスタ７，８の各エミツタに接続され、トラン
ジスタ７，８の各コレクタはそれぞれ抵抗器９，
１０を介して第２の電源端子例えば＋電源端子１
１に接続される。またトランジスタ７，８の各ベ
ースは共通接続され、定電流源１２を介して＋電
源端子１１に接続されると共に、定電圧素子１３
を介してFET３，４の各ソース端子の共通接続
点に接続される。このようにしてカスコード型差
動増幅器が構成される。そしてトランジスタ７，
８のコレクタに任意の負荷が接続される。第１図
では負荷として例えばカレントミラー負荷回路を
用いた場合を示している。
すなわち第１図においてトランジスタ７，８の
各コレクタにそれぞれトランジスタ１４，１５の
各ベースが接続される。これらのトランジスタ１
４，１５は差動増幅器として働く。したがつて第
１図は２段差動増幅器として動作する回路と云え
る。トランジスタ１４，１５の各エミツタは共通
接続され、抵抗器１６を介して＋電源端子１１に
接続される。またトランジスタ１４，１５の各コ
レクタはカレントミラー回路を構成するトランジ
スタ１７，１８の各コレクタにそれぞれ接続され
る。トランジスタ１７，１８の各エミツタはそれ
ぞれ抵抗器１９，２０を介して−電源端子６に接
続される。またトランジスタ１７，１８の各ベー
スは共通接続される。トランジスタ１７のベース
とコレクタは上述のカレントミラー回路を構成す
べく直結される。そしてトランジスタ１８のコレ
クタが出力端子２１に接続される。
各コレクタにそれぞれトランジスタ１４，１５の
各ベースが接続される。これらのトランジスタ１
４，１５は差動増幅器として働く。したがつて第
１図は２段差動増幅器として動作する回路と云え
る。トランジスタ１４，１５の各エミツタは共通
接続され、抵抗器１６を介して＋電源端子１１に
接続される。またトランジスタ１４，１５の各コ
レクタはカレントミラー回路を構成するトランジ
スタ１７，１８の各コレクタにそれぞれ接続され
る。トランジスタ１７，１８の各エミツタはそれ
ぞれ抵抗器１９，２０を介して−電源端子６に接
続される。またトランジスタ１７，１８の各ベー
スは共通接続される。トランジスタ１７のベース
とコレクタは上述のカレントミラー回路を構成す
べく直結される。そしてトランジスタ１８のコレ
クタが出力端子２１に接続される。
いま、第１図において、高gmのFET３，４を
用いたカスコード型の差動増幅器は例えば−
140dB以上を得ることを目標とすれば、動作電流
に比例するFETのgmは40ｍ以上を必要とする
ため、パラレルまたはシングルで使用してもその
動作電流として４〜10ｍＡ（片側）を必要として
いる。そして出力電圧を大きく取りたいときは差
動増幅器負荷すなわち抵抗器９，１０における両
端電圧は２〜4V位しか与えられないから、いま
抵抗器９，１０の両端電圧を最大の4Vとしても
動作電流４ｍＡでgmが20ｍとして抵抗器９，
１０の値Ｒが1Kだから、電圧利得G1は26dBと
なる。更に動作電流を８ｍＡにすればgmは約20
×√２ｍ、Ｒは500Ωになるのでこのときの電
圧利得G2はG2＝500×20×√２ｍ≒23dBとな
る。つまり抵抗器９，１０の両端の電圧を所定値
に設定した場合の電圧利得G1とG2の関係は G1＝gm・Ｒ ………(1) となる。
用いたカスコード型の差動増幅器は例えば−
140dB以上を得ることを目標とすれば、動作電流
に比例するFETのgmは40ｍ以上を必要とする
ため、パラレルまたはシングルで使用してもその
動作電流として４〜10ｍＡ（片側）を必要として
いる。そして出力電圧を大きく取りたいときは差
動増幅器負荷すなわち抵抗器９，１０における両
端電圧は２〜4V位しか与えられないから、いま
抵抗器９，１０の両端電圧を最大の4Vとしても
動作電流４ｍＡでgmが20ｍとして抵抗器９，
１０の値Ｒが1Kだから、電圧利得G1は26dBと
なる。更に動作電流を８ｍＡにすればgmは約20
×√２ｍ、Ｒは500Ωになるのでこのときの電
圧利得G2はG2＝500×20×√２ｍ≒23dBとな
る。つまり抵抗器９，１０の両端の電圧を所定値
に設定した場合の電圧利得G1とG2の関係は G1＝gm・Ｒ ………(1) となる。
この(2)式よりＳ／Ｎ比を良くするためgmを上
げようとすると初段利得はむしろ低下してくるこ
とがわかる。このため２段目の雑音の影響は大き
くなる傾向にあるのでＳ／Ｎ比の改善にも限界が
ある。
げようとすると初段利得はむしろ低下してくるこ
とがわかる。このため２段目の雑音の影響は大き
くなる傾向にあるのでＳ／Ｎ比の改善にも限界が
ある。
したがつて第１図の如き従来回路の場合、利得
とＳ／Ｎ比等をそれぞれ個別に最良の特性に設定
することが困難で、いずれか一方の特性を最良と
すると他方の特性を犠牲にしなければならない不
都合があつた。
とＳ／Ｎ比等をそれぞれ個別に最良の特性に設定
することが困難で、いずれか一方の特性を最良と
すると他方の特性を犠牲にしなければならない不
都合があつた。
本発明は斯る点に鑑み、簡単な回路構成で、諸
特性を個別に最良の特性に設定することができる
差動増幅器を提供するものである。
特性を個別に最良の特性に設定することができる
差動増幅器を提供するものである。
以下本発明の諸実施例を第２図および第３図に
基づいて詳しく説明する。
基づいて詳しく説明する。
第２図は本発明の第１実施例の回路構成を示す
ものである。第２図において第１図と対応する部
分には同一符号を付し、その詳細説明は省略す
る。本実施例ではFET３，４の各ドレイン端子
と＋電源端子１１との間に信号以外の分流電流を
流す定電流源２２，２３を設ける。そしてこれら
の定電流源２２，２３はその電流値を任意に設定
可能とされる。またFET３，４の共通接続点と
−電源端子６との間に定電流源５Ａを挿入し、こ
の定電流源５Ａもその電流値を任意に設定可能と
なるように構成する。
ものである。第２図において第１図と対応する部
分には同一符号を付し、その詳細説明は省略す
る。本実施例ではFET３，４の各ドレイン端子
と＋電源端子１１との間に信号以外の分流電流を
流す定電流源２２，２３を設ける。そしてこれら
の定電流源２２，２３はその電流値を任意に設定
可能とされる。またFET３，４の共通接続点と
−電源端子６との間に定電流源５Ａを挿入し、こ
の定電流源５Ａもその電流値を任意に設定可能と
なるように構成する。
つまりトランジスタ１４，１５等の２段目には
電圧信号で送り出すのであるからFET３，４に
流れる電流の全てを使う必要はなく、次段に必要
な電圧振幅さえ得られゝばよい。したがつて所望
の利得が得られるようトランジスタ７，８に流入
する電流をそれぞれ抵抗器９，１０で設定した
後、定電流源２２，２３によりそれぞれFET３，
４のgmが最大となるようにその電流値を設定す
る。もつともこの抵抗器９，１０と定電流源２
２，２３の設定の順序は上述と逆の順序で設定す
るようにしてもよい。なお定電流源２２，２３の
電流値の変更に伴つて、定電流源５Ａの電流値も
変更する。
電圧信号で送り出すのであるからFET３，４に
流れる電流の全てを使う必要はなく、次段に必要
な電圧振幅さえ得られゝばよい。したがつて所望
の利得が得られるようトランジスタ７，８に流入
する電流をそれぞれ抵抗器９，１０で設定した
後、定電流源２２，２３によりそれぞれFET３，
４のgmが最大となるようにその電流値を設定す
る。もつともこの抵抗器９，１０と定電流源２
２，２３の設定の順序は上述と逆の順序で設定す
るようにしてもよい。なお定電流源２２，２３の
電流値の変更に伴つて、定電流源５Ａの電流値も
変更する。
このように本実施例によれば、FETのgmと無
関係に差動増幅器の負荷抵抗すなわち抵抗器９，
１０の抵抗値Ｒを任意の利得となるよう設定でき
ると共に、FETのgmも定電流源２２，２３によ
り最良のＳ／Ｎ比が得られるよう最大に設定でき
る。したがつて利得設計とＳ／Ｎ比設計を独立し
て行うことができるので両者の特性を共に最良な
特性とすることができ、しかも回路構成が簡単で
ある。
関係に差動増幅器の負荷抵抗すなわち抵抗器９，
１０の抵抗値Ｒを任意の利得となるよう設定でき
ると共に、FETのgmも定電流源２２，２３によ
り最良のＳ／Ｎ比が得られるよう最大に設定でき
る。したがつて利得設計とＳ／Ｎ比設計を独立し
て行うことができるので両者の特性を共に最良な
特性とすることができ、しかも回路構成が簡単で
ある。
第３図は本発明の第２実施例の回路構成を示す
ものである。本実施例は第２図および第３図の両
方の回路を用いて所謂純粋コンプリメンタリイ構
成とした場合で、負荷端子２７，２８に上述の如
く任意の負荷回路を接続すればよい。斯る構成と
することにより本実施例でも第１実施例と同様の
作用効果が得られると共に、更に本実施例では出
力はプツシユプル出力として得られるので利得を
２倍とすることができる。
ものである。本実施例は第２図および第３図の両
方の回路を用いて所謂純粋コンプリメンタリイ構
成とした場合で、負荷端子２７，２８に上述の如
く任意の負荷回路を接続すればよい。斯る構成と
することにより本実施例でも第１実施例と同様の
作用効果が得られると共に、更に本実施例では出
力はプツシユプル出力として得られるので利得を
２倍とすることができる。
上述の如く本発明によれば、構成簡単にして利
得、Ｓ／Ｎ比等の諸特性を個別に設定できるの
で、各特性に応じて最良の特性を得ることがで
き、例えばオーデイオ機器等に用いて極めて有用
である。
得、Ｓ／Ｎ比等の諸特性を個別に設定できるの
で、各特性に応じて最良の特性を得ることがで
き、例えばオーデイオ機器等に用いて極めて有用
である。
また本発明によれば、信号を電源の正負のどち
ら側へもレベルシフトできるので、次段のデバイ
スの選択の自由度が増し、回路に汎用性をもたせ
ることができる。
ら側へもレベルシフトできるので、次段のデバイ
スの選択の自由度が増し、回路に汎用性をもたせ
ることができる。
なお上述の各実施例では、カスコード型差動増
幅器を構成するトランジスタ７，８および２４，
２５はバイポーラトランジスタの場合に付いて説
明したが所謂ユニポーラトランジスタすなわち
FETを用いてもよい。
幅器を構成するトランジスタ７，８および２４，
２５はバイポーラトランジスタの場合に付いて説
明したが所謂ユニポーラトランジスタすなわち
FETを用いてもよい。
また定電流源としては任意にその電流値を設定
できれば単体の定電流素子でもよいし、或いは複
数個の部品から成る定電流回路を用いてもよい。
できれば単体の定電流素子でもよいし、或いは複
数個の部品から成る定電流回路を用いてもよい。
第１図は従来の差動増幅器の一例を示す接続
図、第２図は本発明の一実施例を示す接続図、第
３図は本発明の他の実施例を示す接続図である。 ３，４は電界効果トランジスタ（FET）、５
Ａ，２２，２３は定電流源、７，８，２４，２５
はトランジスタである。
図、第２図は本発明の一実施例を示す接続図、第
３図は本発明の他の実施例を示す接続図である。 ３，４は電界効果トランジスタ（FET）、５
Ａ，２２，２３は定電流源、７，８，２４，２５
はトランジスタである。
Claims (1)
- １ カスコード接続された第１の負荷抵抗器、第
１のバイポーラトランジスタおよび第１の電界効
果トランジスタと第２の負荷抵抗器、第２のバイ
ポーラトランジスタおよび第２の電界効果トラン
ジスタとを備えた差動増幅器において、上記第１
のバイポーラトランジスタの主電流路と上記第１
の負荷抵抗器及び上記第２のバイポーラトランジ
スタの主電流路と第２の負荷抵抗器と夫々並列に
定電流源を設け、上記第１及び第２の電界効果ト
ランジスタのゲートに入力信号を供給して上記第
１及び第２のバイポーラトランジスタのコレクタ
より出力信号を取り出すと共に、上記定電流源の
電流を可変することにより上記第１および第２の
電界効果トランジスタの相互コンダクタンスgm
を制御するようにしたことを特徴とする差動増幅
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP440480A JPS56102107A (en) | 1980-01-18 | 1980-01-18 | Differential amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP440480A JPS56102107A (en) | 1980-01-18 | 1980-01-18 | Differential amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56102107A JPS56102107A (en) | 1981-08-15 |
| JPS631768B2 true JPS631768B2 (ja) | 1988-01-14 |
Family
ID=11583382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP440480A Granted JPS56102107A (en) | 1980-01-18 | 1980-01-18 | Differential amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56102107A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61264806A (ja) * | 1985-05-20 | 1986-11-22 | Fujitsu Ltd | 差動増幅器のオフセツト補正回路 |
| JP2513196B2 (ja) * | 1986-11-25 | 1996-07-03 | ソニー株式会社 | 差動増幅回路 |
| US4901031A (en) * | 1989-01-17 | 1990-02-13 | Burr-Brown Corporation | Common-base, source-driven differential amplifier |
| EP0810723B1 (en) * | 1996-05-31 | 2001-08-01 | STMicroelectronics S.r.l. | BICMOS transconductor differential stage for high-frequency filters |
| EP2688204A1 (en) * | 2011-11-14 | 2014-01-22 | Fuji Electric Co., Ltd. | Electric charge detection circuit |
| JP6572807B2 (ja) | 2016-03-14 | 2019-09-11 | 株式会社デンソーウェーブ | アンテナ装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5199959A (ja) * | 1975-01-29 | 1976-09-03 | Rca Corp |
-
1980
- 1980-01-18 JP JP440480A patent/JPS56102107A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5199959A (ja) * | 1975-01-29 | 1976-09-03 | Rca Corp |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56102107A (en) | 1981-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4933645A (en) | Amplifier having a constant-current bias circuit | |
| US4586000A (en) | Transformerless current balanced amplifier | |
| US5475343A (en) | Class AB complementary output stage | |
| US3725583A (en) | Volume and tone control for multi-channel audio systems | |
| JPH021401B2 (ja) | ||
| KR930002040B1 (ko) | 증폭기 | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| JPS631768B2 (ja) | ||
| US4369410A (en) | Monolithically integrable transistor amplifier having gain control means | |
| GB2295289A (en) | Wideband constant impedance amplifiers | |
| US4757275A (en) | Wideband closed loop amplifier | |
| US5028882A (en) | Multiple output operational amplifier | |
| JPH0369441B2 (ja) | ||
| JPH0626287B2 (ja) | 増幅装置 | |
| JPH0712128B2 (ja) | 増幅器 | |
| US5166983A (en) | Mute circuit for audio amplifiers | |
| JPH06276037A (ja) | オーディオ用パワーアンプ | |
| JP2719251B2 (ja) | 主信号通路とハイパスフィルター特性の補助的な信号通路を有するノイズ減衰回路 | |
| JPH0527282B2 (ja) | ||
| JPH0339933Y2 (ja) | ||
| US4620108A (en) | Means providing independently controlled superimposed AC and DC voltages | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH0746763B2 (ja) | 多段信号伝送装置 | |
| JPH0535606B2 (ja) | ||
| JPS6259485B2 (ja) |