JPS61264806A - 差動増幅器のオフセツト補正回路 - Google Patents
差動増幅器のオフセツト補正回路Info
- Publication number
- JPS61264806A JPS61264806A JP10594785A JP10594785A JPS61264806A JP S61264806 A JPS61264806 A JP S61264806A JP 10594785 A JP10594785 A JP 10594785A JP 10594785 A JP10594785 A JP 10594785A JP S61264806 A JPS61264806 A JP S61264806A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- resistor
- constant current
- differential amplifier
- offset voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
入力端子に接続されたトランジスタと、出力端子に接続
されたトランジスタとをカスコード接続した差動増幅器
に於いて、カスコード接続点に定電流源を接続し、その
電流を調整して差動増幅器のオフセット電圧を補正する
ものである。
されたトランジスタとをカスコード接続した差動増幅器
に於いて、カスコード接続点に定電流源を接続し、その
電流を調整して差動増幅器のオフセット電圧を補正する
ものである。
本発明は、抵抗やトランジスタ等のばらつきによって生
じるオフセット電圧を補正する差動増幅器のオフセット
補正回路に関するものである。
じるオフセット電圧を補正する差動増幅器のオフセット
補正回路に関するものである。
差動増幅する１対のトランジスタからなる従来の差動増
幅器は、例えば、第３図に示すように、入力端子ＩＮＩ
、ＩＮ２にそれぞれベースが接続され、エミッタがそれ
ぞれ抵抗Ｒ１１，Ｒ１２を介して共通の定電流源Ｃ１１
１に接続されたトランジスタＱ１１．Ｑ１２から構成さ
れ、コレクタにそれぞれ抵抗Ｒ１３，Ｒ１４を介して電
圧Ｖ ｃｃが加えられ、又コレクタに出力端子０ＵＴＩ
、０ＵＴ２が接続されている。
幅器は、例えば、第３図に示すように、入力端子ＩＮＩ
、ＩＮ２にそれぞれベースが接続され、エミッタがそれ
ぞれ抵抗Ｒ１１，Ｒ１２を介して共通の定電流源Ｃ１１
１に接続されたトランジスタＱ１１．Ｑ１２から構成さ
れ、コレクタにそれぞれ抵抗Ｒ１３，Ｒ１４を介して電
圧Ｖ ｃｃが加えられ、又コレクタに出力端子０ＵＴＩ
、０ＵＴ２が接続されている。
入力端子ＩＮＩ、ＩＮ２に加えられた入力信号■ＩＮ＋
＋ ＶＩＮＩと、出力端子０ＵＴＩ、０ＵＴ２の出力信
号■。ＵＴＩ＋ ｖｏｕア２との関係は、理想的には
Ｖｏｕｔ＋ ＶＯＬＩＴ２＝ （Ｒ１３／Ｒ１１）
（ＶＩＮＩ ＶＩＮりとなり、差動増幅が行われ
る。
＋ ＶＩＮＩと、出力端子０ＵＴＩ、０ＵＴ２の出力信
号■。ＵＴＩ＋ ｖｏｕア２との関係は、理想的には
Ｖｏｕｔ＋ ＶＯＬＩＴ２＝ （Ｒ１３／Ｒ１１）
（ＶＩＮＩ ＶＩＮりとなり、差動増幅が行われ
る。
しかし、差動増幅器、を構成する抵抗Ｒ１１〜Ｒ１４の
イ直及びトランジスタＱｌ１、Ｑ１２の■。
イ直及びトランジスタＱｌ１、Ｑ１２の■。
、ｈＦｔ特性のばらつきによって、入力端子ＩＮ１、Ｉ
Ｎ２に加えられる入力信号レベルが等しい時に、出力端
子ＯＵＴ’１、０ＵＴ２の出力信号レベルに差が生じる
場合がある。即ち、オフセット電圧が生じる。これを補
正する為に、定電流源Ｃ１１２、Ｃ１１３をトランジス
タＱｌ１、Ｑ１２のエミッタに接続し、その定電流源Ｃ
ｌＩ２．Ｃ１１３を調整するものである。なお■。６．
■、は電源電圧である。
Ｎ２に加えられる入力信号レベルが等しい時に、出力端
子ＯＵＴ’１、０ＵＴ２の出力信号レベルに差が生じる
場合がある。即ち、オフセット電圧が生じる。これを補
正する為に、定電流源Ｃ１１２、Ｃ１１３をトランジス
タＱｌ１、Ｑ１２のエミッタに接続し、その定電流源Ｃ
ｌＩ２．Ｃ１１３を調整するものである。なお■。６．
■、は電源電圧である。
定電流源Ｃ１１２，Ｃ１１３を調整して、オフセット電
圧の補正を行うことができるが、トランジスタＱ１１．
Ｑ１２に流れる電流が異なるようになることから、動作
点が変化して増幅特性の不平衡が生じる欠点がある。又
トランジスタＱ１１、Ｃ１２はエミッタ接地型となり、
出力端子０ＵＴ１．０ＵＴ２側から見て、トランジスタ
Ｑｌ１、Ｃ１２及び定電流源Ｃ１１２，Ｃ１１３の寄生
容量が高周波特性に影響を及ぼし、周波数利得特性の劣
化が生じる欠点があった。
圧の補正を行うことができるが、トランジスタＱ１１．
Ｑ１２に流れる電流が異なるようになることから、動作
点が変化して増幅特性の不平衡が生じる欠点がある。又
トランジスタＱ１１、Ｃ１２はエミッタ接地型となり、
出力端子０ＵＴ１．０ＵＴ２側から見て、トランジスタ
Ｑｌ１、Ｃ１２及び定電流源Ｃ１１２，Ｃ１１３の寄生
容量が高周波特性に影響を及ぼし、周波数利得特性の劣
化が生じる欠点があった。
本発明は、前述の従来の欠点を改善することを目的とす
るものである。
るものである。
本発明の差動増幅器のオフセット補正回路は、第１図の
原理説明図を参照して説明すると、入力端子ＩＮ１．Ｉ
Ｎ２にそれぞれベースを接続し、エミッタにそれぞれ抵
抗Ｒ１，Ｒ２を介して定電流源ＣＩＩを接続した第１及
び第２のトランジスタＱ１、Ｑ２と、このトランジスタ
Ｑ１、Ｑ２のコレクタにそれぞれエミッタを接続し、ベ
ースにそれぞれ基準電圧Ｖｒｌを印加し、コレクタに出
力端子０［ＪＴ１、０ＵＴ２を接続すると共に、抵抗Ｒ
３，Ｒ４を介して電圧ｖｃｏを加える第３及び第４のト
ランジスタＱ３．Ｑ４とによって差動増幅器を構成し、
第３及び第４のトランジスタＱ３、Ｃ４のエミッタに電
流調整が可能の定電流源ＣＩ２．Ｃ１０をそれぞれ接続
して、この定電流源ＣＩ２．Ｃ１０の電流を調整するこ
とにより、オフセット電圧を補正するものである。
原理説明図を参照して説明すると、入力端子ＩＮ１．Ｉ
Ｎ２にそれぞれベースを接続し、エミッタにそれぞれ抵
抗Ｒ１，Ｒ２を介して定電流源ＣＩＩを接続した第１及
び第２のトランジスタＱ１、Ｑ２と、このトランジスタ
Ｑ１、Ｑ２のコレクタにそれぞれエミッタを接続し、ベ
ースにそれぞれ基準電圧Ｖｒｌを印加し、コレクタに出
力端子０［ＪＴ１、０ＵＴ２を接続すると共に、抵抗Ｒ
３，Ｒ４を介して電圧ｖｃｏを加える第３及び第４のト
ランジスタＱ３．Ｑ４とによって差動増幅器を構成し、
第３及び第４のトランジスタＱ３、Ｃ４のエミッタに電
流調整が可能の定電流源ＣＩ２．Ｃ１０をそれぞれ接続
して、この定電流源ＣＩ２．Ｃ１０の電流を調整するこ
とにより、オフセット電圧を補正するものである。
第３及び第４のトランジスタＱ３．Ｑ４はベース接地型
となるので、負荷と入力回路とが分離されて内部帰還が
少なく、高周波特性が良くなり、第３及び第４のトラン
ジスタＱ３．Ｑ４のエミッタ・インピーダンスは非常に
小さいものとなって、出力端子０ＵＴＩ、０ＵＴ２側に
、第１及び第２のトランジスタＱ１、Ｑ２及び定電流源
ＣＩ２、Ｃ【３の寄生容量の影響が小さくなる。又オフ
セント電圧を補正する為に定電流源ＣＩ２．Ｃ１３を調
整しても、入力端子ＩＮＩ、ＩＮ２に接続されたトラン
ジスタＱ１、Ｑ２に流れる電流は直接的に影響されない
ので、動作点が変化と７ないことになる。従って、周波
数利得特性を劣化させずに、オフセット電圧を補正する
ことができる。
となるので、負荷と入力回路とが分離されて内部帰還が
少なく、高周波特性が良くなり、第３及び第４のトラン
ジスタＱ３．Ｑ４のエミッタ・インピーダンスは非常に
小さいものとなって、出力端子０ＵＴＩ、０ＵＴ２側に
、第１及び第２のトランジスタＱ１、Ｑ２及び定電流源
ＣＩ２、Ｃ【３の寄生容量の影響が小さくなる。又オフ
セント電圧を補正する為に定電流源ＣＩ２．Ｃ１３を調
整しても、入力端子ＩＮＩ、ＩＮ２に接続されたトラン
ジスタＱ１、Ｑ２に流れる電流は直接的に影響されない
ので、動作点が変化と７ないことになる。従って、周波
数利得特性を劣化させずに、オフセット電圧を補正する
ことができる。
以下図面を参照して本発明の実施例について詳細に説明
する。
する。
第２図は本発明の実施例の回路図であり、Ｑ１〜Ｑ４は
第１〜第４のトランジスタ、Ｑ５〜Ｑ７は定電流源を構
成するトランジスタ、Ｃ８はベース電圧形成用のトラン
ジスタ、ＩＮＩ、ＩＮ２は入力端子、０ｔＪＴ１．０Ｕ
Ｔ２は出力端子、Ｒ１−Ｒ９は抵抗、ＲＶは可変抵抗、
ＶＣＣ，ＶＥＥは電源電圧、Ｖｒ１、Ｖｒ２は基準電圧
である。
第１〜第４のトランジスタ、Ｑ５〜Ｑ７は定電流源を構
成するトランジスタ、Ｃ８はベース電圧形成用のトラン
ジスタ、ＩＮＩ、ＩＮ２は入力端子、０ｔＪＴ１．０Ｕ
Ｔ２は出力端子、Ｒ１−Ｒ９は抵抗、ＲＶは可変抵抗、
ＶＣＣ，ＶＥＥは電源電圧、Ｖｒ１、Ｖｒ２は基準電圧
である。
トランジスタＱ１、Ｑ２のベースにはそれぞれ入力端子
ＩＮＩ、ＩＮ２が接続され、エミッタにはそれぞれ抵抗
Ｒ１，Ｒ２を介して定電流源を構成するトランジスタＱ
５が接続されている。
ＩＮＩ、ＩＮ２が接続され、エミッタにはそれぞれ抵抗
Ｒ１，Ｒ２を介して定電流源を構成するトランジスタＱ
５が接続されている。
又トランジスタＱ１．Ｑ２のコレクタにそれぞれトラン
ジスタＱ３．Ｑ４のエミッタが接続され、そのトランジ
スタＱ３．Ｑ４のベースにそれぞれ基準電圧Ｖｒｌが加
えられ、コレクタにそれぞれ出力端子０ＵＴＩ、０ＵＴ
２が接続されると共に、抵抗Ｒ３，Ｒ４を介して電圧Ｖ
ＣＣが加えられる。この基準電圧Ｖｒｌは、第１及び第
２のトランジスタＱ１、Ｑ２が飽和しないような値に選
定されるものである。前述の第１と第３のトランジスタ
Ｑ１、Ｑ３の接続構成及び第２と第４のトランジスタＱ
２．Ｑ４の接続構成が、所謂Ｅ−Ｂカスコード接続であ
り、トランジスタＱ１．Ｑ２はエミッタ接地型を構成し
、トランジスタＱ３．Ｑ４はベース接地型を構成するこ
とになる。
ジスタＱ３．Ｑ４のエミッタが接続され、そのトランジ
スタＱ３．Ｑ４のベースにそれぞれ基準電圧Ｖｒｌが加
えられ、コレクタにそれぞれ出力端子０ＵＴＩ、０ＵＴ
２が接続されると共に、抵抗Ｒ３，Ｒ４を介して電圧Ｖ
ＣＣが加えられる。この基準電圧Ｖｒｌは、第１及び第
２のトランジスタＱ１、Ｑ２が飽和しないような値に選
定されるものである。前述の第１と第３のトランジスタ
Ｑ１、Ｑ３の接続構成及び第２と第４のトランジスタＱ
２．Ｑ４の接続構成が、所謂Ｅ−Ｂカスコード接続であ
り、トランジスタＱ１．Ｑ２はエミッタ接地型を構成し
、トランジスタＱ３．Ｑ４はベース接地型を構成するこ
とになる。
このような構成によって差動増幅器が構成されるもので
あり、入力端子ＩＮＩ、ＩＮ２に加えられた入力信号の
差動増幅が行われ、出力端子０ＵＴ１、０ＵＴ２から増
幅出力信号が出力されて、後段の回路に転送される。
あり、入力端子ＩＮＩ、ＩＮ２に加えられた入力信号の
差動増幅が行われ、出力端子０ＵＴ１、０ＵＴ２から増
幅出力信号が出力されて、後段の回路に転送される。
又第３及び第４のトランジスタＱ３．Ｑ４のエミッタ（
第１及び第２のトランジスタＱ１．Ｑ２のコレクタ）に
、それぞれ定電流源を構成するトランジスタＱ６．Ｑ７
が接続され、トランジスタＱ６．Ｑ７に流れる電流を調
整する為の可変抵抗ＲＶが、トランジスタＱ６．Ｑ７の
エミッタ間に接続されている。定電流源を構成するトラ
ンジスタＱ５〜Ｑ７のベース電圧はトランジスタＱ８及
び抵抗Ｒ８，Ｒ９を介して設定する。
第１及び第２のトランジスタＱ１．Ｑ２のコレクタ）に
、それぞれ定電流源を構成するトランジスタＱ６．Ｑ７
が接続され、トランジスタＱ６．Ｑ７に流れる電流を調
整する為の可変抵抗ＲＶが、トランジスタＱ６．Ｑ７の
エミッタ間に接続されている。定電流源を構成するトラ
ンジスタＱ５〜Ｑ７のベース電圧はトランジスタＱ８及
び抵抗Ｒ８，Ｒ９を介して設定する。
出力端子０ＵＴＩ、０ＵＴ２に現れるオフセット電圧は
、可変抵抗ＲＶを調整し、トランジスタＱ６．Ｑ７に流
れる電流を相反するように設定して補正することができ
るものである。例えば、抵抗Ｒ３の値が抵抗Ｒ４の値よ
り大きいことにより、オフセット電圧が生じる場合は、
トランジスタＱ６に流れる電流よりトランジスタＱ７に
流れる電流が大きくなるように、可変抵抗ＲＶの可動片
をトランジスタＱ７側へ移動させ、それによって、トラ
ンジスタＱ７のエミッタ抵抗を小さくすれば良いことに
なる。
、可変抵抗ＲＶを調整し、トランジスタＱ６．Ｑ７に流
れる電流を相反するように設定して補正することができ
るものである。例えば、抵抗Ｒ３の値が抵抗Ｒ４の値よ
り大きいことにより、オフセット電圧が生じる場合は、
トランジスタＱ６に流れる電流よりトランジスタＱ７に
流れる電流が大きくなるように、可変抵抗ＲＶの可動片
をトランジスタＱ７側へ移動させ、それによって、トラ
ンジスタＱ７のエミッタ抵抗を小さくすれば良いことに
なる。
この実施例に於いては、１個の可変抵抗ＲＶによってオ
フセフ）電圧の補正を行う調整が可能となり、簡単な構
成で且つ調整が容易となるものである。
フセフ）電圧の補正を行う調整が可能となり、簡単な構
成で且つ調整が容易となるものである。
本発明は前述の実施例にのみ限定されるものではなく、
例えば、定電流源を構成するトランジスタＱ６．Ｑ７の
電流調整を、前述の可変抵抗ＲＶによる以外に、個々の
エミッタ抵抗を調整する構成とすることも可能である。
例えば、定電流源を構成するトランジスタＱ６．Ｑ７の
電流調整を、前述の可変抵抗ＲＶによる以外に、個々の
エミッタ抵抗を調整する構成とすることも可能である。
又トランジスタＱ１〜Ｑ８はｎｐｎ ）ランジスタを用
いた場合であるが、ｐｎｐ）ランジスタを用いることも
勿論可能であり、その場合は、エミッタとコレクタとの
表現を反転すれば良いことになる。
いた場合であるが、ｐｎｐ）ランジスタを用いることも
勿論可能であり、その場合は、エミッタとコレクタとの
表現を反転すれば良いことになる。
以上説明したように、本発明は、第１と第３のトランジ
スタＱ１、Ｑ３とをＥ−Ｂカスコード接続し、第２と第
４のトランジスタＱ２．Ｑ４とをＥ−Ｂカスコード接続
して差動増幅器を構成し、第３及び第４のトランジスタ
Ｑ３．Ｑ４のエミッタにそれぞれ電流調整が可能な定電
流源ＣＩ２゜Ｃ１０を接続したものであり、第３及び第
４のトランジスタＱ３．Ｑ４がベース接地構成であるこ
とから、そのエミッタ・インピーダンスが小さくなり、
それによって、出力端子ＯＵ Ｔ １ 、 Ｏ’Ｕ−Ｔ
２側゛に第１及び第２のトランジスタＱ１、Ｑ２（７）
寄生容量が影響しないものとなり、又定電流源Ｃ１２、
Ｃ１０の電流調整によっても、入力端子ＩＮ１．．ＩＮ
２に接続された第１及び第２のトランジスタＱ１、Ｑ２
の動作点が変化しないので、周波数利得特性を劣化させ
ることなく、オフセット電圧を補正することができる。
スタＱ１、Ｑ３とをＥ−Ｂカスコード接続し、第２と第
４のトランジスタＱ２．Ｑ４とをＥ−Ｂカスコード接続
して差動増幅器を構成し、第３及び第４のトランジスタ
Ｑ３．Ｑ４のエミッタにそれぞれ電流調整が可能な定電
流源ＣＩ２゜Ｃ１０を接続したものであり、第３及び第
４のトランジスタＱ３．Ｑ４がベース接地構成であるこ
とから、そのエミッタ・インピーダンスが小さくなり、
それによって、出力端子ＯＵ Ｔ １ 、 Ｏ’Ｕ−Ｔ
２側゛に第１及び第２のトランジスタＱ１、Ｑ２（７）
寄生容量が影響しないものとなり、又定電流源Ｃ１２、
Ｃ１０の電流調整によっても、入力端子ＩＮ１．．ＩＮ
２に接続された第１及び第２のトランジスタＱ１、Ｑ２
の動作点が変化しないので、周波数利得特性を劣化させ
ることなく、オフセット電圧を補正することができる。
第１図は本発明の原理説明図、第２図は本発明の実施例
の回路図、第３図は従来例の回路図である。 Ｑ１〜Ｑ４は第１〜第４のトランジスタ、Ｑ５〜Ｑ７は
定電流源を構成するトランジスタ、Ｑ８はトランジスタ
、ＩＮＩ、ＩＮ２は入力端子、０ＵＴＩ、０ＵＴ２は出
力端子、Ｒ１−Ｒ９は抵抗、Ｒｖは可変抵抗、ＶＣＣ＋
■ＥＥは電源電圧、Ｖｒｌは基準電圧である。
の回路図、第３図は従来例の回路図である。 Ｑ１〜Ｑ４は第１〜第４のトランジスタ、Ｑ５〜Ｑ７は
定電流源を構成するトランジスタ、Ｑ８はトランジスタ
、ＩＮＩ、ＩＮ２は入力端子、０ＵＴＩ、０ＵＴ２は出
力端子、Ｒ１−Ｒ９は抵抗、Ｒｖは可変抵抗、ＶＣＣ＋
■ＥＥは電源電圧、Ｖｒｌは基準電圧である。
Claims (1)
- 【特許請求の範囲】 入力端子（ＩＮ１、ＩＮ２）にそれぞれベースが接続さ
れ、エミッタがそれぞれ抵抗（Ｒ１、Ｒ２）を介して共
通の定電流源（ＣＩ１）に接続された第１及び第２のト
ランジスタ（Ｑ１、Ｑ２）と、 該第１及び第２のトランジスタ（Ｑ１、Ｑ２）のコレク
タにそれぞれエミッタが接続され、ベースにそれぞれ基
準電圧（Ｖｒ１）が印加され、コレクタにそれぞれ出力
端子（ＯＵＴ１、ＯＵＴ２）が接続されると共に抵抗（
Ｒ３、Ｒ４）を介して電源が接続された第３及び第４の
トランジスタ（Ｑ３、Ｑ４）とを有する差動増幅器に於
いて、前記第３及び第４のトランジスタ（Ｑ３、Ｑ４）
のエミッタにそれぞれ接続し、電流を調整可能とした定
電流源（ＣＩ２、ＣＩ３）を接続したことを特徴とする
差動増幅器のオフセット補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10594785A JPS61264806A (ja) | 1985-05-20 | 1985-05-20 | 差動増幅器のオフセツト補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10594785A JPS61264806A (ja) | 1985-05-20 | 1985-05-20 | 差動増幅器のオフセツト補正回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61264806A true JPS61264806A (ja) | 1986-11-22 |
Family
ID=14421036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10594785A Pending JPS61264806A (ja) | 1985-05-20 | 1985-05-20 | 差動増幅器のオフセツト補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61264806A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01162408A (ja) * | 1987-12-18 | 1989-06-26 | Sanyo Electric Co Ltd | 差動増幅回路 |
| US5365191A (en) * | 1991-02-27 | 1994-11-15 | Rohm Co., Ltd. | Offset reducing circuit for differential amplifier |
| JP2004088742A (ja) * | 2002-06-25 | 2004-03-18 | Matsushita Electric Ind Co Ltd | オフセット制御回路及び信号処理装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56102107A (en) * | 1980-01-18 | 1981-08-15 | Sony Corp | Differential amplifier |
-
1985
- 1985-05-20 JP JP10594785A patent/JPS61264806A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56102107A (en) * | 1980-01-18 | 1981-08-15 | Sony Corp | Differential amplifier |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01162408A (ja) * | 1987-12-18 | 1989-06-26 | Sanyo Electric Co Ltd | 差動増幅回路 |
| US5365191A (en) * | 1991-02-27 | 1994-11-15 | Rohm Co., Ltd. | Offset reducing circuit for differential amplifier |
| JP2004088742A (ja) * | 2002-06-25 | 2004-03-18 | Matsushita Electric Ind Co Ltd | オフセット制御回路及び信号処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5148121A (en) | Amplifier circuit designed for use in a bipolar integrated circuit, for amplifying an input signal selected by a switch circuit | |
| JPH04227106A (ja) | 高周波数クロス接合折返しカスコード回路 | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| JPS6333727B2 (ja) | ||
| JPS61264806A (ja) | 差動増幅器のオフセツト補正回路 | |
| JPH01198816A (ja) | 広帯域差動増幅器 | |
| US4267521A (en) | Compound transistor circuitry | |
| JP2504075B2 (ja) | トランジスタ増幅器 | |
| JPS631768B2 (ja) | ||
| JPS62117403A (ja) | カレントミラ−回路 | |
| JPH0526814Y2 (ja) | ||
| JP2600239B2 (ja) | 増幅器 | |
| JPS641785Y2 (ja) | ||
| JPH066612Y2 (ja) | 可変利得回路 | |
| JPS6123852Y2 (ja) | ||
| JP3441260B2 (ja) | 差動増幅回路におけるオフセット調整回路 | |
| JPS6223135Y2 (ja) | ||
| JPS6113403B2 (ja) | ||
| JPH0339933Y2 (ja) | ||
| JPS6119547Y2 (ja) | ||
| JPH0328580Y2 (ja) | ||
| JP2759156B2 (ja) | 増幅回路 | |
| JPH0528825Y2 (ja) | ||
| JP2656273B2 (ja) | Ａｇｃ検波器の調整回路 | |
| JPH06112744A (ja) | 利得制御増幅器 |