JP2759156B2 - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JP2759156B2 JP2759156B2 JP1060776A JP6077689A JP2759156B2 JP 2759156 B2 JP2759156 B2 JP 2759156B2 JP 1060776 A JP1060776 A JP 1060776A JP 6077689 A JP6077689 A JP 6077689A JP 2759156 B2 JP2759156 B2 JP 2759156B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- base
- amplifier circuit
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、SEPP出力形の増幅回路に関し、特に必要直
流入力電圧を下げ、高入力抵抗を実現した増幅回路に関
する。
流入力電圧を下げ、高入力抵抗を実現した増幅回路に関
する。
従来のSEPP出力形の増幅回路は、第２図に示すよう
に、入力端子１にトランジスタQ1と抵抗R1からなる高入
力抵抗のエミッタホロワを接続し、そのトランジスタQ1
の出力側に、トランジスタQ2からなるドライブ段を接続
し、そのトランジスタQ2の負荷回路にトランジスタQ3、
ダイオードD1、抵抗R2からなるバイアス回路を接続し
て、SEPP回路を構成する出力トランジスタQ4、Q5はこの
バイアス回路によってアイドリング電流を供給してい
た。２は定電流源、３は出力端子、R2はトランジスタQ3
のバイアス抵抗、R3、R4はトランジスタQ4、Q5の保護抵
抗である。
に、入力端子１にトランジスタQ1と抵抗R1からなる高入
力抵抗のエミッタホロワを接続し、そのトランジスタQ1
の出力側に、トランジスタQ2からなるドライブ段を接続
し、そのトランジスタQ2の負荷回路にトランジスタQ3、
ダイオードD1、抵抗R2からなるバイアス回路を接続し
て、SEPP回路を構成する出力トランジスタQ4、Q5はこの
バイアス回路によってアイドリング電流を供給してい
た。２は定電流源、３は出力端子、R2はトランジスタQ3
のバイアス抵抗、R3、R4はトランジスタQ4、Q5の保護抵
抗である。
このように、第２図に示す増幅回路では、各段毎（各
機能毎）をトランジスタを使用して構成していた。
機能毎）をトランジスタを使用して構成していた。
このため、入力端子１に必要な電圧が、トランジスタ
Q1とQ2のベース・エミッタ間電圧の合計値の2VBE（＝1.
4v）となり、この回路の初段にトランスコンダクタンス
差動増幅回路を接続すると、同相入力電圧範囲が狭くな
るという欠点があった。すなわち、上記差動増幅回路の
同相入力電圧を0.7v以下にすることができなかった。
Q1とQ2のベース・エミッタ間電圧の合計値の2VBE（＝1.
4v）となり、この回路の初段にトランスコンダクタンス
差動増幅回路を接続すると、同相入力電圧範囲が狭くな
るという欠点があった。すなわち、上記差動増幅回路の
同相入力電圧を0.7v以下にすることができなかった。
本発明はこのような点に鑑みてなされたものであり、
その目的は必要入力電圧を従来の半分程度まで低下さ
せ、しかも高入力抵抗特性を持たせた増幅回路を提供す
ることである。
その目的は必要入力電圧を従来の半分程度まで低下さ
せ、しかも高入力抵抗特性を持たせた増幅回路を提供す
ることである。
このために本発明は、入力端子にベースが接続される
ドライブ用トランジスタと、該ドライブ用トランジスタ
で駆動されるSEPP回路と、該SEPP回路にアイドリング電
流を流すためのバイアス回路とを具備する増幅回路であ
って、 上記バイアス回路を、ベース・エミッタが直列的に接
続され必要バイアス電圧を発生する第１及び第２のトラ
ンジスタから構成し、その一方のトランジスタをマルチ
コレクタ化して該マルチコレクタの１個により上記ドラ
イブ用トランジスタに必要ベース電流を供給するように
した。
ドライブ用トランジスタと、該ドライブ用トランジスタ
で駆動されるSEPP回路と、該SEPP回路にアイドリング電
流を流すためのバイアス回路とを具備する増幅回路であ
って、 上記バイアス回路を、ベース・エミッタが直列的に接
続され必要バイアス電圧を発生する第１及び第２のトラ
ンジスタから構成し、その一方のトランジスタをマルチ
コレクタ化して該マルチコレクタの１個により上記ドラ
イブ用トランジスタに必要ベース電流を供給するように
した。
以下、本発明の実施例について説明する。第１図はそ
の一実施例の増幅回路を示す図である。第２図と同一の
ものには同一の符号を付した。
の一実施例の増幅回路を示す図である。第２図と同一の
ものには同一の符号を付した。
本実施例では、トランジスタQ2のベースを直接入力端
子１に接続し、またバイアス回路として、トランジスタ
Q3とそのトランジスタQ3と逆極性のマルチコレクタ（コ
レクタ面積は1:1）トランジスタQ6を使用している。す
なわち、両トランジスタQ3とQ6のベースを共通接続する
と共に、そのトランジスタQ6のコレクタの一方をベース
に、他方を入力端子１に接続し、エミッタには定電流源
２を接続している。R5は小さい値（ほぼ零）のバイアス
調整抵抗である。
子１に接続し、またバイアス回路として、トランジスタ
Q3とそのトランジスタQ3と逆極性のマルチコレクタ（コ
レクタ面積は1:1）トランジスタQ6を使用している。す
なわち、両トランジスタQ3とQ6のベースを共通接続する
と共に、そのトランジスタQ6のコレクタの一方をベース
に、他方を入力端子１に接続し、エミッタには定電流源
２を接続している。R5は小さい値（ほぼ零）のバイアス
調整抵抗である。
いま、定電流源２の電流値をIoとすると、トランジス
タQ2のコレクタ電流はIoとなり、そのベース電流I
b2は、そのトランジスタQ2の直流電流増幅率をhFEとす
ると、 Ib2＝Io/hFE だけ必要となる。
タQ2のコレクタ電流はIoとなり、そのベース電流I
b2は、そのトランジスタQ2の直流電流増幅率をhFEとす
ると、 Ib2＝Io/hFE だけ必要となる。
一方、トランジスタQ3のコレクタ電流もIoであり、上
記トランジスタQ2と同一特性のものを使用すると、この
トランジスタQ3のベース電流Ib3も、 Ib3＝Io/hFE＝Ib2 と同一となる。
記トランジスタQ2と同一特性のものを使用すると、この
トランジスタQ3のベース電流Ib3も、 Ib3＝Io/hFE＝Ib2 と同一となる。
そこで、この電流Ib3をトランジスタQ6で発生させ
て、そのコレクタからトランジスタQ3のベース及びトラ
ンジスタQ2のベースに流入させると、入力端子１に流入
する電流I1は、 I1＝Ib2−Ib3＝０ となり、極めて入力抵抗の高い構成を実現できる。この
とき、入力端子１に必要な電圧はトランジスタQ2のベー
ス・エミッタ間電圧であり、0.7vで済む。従って、従来
よりも0.7vだけ同相入力範囲が広がることになる。
て、そのコレクタからトランジスタQ3のベース及びトラ
ンジスタQ2のベースに流入させると、入力端子１に流入
する電流I1は、 I1＝Ib2−Ib3＝０ となり、極めて入力抵抗の高い構成を実現できる。この
とき、入力端子１に必要な電圧はトランジスタQ2のベー
ス・エミッタ間電圧であり、0.7vで済む。従って、従来
よりも0.7vだけ同相入力範囲が広がることになる。
また、トランジスタQ3のベース・エミッタとトランジ
スタQ6のベース・エミッタは直列接続されるので、ここ
においてトランジスタQ4、Q5にアイドリング電流を流す
に必要なバイアス（2VBE≒1.4v）が生成される。
スタQ6のベース・エミッタは直列接続されるので、ここ
においてトランジスタQ4、Q5にアイドリング電流を流す
に必要なバイアス（2VBE≒1.4v）が生成される。
なお、抵抗R5は上述したようにバイアス電圧の調整用
であり、抵抗R3、R4で調整可能であれば、省略すること
ができる。
であり、抵抗R3、R4で調整可能であれば、省略すること
ができる。
また、バイアス回路のトランジスタQ3、Q6は出力トラ
ンジスタQ4、Q5と全く同じ温度特性をもつので、アイド
リング電流の温度変化が少なく、温度変化があってもク
ロスオーバ歪が発生することはない。
ンジスタQ4、Q5と全く同じ温度特性をもつので、アイド
リング電流の温度変化が少なく、温度変化があってもク
ロスオーバ歪が発生することはない。
以上説明したように本発明によれば、必要入力直流電
圧を低下させることができると同時に高入力抵抗を実現
でき、本回路の前段に差動増幅回路を組み合わせてオペ
アンプを構成する際に、同相入力電圧の範囲を広げるこ
とができる。更に、回路が単純で低価格を達成でき、ア
イドリング電流の温度依存性が小さいという利点もあ
る。
圧を低下させることができると同時に高入力抵抗を実現
でき、本回路の前段に差動増幅回路を組み合わせてオペ
アンプを構成する際に、同相入力電圧の範囲を広げるこ
とができる。更に、回路が単純で低価格を達成でき、ア
イドリング電流の温度依存性が小さいという利点もあ
る。
第１図は本発明の増幅回路の一実施例の回路図、第２図
は従来の増幅回路の回路図である。 １……入力端子、２……定電流源、３……出力端子。
は従来の増幅回路の回路図である。 １……入力端子、２……定電流源、３……出力端子。
Claims (1)
- 【請求項１】入力端子にベースが接続されるドライブ用
トランジスタと、該ドライブ用トランジスタで駆動され
るSEPP回路と、該SEPP回路にアイドリング電流を流すた
めのバイアス回路とを具備する増幅回路であって、 上記バイアス回路を、ベース・エミッタが直列的に接続
され必要バイアス電圧を発生する第１及び第２のトラン
ジスタから構成し、その一方のトランジスタをマルチコ
レクタ化して該マルチコレクタの１個により上記ドライ
ブ用トランジスタに必要ベース電流を供給するようにし
たことを特徴とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1060776A JP2759156B2 (ja) | 1989-03-15 | 1989-03-15 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1060776A JP2759156B2 (ja) | 1989-03-15 | 1989-03-15 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02241211A JPH02241211A (ja) | 1990-09-25 |
| JP2759156B2 true JP2759156B2 (ja) | 1998-05-28 |
Family
ID=13152028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1060776A Expired - Fee Related JP2759156B2 (ja) | 1989-03-15 | 1989-03-15 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2759156B2 (ja) |
-
1989
- 1989-03-15 JP JP1060776A patent/JP2759156B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02241211A (ja) | 1990-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5475343A (en) | Class AB complementary output stage | |
| JPS6119170B2 (ja) | ||
| JPS6156642B2 (ja) | ||
| US5392002A (en) | Low voltage bipolar negative impedance converter | |
| JPH0714135B2 (ja) | フィルタ回路 | |
| US4723111A (en) | Amplifier arrangement | |
| JPH08237054A (ja) | 利得可変回路 | |
| US5162751A (en) | Amplifier arrangement | |
| US5469106A (en) | Voltage controlled amplifier which reduces differential gain | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| JPH0612859B2 (ja) | 差動増幅器回路 | |
| US5070308A (en) | Working point adjusting circuit for a power amplifier | |
| JPS60257610A (ja) | 能動負荷回路 | |
| JPS6313571B2 (ja) | ||
| JP2759156B2 (ja) | 増幅回路 | |
| JPH0787314B2 (ja) | 増幅器 | |
| JPH04369105A (ja) | 増幅器 | |
| US4267521A (en) | Compound transistor circuitry | |
| JPH0618300B2 (ja) | ダ−リントントランジスタ装置 | |
| JPH0773170B2 (ja) | 差動増幅回路 | |
| JP2557552B2 (ja) | ピーククリップ回路 | |
| JPH06276037A (ja) | オーディオ用パワーアンプ | |
| JPH03154508A (ja) | 増幅器回路 | |
| JP2520219Y2 (ja) | 電力増幅器 | |
| JP2661358B2 (ja) | レベルシフト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |