JPH04369105A - 増幅器 - Google Patents
増幅器Info
- Publication number
- JPH04369105A JPH04369105A JP3144886A JP14488691A JPH04369105A JP H04369105 A JPH04369105 A JP H04369105A JP 3144886 A JP3144886 A JP 3144886A JP 14488691 A JP14488691 A JP 14488691A JP H04369105 A JPH04369105 A JP H04369105A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- output
- circuit
- input
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims abstract description 12
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 12
- 239000000872 buffer Substances 0.000 description 18
- 238000010586 diagram Methods 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 101000582320 Homo sapiens Neurogenic differentiation factor 6 Proteins 0.000 description 1
- 102100030589 Neurogenic differentiation factor 6 Human genes 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3217—Modifications of amplifiers to reduce non-linear distortion in single ended push-pull amplifiers
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【技術分野】本発明は、増幅器に関する。
【０００２】
【背景技術】従来の増幅器を図４に示す。図４において
、信号源１から出力された信号が入力端子２を介して増
幅度Ｇの差動アンプ３の正側入力端子に供給される。 差動アンプ３の出力は、増幅度Ａの出力バッファ・アン
プ４に供給される。出力バッファ・アンプ４の出力は、
増幅度Ｂの帰還回路５を介して差動アンプ３の負側入力
端子に供給されると共に出力端子６を介して負荷ＲＬ
に供給される。
、信号源１から出力された信号が入力端子２を介して増
幅度Ｇの差動アンプ３の正側入力端子に供給される。 差動アンプ３の出力は、増幅度Ａの出力バッファ・アン
プ４に供給される。出力バッファ・アンプ４の出力は、
増幅度Ｂの帰還回路５を介して差動アンプ３の負側入力
端子に供給されると共に出力端子６を介して負荷ＲＬ
に供給される。
【０００３】以上の如き従来の増幅器においては、帰還
量は増幅度Ｇ、Ａ、Ｂの積に応じた値となる。この帰還
量を大にするほど歪が低減されるが、発振マージンを確
保しなければならないので、帰還量には上限があり、歪
を十分に低減することは困難であった。
量は増幅度Ｇ、Ａ、Ｂの積に応じた値となる。この帰還
量を大にするほど歪が低減されるが、発振マージンを確
保しなければならないので、帰還量には上限があり、歪
を十分に低減することは困難であった。
【０００４】
【発明の目的】本発明は、歪を十分に低減することがで
きる増幅器を提供することを目的とする。
きる増幅器を提供することを目的とする。
【０００５】
【発明の構成】本発明による増幅器は、増幅回路と、１
に略等しい増幅度にて前記増幅回路の入出力間の差を増
幅する差動増幅回路と、入力信号と前記差動増幅回路の
出力信号とを加算して前記増幅回路の入力端子に供給す
る加算回路とからなっている。
に略等しい増幅度にて前記増幅回路の入出力間の差を増
幅する差動増幅回路と、入力信号と前記差動増幅回路の
出力信号とを加算して前記増幅回路の入力端子に供給す
る加算回路とからなっている。
【０００６】
【発明の作用】本発明による増幅器においては、増幅回
路の入出力信号間の差を増幅する差動増幅回路の出力が
加算回路によって入力信号に加算され、上記増幅回路の
伝達特性における非直線性が補正されて歪のない出力信
号が得られる。
路の入出力信号間の差を増幅する差動増幅回路の出力が
加算回路によって入力信号に加算され、上記増幅回路の
伝達特性における非直線性が補正されて歪のない出力信
号が得られる。
【０００７】
【実施例】以下、本発明の実施例につき図１乃至図３を
参照して詳細に説明する。図１において、差動アンプ３
、帰還回路５、負荷ＲＬ は、図４の回路と同様に接続
されている。しかしながら、本例においては差動アンプ
３の出力は加算回路８の一方の入力端子に供給されてい
る。加算回路８の他方の入力端子には差動アンプ９の出
力が供給されている。差動アンプ９の正側入力端子は、
出力バッファ・アンプ４の入力端子に接続され、かつ差
動アンプ９の負側入力端子は、出力バッファ・アンプ４
の出力端子に接続されている。また、加算回路８の出力
は、出力バッファ・アンプ４の入力になっている。
参照して詳細に説明する。図１において、差動アンプ３
、帰還回路５、負荷ＲＬ は、図４の回路と同様に接続
されている。しかしながら、本例においては差動アンプ
３の出力は加算回路８の一方の入力端子に供給されてい
る。加算回路８の他方の入力端子には差動アンプ９の出
力が供給されている。差動アンプ９の正側入力端子は、
出力バッファ・アンプ４の入力端子に接続され、かつ差
動アンプ９の負側入力端子は、出力バッファ・アンプ４
の出力端子に接続されている。また、加算回路８の出力
は、出力バッファ・アンプ４の入力になっている。
【０００８】以上の構成において、出力バッファ・アン
プ４の増幅度をＡとし、差動アンプ９の増幅度をＣとし
、差動アンプ３の出力をＶｉとし、加算回路８の出力を
Ｖｉ´とし、出力端子６に導出される出力信号をＶｏと
すれば、下記数式１及び数式２が成立する。
プ４の増幅度をＡとし、差動アンプ９の増幅度をＣとし
、差動アンプ３の出力をＶｉとし、加算回路８の出力を
Ｖｉ´とし、出力端子６に導出される出力信号をＶｏと
すれば、下記数式１及び数式２が成立する。
【０００９】
【数１】
【００１０】
【数２】
【００１１】数式１をＶｉ´について解くと、下記数式
３が得られる。
３が得られる。
【００１２】
【数３】
【００１３】数式３を数式２に代入すると下記数式４が
得られる。
得られる。
【００１４】
【数４】
【００１５】数式４を変形してＶｏ／Ｖｉを求めると下
記数式５が得られる。
記数式５が得られる。
【００１６】
【数５】
【００１７】数式５において、差動アンプ９の増幅度Ｃ
を１に設定すれば、Ｖｏ／Ｖｉ＝１となり、出力バッフ
ァ・アンプ４の増幅度Ａに起因する歪はゼロとなる。図
１の増幅器において、差動アンプ３、加算回路８、出力
バッファ・アンプ４及び帰還回路５で形成されている帰
還ループをオープンにしたときの歪は、当該帰還ループ
をクローズにした場合、１／（１＋帰還量）に圧縮され
る。従って、帰還量を大にすることで低歪率化を図るこ
とができる。しかしながら、帰還量を大にすると、発振
マージンが小になるため、上記帰還ループのみによって
は十分に低歪率化を図ることができない。ところが、出
力バッファ・アンプ４の歪を原理的にゼロとすることが
できるので、上記帰還ループをオープンにした場合の歪
が大幅に改善される。このため、図１の増幅器において
は帰還量を大にしなくても十分に低歪率化を図ることが
できる。
を１に設定すれば、Ｖｏ／Ｖｉ＝１となり、出力バッフ
ァ・アンプ４の増幅度Ａに起因する歪はゼロとなる。図
１の増幅器において、差動アンプ３、加算回路８、出力
バッファ・アンプ４及び帰還回路５で形成されている帰
還ループをオープンにしたときの歪は、当該帰還ループ
をクローズにした場合、１／（１＋帰還量）に圧縮され
る。従って、帰還量を大にすることで低歪率化を図るこ
とができる。しかしながら、帰還量を大にすると、発振
マージンが小になるため、上記帰還ループのみによって
は十分に低歪率化を図ることができない。ところが、出
力バッファ・アンプ４の歪を原理的にゼロとすることが
できるので、上記帰還ループをオープンにした場合の歪
が大幅に改善される。このため、図１の増幅器において
は帰還量を大にしなくても十分に低歪率化を図ることが
できる。
【００１８】図２は、図１の増幅器の各部の具体回路例
を示す回路図である。図２においては、図１における加
算回路８、出力バッファ・アンプ４、差動アンプ９、出
力端子６、負荷７に対応する部分のみが示されている。 図２において、入力信号Ｖｉは、加算回路８における抵
抗Ｒ１ の一端に供給される。抵抗Ｒ１ の他端は、Ｎ
ＰＮトランジスタＱ３ のベースに接続されており、こ
の抵抗Ｒ１ の他端には出力バッファ・アンプ４の入出
力間電位差を増幅する差動アンプ９の出力が供給されて
いる。この抵抗Ｒ１ によって入力信号Ｖｉと差動アン
プ９の出力とが加算される。トランジスタＱ３ のコレ
クタには、電源電圧＋Ｖｃｃが印加されている。また、
このトランジスタＱ３ のエミッタと電源電圧−ＶＥＥ
の供給ライン間には定電流源Ｉ３ が接続されている。 これらトランジスタＱ３ 及び定電流源Ｉ３ によって
エミッタ・フォロワ・アンプが形成されている。このエ
ミッタ・フォロワ・アンプによって抵抗Ｒ１ による加
算出力が緩衝増幅され、出力バッファ・アンプ４に供給
される。
を示す回路図である。図２においては、図１における加
算回路８、出力バッファ・アンプ４、差動アンプ９、出
力端子６、負荷７に対応する部分のみが示されている。 図２において、入力信号Ｖｉは、加算回路８における抵
抗Ｒ１ の一端に供給される。抵抗Ｒ１ の他端は、Ｎ
ＰＮトランジスタＱ３ のベースに接続されており、こ
の抵抗Ｒ１ の他端には出力バッファ・アンプ４の入出
力間電位差を増幅する差動アンプ９の出力が供給されて
いる。この抵抗Ｒ１ によって入力信号Ｖｉと差動アン
プ９の出力とが加算される。トランジスタＱ３ のコレ
クタには、電源電圧＋Ｖｃｃが印加されている。また、
このトランジスタＱ３ のエミッタと電源電圧−ＶＥＥ
の供給ライン間には定電流源Ｉ３ が接続されている。 これらトランジスタＱ３ 及び定電流源Ｉ３ によって
エミッタ・フォロワ・アンプが形成されている。このエ
ミッタ・フォロワ・アンプによって抵抗Ｒ１ による加
算出力が緩衝増幅され、出力バッファ・アンプ４に供給
される。
【００１９】出力バッファ・アンプ４は、ＮＰＮトラン
ジスタＱ１ 、ＰＮＰトランジスタＱ２ 、定電流源Ｉ
１ 、Ｉ２ 、ダイオードＤ１ 、Ｄ２ によって構成
されるコンプリメンタリ・プッシュプルアンプからなっ
ている。すなわち、出力バッファ・アンプ４において、
ＮＰＮトランジスタＱ１ 及びＰＮＰトランジスタＱ２
の両エミッタは、出力端子６及び差動アンプ９の負側
入力端子に接続されている。トランジスタＱ１ のコレ
クタには電源電圧Ｖｃｃが印加されている。トランジス
タＱ２ のコレクタには電源電圧−ＶＥＥが印加されて
いる。トランジスタＱ１及びＱ２ の両ベース間にはベ
ースバイアス用のダイオードＤ１ 、Ｄ２ が直列接続
されている。トランジスタＱ１ のベースと電源電圧Ｖ
ｃｃの供給ライン間には定電流源Ｉ１ が接続され、ト
ランジスタＱ２ のベースと電源電圧−ＶＥＥの供給ラ
イン間には定電流源Ｉ２ が接続されている。これらダ
イオードＤ１ 、Ｄ２ 及び定電流源Ｉ１ 、Ｉ２ に
よってトランジスタＱ１ 及びＱ２ にアイドル電流を
流すためのバイアス電圧がトランジスタＱ１ 、Ｑ２
のベース間に発生する。ダイオードＤ１ 、Ｄ２ の直
列接続点が出力バッファ・アンプ４の入力端子になって
おり、このダイオードＤ１ 、Ｄ２の直列接続点及び差
動アンプ９の正側入力端子に加算回路８の出力が供給さ
れている。
ジスタＱ１ 、ＰＮＰトランジスタＱ２ 、定電流源Ｉ
１ 、Ｉ２ 、ダイオードＤ１ 、Ｄ２ によって構成
されるコンプリメンタリ・プッシュプルアンプからなっ
ている。すなわち、出力バッファ・アンプ４において、
ＮＰＮトランジスタＱ１ 及びＰＮＰトランジスタＱ２
の両エミッタは、出力端子６及び差動アンプ９の負側
入力端子に接続されている。トランジスタＱ１ のコレ
クタには電源電圧Ｖｃｃが印加されている。トランジス
タＱ２ のコレクタには電源電圧−ＶＥＥが印加されて
いる。トランジスタＱ１及びＱ２ の両ベース間にはベ
ースバイアス用のダイオードＤ１ 、Ｄ２ が直列接続
されている。トランジスタＱ１ のベースと電源電圧Ｖ
ｃｃの供給ライン間には定電流源Ｉ１ が接続され、ト
ランジスタＱ２ のベースと電源電圧−ＶＥＥの供給ラ
イン間には定電流源Ｉ２ が接続されている。これらダ
イオードＤ１ 、Ｄ２ 及び定電流源Ｉ１ 、Ｉ２ に
よってトランジスタＱ１ 及びＱ２ にアイドル電流を
流すためのバイアス電圧がトランジスタＱ１ 、Ｑ２
のベース間に発生する。ダイオードＤ１ 、Ｄ２ の直
列接続点が出力バッファ・アンプ４の入力端子になって
おり、このダイオードＤ１ 、Ｄ２の直列接続点及び差
動アンプ９の正側入力端子に加算回路８の出力が供給さ
れている。
【００２０】差動アンプ９は、電圧電流変換機能を有し
ており、その相互コンダクタンスをｇｍ１ とすると、
加算回路８における抵抗Ｒ１ の抵抗値に対してｇｍ１
・Ｒ１ ＝１となるように構成されている。この相互
コンダクタンスｇｍ１ によって差動アンプ９が電圧電
流変換機能を有さずかつその増幅度が１である場合と同
様の作用が働くようになっている。
ており、その相互コンダクタンスをｇｍ１ とすると、
加算回路８における抵抗Ｒ１ の抵抗値に対してｇｍ１
・Ｒ１ ＝１となるように構成されている。この相互
コンダクタンスｇｍ１ によって差動アンプ９が電圧電
流変換機能を有さずかつその増幅度が１である場合と同
様の作用が働くようになっている。
【００２１】以上の構成において、出力バッファ・アン
プ４の入力端子に供給される入力電圧をＶｉ´とし、ト
ランジスタＱ１ 、Ｑ２ のエミッタ電流をｉｅ１ 、
ｉｅ２ とし、負荷ＲＬ に流れる電流をｉｏ とした
ときのＶｉ´とｉｅ１ 、ｉｅ２ 、ｉｏ との関係は
、図３のグラフに示すごとくなる。図３において、実線
ａはＶｉ´とｉｅ１ との関係を示す特性曲線、実線ｂ
はＶｉ´とｉｅ２ との関係を示す特性曲線、破線ｃは
Ｖｉ´とｉｏ との関係を示す特性曲線である。また、
点Ｐ１ 、Ｐ２ はエミッタ電流ｉｅ１ 、ｉｅ２ の
各々のアイドル電流値を示している。これらエミッタ電
流ｉｅ１ 、ｉｅ２ の各々のアイドル電流値の大きさ
は互いにほぼ等しく、正負の符号は互いに逆になってい
る。周知のごとく、アイドル電流値の値を小さく設定す
ると、Ｖｉ´とｉｅ１ 、ｉｅ２ の関係を示す特性曲
線の非直線性がＶｉ´とｉｏ との関係を示す特性曲線
に影響を与え、いわゆるクロスオーバー歪が増大する。 しかしながら、図２の回路構成においては、差動アンプ
９と加算回路８によってこのクロスオーバー歪を完全に
除去することができるのである。
プ４の入力端子に供給される入力電圧をＶｉ´とし、ト
ランジスタＱ１ 、Ｑ２ のエミッタ電流をｉｅ１ 、
ｉｅ２ とし、負荷ＲＬ に流れる電流をｉｏ とした
ときのＶｉ´とｉｅ１ 、ｉｅ２ 、ｉｏ との関係は
、図３のグラフに示すごとくなる。図３において、実線
ａはＶｉ´とｉｅ１ との関係を示す特性曲線、実線ｂ
はＶｉ´とｉｅ２ との関係を示す特性曲線、破線ｃは
Ｖｉ´とｉｏ との関係を示す特性曲線である。また、
点Ｐ１ 、Ｐ２ はエミッタ電流ｉｅ１ 、ｉｅ２ の
各々のアイドル電流値を示している。これらエミッタ電
流ｉｅ１ 、ｉｅ２ の各々のアイドル電流値の大きさ
は互いにほぼ等しく、正負の符号は互いに逆になってい
る。周知のごとく、アイドル電流値の値を小さく設定す
ると、Ｖｉ´とｉｅ１ 、ｉｅ２ の関係を示す特性曲
線の非直線性がＶｉ´とｉｏ との関係を示す特性曲線
に影響を与え、いわゆるクロスオーバー歪が増大する。 しかしながら、図２の回路構成においては、差動アンプ
９と加算回路８によってこのクロスオーバー歪を完全に
除去することができるのである。
【００２２】
【発明の効果】以上詳述した如く本発明による増幅器に
おいては、増幅回路の入出力信号間の差を増幅する差動
増幅器の出力を加算器により入力信号に加算することに
よって上記増幅回路の歪を除去するようにしたので、増
幅器全体での帰還量を大にして発振マージンを低下させ
ることなく、歪の低減を図ることができる。また、本発
明によれば、コンプリメンタリ・プッシュプル・アンプ
のアイドル電流を増加させることなく、クロス・オーバ
ー歪を低減することができるので、放熱設計上の制限で
電流制限のあるコンプリメンタリ・プッシュプル・アン
プに適用して好適である。
おいては、増幅回路の入出力信号間の差を増幅する差動
増幅器の出力を加算器により入力信号に加算することに
よって上記増幅回路の歪を除去するようにしたので、増
幅器全体での帰還量を大にして発振マージンを低下させ
ることなく、歪の低減を図ることができる。また、本発
明によれば、コンプリメンタリ・プッシュプル・アンプ
のアイドル電流を増加させることなく、クロス・オーバ
ー歪を低減することができるので、放熱設計上の制限で
電流制限のあるコンプリメンタリ・プッシュプル・アン
プに適用して好適である。
【図１】本発明の一実施例を示す回路ブロック図である
。
。
【図２】図１の増幅器の各部の具体回路例を示す回路図
である。
である。
【図３】図２の回路の各部の作用を示すグラフである。
【図４】従来の増幅器を示す回路ブロック図である。
３，９……差動アンプ
４……出力バッファ・アンプ
８……加算回路
Claims (2)
- 【請求項１】 増幅回路と、１に略等しい増幅度にて
前記増幅回路の入出力間の差を増幅する差動増幅回路と
、入力信号と前記差動増幅回路の出力信号とを加算して
前記増幅回路の入力端子に供給する加算回路とからなる
ことを特徴とする増幅器。 - 【請求項２】 前記差動増幅回路は、所定の相互コン
ダクタンスにて入力電圧を電流に変換する電圧電流変換
器からなり、かつ前記加算回路は、前記差動増幅回路の
出力端子と前記増幅回路の入力端子間に接続された抵抗
素子からなり、前記相互コンダクタンスと前記抵抗素子
の抵抗値との積が１に略等しいことを特徴とする請求項
１記載の増幅器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3144886A JPH04369105A (ja) | 1991-06-17 | 1991-06-17 | 増幅器 |
| US07/791,167 US5179352A (en) | 1991-06-17 | 1991-11-13 | Amplifier with distortion reducing feedback |
| DE4141016A DE4141016A1 (de) | 1991-06-17 | 1991-12-12 | Verstaerkungseinrichtung |
| FR9115949A FR2677823B1 (fr) | 1991-06-17 | 1991-12-20 | Dispositif amplificateur. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3144886A JPH04369105A (ja) | 1991-06-17 | 1991-06-17 | 増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04369105A true JPH04369105A (ja) | 1992-12-21 |
Family
ID=15372655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3144886A Pending JPH04369105A (ja) | 1991-06-17 | 1991-06-17 | 増幅器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5179352A (ja) |
| JP (1) | JPH04369105A (ja) |
| DE (1) | DE4141016A1 (ja) |
| FR (1) | FR2677823B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH077337A (ja) * | 1993-06-16 | 1995-01-10 | Nec Corp | 両極性電圧／電流変換回路 |
| JP2010081406A (ja) * | 2008-09-26 | 2010-04-08 | Kyocera Corp | 送信機および信号処理方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5768399A (en) * | 1994-10-17 | 1998-06-16 | Audio Technica U.S., Inc. | Low distortion amplifier |
| US5781068A (en) * | 1996-03-14 | 1998-07-14 | Nikon Corporation | Transadmittance amplifier for a motor |
| NO301098B1 (no) * | 1996-07-22 | 1997-09-08 | Dynamic Precision | Effektforsterker |
| RU2177204C2 (ru) * | 2000-03-10 | 2001-12-20 | Огаркова Нина Сергеевна | Способ усиления электрических сигналов |
| US7064605B2 (en) * | 2003-12-22 | 2006-06-20 | Silicon Laboratories Inc. | Circuit and method of establishing DC bias levels in an RF power amplifier |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2363094A1 (de) * | 1973-12-19 | 1975-07-03 | Computer Ges Konstanz | Gegentaktverstaerker mit hohem ausgangsund begrenztem kurzschlusstrom |
| US3969682A (en) * | 1974-10-21 | 1976-07-13 | Oberheim Electronics Inc. | Circuit for dynamic control of phase shift |
| US3980967A (en) * | 1975-03-14 | 1976-09-14 | Bell Telephone Laboratories, Incorporated | Differential feedback amplifier with frequency-shaped reference signal |
| SU1192109A1 (ru) * | 1980-06-06 | 1985-11-15 | Проектно-технологический и научно-исследовательский институт научно-производственного объединения "Темп" | Усилитель |
| JPS5738008A (en) * | 1980-08-19 | 1982-03-02 | Hitachi Ltd | Output amplifier |
| JPS5753113A (en) * | 1980-09-17 | 1982-03-30 | Pioneer Electronic Corp | Push-pull amplifier |
| JPS57164603A (en) * | 1981-04-03 | 1982-10-09 | Nippon Gakki Seizo Kk | Amplifier |
| JPS57164604A (en) * | 1981-04-03 | 1982-10-09 | Nippon Gakki Seizo Kk | Amplifier |
| US4476442A (en) * | 1981-04-03 | 1984-10-09 | Nippon Gakki Seizo Kabushiki Kaisha | Amplifier with distortion cancellation |
| JPS57188113A (en) * | 1981-05-14 | 1982-11-19 | Sanyo Electric Co Ltd | Power amplifying circuit |
| JPS5813004A (ja) * | 1981-07-16 | 1983-01-25 | Sanyo Electric Co Ltd | 電力増幅回路 |
| JPS5850806A (ja) * | 1981-09-21 | 1983-03-25 | Toshiba Corp | 増幅装置 |
| JPS5933911A (ja) * | 1982-08-20 | 1984-02-24 | Pioneer Electronic Corp | エミツタホロワ型ｓｅｐｐ回路 |
| US4521740A (en) * | 1983-02-18 | 1985-06-04 | Pioneer Electronic Corporation | Bias current compensated amplifier |
| JPS60127805A (ja) * | 1983-12-14 | 1985-07-08 | Nippon Gakki Seizo Kk | 歪打消増幅回路 |
| JPS61203708A (ja) * | 1985-03-07 | 1986-09-09 | Toshiba Corp | 非反転増幅器の歪補正回路 |
| SU1305826A1 (ru) * | 1985-07-24 | 1987-04-23 | Simakov Vladimir E | Двухтактный усилитель мощности |
| JPS62116004A (ja) * | 1985-11-15 | 1987-05-27 | Hitachi Electronics Eng Co Ltd | ドライバ |
| DE3727248A1 (de) * | 1986-09-01 | 1988-03-10 | Suhl Feinmesszeugfab Veb | Leistungsverstaerker fuer eine induktive last |
| US4970470A (en) * | 1989-10-10 | 1990-11-13 | Analog Devices, Incorporated | DC-coupled transimpedance amplifier |
-
1991
- 1991-06-17 JP JP3144886A patent/JPH04369105A/ja active Pending
- 1991-11-13 US US07/791,167 patent/US5179352A/en not_active Expired - Fee Related
- 1991-12-12 DE DE4141016A patent/DE4141016A1/de not_active Ceased
- 1991-12-20 FR FR9115949A patent/FR2677823B1/fr not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH077337A (ja) * | 1993-06-16 | 1995-01-10 | Nec Corp | 両極性電圧／電流変換回路 |
| JP2010081406A (ja) * | 2008-09-26 | 2010-04-08 | Kyocera Corp | 送信機および信号処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2677823A1 (fr) | 1992-12-18 |
| FR2677823B1 (fr) | 1998-02-06 |
| DE4141016A1 (de) | 1992-12-24 |
| US5179352A (en) | 1993-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4595883A (en) | Emitter-follower type single-ended push-pull circuit | |
| JPH0452645B2 (ja) | ||
| US3914704A (en) | Feedback amplifier | |
| US4723111A (en) | Amplifier arrangement | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| JPH04369107A (ja) | 差動増幅器 | |
| JPH0369441B2 (ja) | ||
| US4607233A (en) | Push-pull amplifier circuit with stable class AB operation | |
| US5179352A (en) | Amplifier with distortion reducing feedback | |
| US4267521A (en) | Compound transistor circuitry | |
| US5070308A (en) | Working point adjusting circuit for a power amplifier | |
| US4558288A (en) | Emitter-follower type SEPP circuit | |
| JPS63214009A (ja) | 複合トランジスタ | |
| US6339319B1 (en) | Cascoded current mirror circuit | |
| JP3153569B2 (ja) | 電圧電流変換回路 | |
| JP2759156B2 (ja) | 増幅回路 | |
| JP2661358B2 (ja) | レベルシフト回路 | |
| JPS6259926B2 (ja) | ||
| JPS62117403A (ja) | カレントミラ−回路 | |
| JP2520219Y2 (ja) | 電力増幅器 | |
| JPS6123852Y2 (ja) | ||
| JPS6025158Y2 (ja) | 電子ボリウム回路 | |
| JPS6049366B2 (ja) | プッシュプル増幅器 | |
| KR840001334Y1 (ko) | 위상반전회로(位相反轉回路) | |
| JPH036022Y2 (ja) |