JP2504075B2 - トランジスタ増幅器 - Google Patents
トランジスタ増幅器Info
- Publication number
- JP2504075B2 JP2504075B2 JP25582587A JP25582587A JP2504075B2 JP 2504075 B2 JP2504075 B2 JP 2504075B2 JP 25582587 A JP25582587 A JP 25582587A JP 25582587 A JP25582587 A JP 25582587A JP 2504075 B2 JP2504075 B2 JP 2504075B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- transistors
- emitter
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
- H03F3/45089—Non-folded cascode stages
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はトランジスタ増幅器に関し、特に広帯域の信
号を差動増幅するトランジスタ増幅器に関する。
号を差動増幅するトランジスタ増幅器に関する。
二つの入力電圧（の差）を差動増幅するトランジスタ
増幅器は増幅装置の入力段等に広く使われている。
増幅器は増幅装置の入力段等に広く使われている。
第２図は、従来の技術によるかかるトランジスタ増幅
器の第一の例を示す回路図である。第２図に示す従来例
は、一対のトランジスタを有する基本的な差動増幅回路
として構成されており、電源電圧Vccの供給を受け入力
電圧Vi1・Vi2を差動増幅し、電圧Vo1・Vo2として出力す
る。
器の第一の例を示す回路図である。第２図に示す従来例
は、一対のトランジスタを有する基本的な差動増幅回路
として構成されており、電源電圧Vccの供給を受け入力
電圧Vi1・Vi2を差動増幅し、電圧Vo1・Vo2として出力す
る。
第３図は、従来の技術によるトランジスタ増幅器の第
二の例を示す回路図である。第３図に示す従来例は、ト
ランジスタQ5・Q6と抵抗RL1・RL2と定電流源CS2とを備
え、第２図に示す従来例と同じ差動接続回路にトランジ
スタQ1〜Q4と定電流源CS1と定電圧源VSとを付加して構
成されている。そして、トランジスタQ5・Q6のベースか
ら入力される入力電圧Vi1・Vi2がトランジスタQ5・Q6お
よびQ3・Q4で増幅され、トランジスタQ3・Q4のコレクタ
から出力電圧Vo1・Vo2が出力される。
二の例を示す回路図である。第３図に示す従来例は、ト
ランジスタQ5・Q6と抵抗RL1・RL2と定電流源CS2とを備
え、第２図に示す従来例と同じ差動接続回路にトランジ
スタQ1〜Q4と定電流源CS1と定電圧源VSとを付加して構
成されている。そして、トランジスタQ5・Q6のベースか
ら入力される入力電圧Vi1・Vi2がトランジスタQ5・Q6お
よびQ3・Q4で増幅され、トランジスタQ3・Q4のコレクタ
から出力電圧Vo1・Vo2が出力される。
トランジスタQ1のコレクタは抵抗RL1に、エミッタは
トランジスタQ5のコレクタにそれぞれ接続されている。
トランジスタQ2のコレクタは抵抗RL2に、エミッタはト
ランジスタQ6のコレクタにそれぞれ接続されており、ト
ランジスタQ1・Q2のベースは定電圧源VSを介して接地さ
れている。トランジスタQ3・Q4のコレクタをトランジス
タQ2・Q1のコレクタに、ベースはトランジスタQ1・Q2の
エミッタにそれぞれ接続され、エミッタは定電流源CS1
を介して接地されている。
トランジスタQ5のコレクタにそれぞれ接続されている。
トランジスタQ2のコレクタは抵抗RL2に、エミッタはト
ランジスタQ6のコレクタにそれぞれ接続されており、ト
ランジスタQ1・Q2のベースは定電圧源VSを介して接地さ
れている。トランジスタQ3・Q4のコレクタをトランジス
タQ2・Q1のコレクタに、ベースはトランジスタQ1・Q2の
エミッタにそれぞれ接続され、エミッタは定電流源CS1
を介して接地されている。
トランジスタQ1・Q2のベースが定電圧源VSにより定電
位に保たれているので、トランジスタQ5・Q6のコレクタ
電流変化に伴うコレクタ電位の変化が抑圧され、その結
果、トランジスタQ5・Q6のコレクタ・ベース間寄生容量
によるミラー効果が大幅に軽減され、トランジスタQ5・
Q6の差動接続回路の周波数特性の劣化が防止される。
位に保たれているので、トランジスタQ5・Q6のコレクタ
電流変化に伴うコレクタ電位の変化が抑圧され、その結
果、トランジスタQ5・Q6のコレクタ・ベース間寄生容量
によるミラー効果が大幅に軽減され、トランジスタQ5・
Q6の差動接続回路の周波数特性の劣化が防止される。
トランジスタQ3・Q4も差動接続されており、一端が電
源電圧Vccに接続された抵抗RL2・RL1を流れる電流を差
動的に制御する。抵抗RL1を流れる電流はトランジスタQ
5・Q4により制御され、これら両トランジスタの電流制
御動作は互に同相になる。同様に、抵抗RL2を流れる電
流を制御するトランジスタQ6・Q3の電流制御動作も互に
同相になり、トランジスタQ5・Q4の電流制御動作とは逆
相になる。そのため、トランジスタQ5・Q6の差動接続回
路の利得にトランジスタQ3・Q4の差動接続回路の利得が
加わることになる。
源電圧Vccに接続された抵抗RL2・RL1を流れる電流を差
動的に制御する。抵抗RL1を流れる電流はトランジスタQ
5・Q4により制御され、これら両トランジスタの電流制
御動作は互に同相になる。同様に、抵抗RL2を流れる電
流を制御するトランジスタQ6・Q3の電流制御動作も互に
同相になり、トランジスタQ5・Q4の電流制御動作とは逆
相になる。そのため、トランジスタQ5・Q6の差動接続回
路の利得にトランジスタQ3・Q4の差動接続回路の利得が
加わることになる。
第３図に示す従来例は、以上説明したように、トラン
ジスタQ5・Q6の差動接続回路とトランジスタQ3・Q4の差
動接続回路とで増幅するので利得が高い。しかし、トラ
ンジスタQ3・Q4のコレクタ・ベース間寄生容量によるミ
ラー効果のために周波数特性はよくない。
ジスタQ5・Q6の差動接続回路とトランジスタQ3・Q4の差
動接続回路とで増幅するので利得が高い。しかし、トラ
ンジスタQ3・Q4のコレクタ・ベース間寄生容量によるミ
ラー効果のために周波数特性はよくない。
以上説明したように従来のトランジスタ増幅器は、コ
レクタ・ベース間の寄生容量に基づくミラー効果によ
り、周波数特性が劣るという欠点がある。
レクタ・ベース間の寄生容量に基づくミラー効果によ
り、周波数特性が劣るという欠点がある。
本発明の目的は、上記欠点を解決して周波数特性の良
いトランジスタ増幅器を提供することにある。
いトランジスタ増幅器を提供することにある。
本発明のトランジスタ増幅器は、 第一のトランジスタと第二のトランジスタとを備え、
前記第一のトランジスタのエミッタおよび前記第二のト
ランジスタのエミッタを直接第一の定電流源に、前記第
一のトランジスタのベースを第一の信号入力端子に、前
記第二のトランジスタのベースを第二の信号入力端子に
それぞれ接続した第一の差動接続回路と、 エミッタを前記第一のトランジスタのコレクタに接続
し、ベースを定電位に保った第三のトランジスタと、 エミッタを前記第二のトランジスタのコレクタに接続
し、ベースを定電位に保った第四のトランジスタと、 それぞれのエミッタを直接第二の定電流源に接続した
第五のおよび第六のトランジスタを備え、前記第五のト
ランジスタのベースを前記第三のトランジスタのエミッ
タに接続し、前記第六のトランジスタのベースを前記第
四のトランジスタのエミッタに接続した第二の差動接続
回路と、 エミッタを前記第五のトランジスタのコレクタに接続
し、コレクタを前記第四のトランジスタのコレクタに接
続し、ベースを定電位に保った第七のトランジスタと、 エミッタを前記第六のトランジスタのコレクタに接続
し、コレクタを前記第二のトランジスタのコレクタに接
続し、ベースを定電位に保った第八のトランジスタと、 前記第三のトランジスタのコレクタに接続した第一の
電圧降下素子と前記第四のトランジスタのコレクタに接
続した第二の電圧降下素子とを具備し、前記第三のトラ
ンジスタのコレクタを第一の信号出力端子に接続し、前
記第四のトランジスタのコレクタを第二の信号出力端子
に接続して構成される。
前記第一のトランジスタのエミッタおよび前記第二のト
ランジスタのエミッタを直接第一の定電流源に、前記第
一のトランジスタのベースを第一の信号入力端子に、前
記第二のトランジスタのベースを第二の信号入力端子に
それぞれ接続した第一の差動接続回路と、 エミッタを前記第一のトランジスタのコレクタに接続
し、ベースを定電位に保った第三のトランジスタと、 エミッタを前記第二のトランジスタのコレクタに接続
し、ベースを定電位に保った第四のトランジスタと、 それぞれのエミッタを直接第二の定電流源に接続した
第五のおよび第六のトランジスタを備え、前記第五のト
ランジスタのベースを前記第三のトランジスタのエミッ
タに接続し、前記第六のトランジスタのベースを前記第
四のトランジスタのエミッタに接続した第二の差動接続
回路と、 エミッタを前記第五のトランジスタのコレクタに接続
し、コレクタを前記第四のトランジスタのコレクタに接
続し、ベースを定電位に保った第七のトランジスタと、 エミッタを前記第六のトランジスタのコレクタに接続
し、コレクタを前記第二のトランジスタのコレクタに接
続し、ベースを定電位に保った第八のトランジスタと、 前記第三のトランジスタのコレクタに接続した第一の
電圧降下素子と前記第四のトランジスタのコレクタに接
続した第二の電圧降下素子とを具備し、前記第三のトラ
ンジスタのコレクタを第一の信号出力端子に接続し、前
記第四のトランジスタのコレクタを第二の信号出力端子
に接続して構成される。
以下実施例を示す図面を参照して本発明について詳細
に説明する。
に説明する。
第１図は、本発明のトランジスタ増幅器の一実施例を
示す回路図である。
示す回路図である。
第１図に示す実施例は、トランジスタQ1〜Q6と、抵抗
RL1・RL2と、定電流源CS1・CS2と、定電圧源VSとを備え
て構成される。すなわち第３図に示す従来例と同じ差動
接続回路にトランジスタQ7・Q8を付加して構成されてい
る。そして、トランジスタQ5・Q6のベースから入力され
る入力電圧Vi1・Vi2がトランジスタQ5・Q6およびQ3・Q4
で増幅され、トランジスタQ7・Q8を介してそのコレクタ
から出力電圧Vo1・Vo2が出力される。また、電源電圧Vcc
は、抵抗RL1・RL2を通して供給されている。
RL1・RL2と、定電流源CS1・CS2と、定電圧源VSとを備え
て構成される。すなわち第３図に示す従来例と同じ差動
接続回路にトランジスタQ7・Q8を付加して構成されてい
る。そして、トランジスタQ5・Q6のベースから入力され
る入力電圧Vi1・Vi2がトランジスタQ5・Q6およびQ3・Q4
で増幅され、トランジスタQ7・Q8を介してそのコレクタ
から出力電圧Vo1・Vo2が出力される。また、電源電圧Vcc
は、抵抗RL1・RL2を通して供給されている。
トランジスタQ1のコレクタは抵抗RL1に、エミッタは
トランジスタQ5のコレクタにそれぞれ接続されている。
トランジスタQ2のコレクタは抵抗RL2に、エミッタはト
ランジスタQ6のコレクタにそれぞれ接続されており、ト
ランジスタQ1・Q2・Q7・Q8のベースは、定電圧源VSを介
して接地されている。トランジスタQ3・Q4のコレクタを
トランジスタQ7・Q8のエミッタに、トランジスタQ3・Q4
のベースはトランジスタQ1・Q2のエミッタにそれぞれ接
続され、エミッタは定電流源CS1を介して接地されてい
る。トランジスタQ7・Q8のコレクタは、Q2・Q1のコレク
タにそれぞれ接続されている。
トランジスタQ5のコレクタにそれぞれ接続されている。
トランジスタQ2のコレクタは抵抗RL2に、エミッタはト
ランジスタQ6のコレクタにそれぞれ接続されており、ト
ランジスタQ1・Q2・Q7・Q8のベースは、定電圧源VSを介
して接地されている。トランジスタQ3・Q4のコレクタを
トランジスタQ7・Q8のエミッタに、トランジスタQ3・Q4
のベースはトランジスタQ1・Q2のエミッタにそれぞれ接
続され、エミッタは定電流源CS1を介して接地されてい
る。トランジスタQ7・Q8のコレクタは、Q2・Q1のコレク
タにそれぞれ接続されている。
トランジスタQ1・Q2・Q7・Q8のベースが定電圧源VSに
より定電位に保たれているので、トランジスタQ5・Q6・
Q3・Q4のコレクタ電流変化に伴うコレクタ電位の変化が
抑圧され、その結果トランジスタQ5・Q6・Q3・Q4のコレ
クタ・ベース間寄生容量によるミラー効果が大幅に軽減
され、トランジスタQ5・Q6の差動接続回路とトランジス
タQ3・Q4の差動接続回路との周波数特性の劣化が防止さ
れる。
より定電位に保たれているので、トランジスタQ5・Q6・
Q3・Q4のコレクタ電流変化に伴うコレクタ電位の変化が
抑圧され、その結果トランジスタQ5・Q6・Q3・Q4のコレ
クタ・ベース間寄生容量によるミラー効果が大幅に軽減
され、トランジスタQ5・Q6の差動接続回路とトランジス
タQ3・Q4の差動接続回路との周波数特性の劣化が防止さ
れる。
抵抗RL1を流れる電流はトランジスタQ5・Q4により制
御され、これら両トランジスタの電流制御動作は互に同
相になる。同様に抵抗RL2を流れる電流を制御するトラ
ンジスタQ6・Q3の電流制御動作も互に同相になり、トラ
ンジスタQ5・Q4の電流制御動作とは逆相になる。そのた
め、トランジスタQ5・Q6の差動接続回路の利得にトラン
ジスタQ3・Q4の差動接続回路の利得が加わることにな
る。
御され、これら両トランジスタの電流制御動作は互に同
相になる。同様に抵抗RL2を流れる電流を制御するトラ
ンジスタQ6・Q3の電流制御動作も互に同相になり、トラ
ンジスタQ5・Q4の電流制御動作とは逆相になる。そのた
め、トランジスタQ5・Q6の差動接続回路の利得にトラン
ジスタQ3・Q4の差動接続回路の利得が加わることにな
る。
第１図に示す実施例は以上説明したように、トランジ
スタQ5・Q6の差動接続回路とトランジスタQ3・Q4の差動
接続回路とで増幅されるので利得が高く、かつトランジ
スタQ1・Q2・Q7・Q8のベースが定電圧源VSより定電位に
保たれているので、トランジスタQ5・Q6・Q3・Q4のコレ
クタ電流変化に伴うコレクタ電位の変化が抑圧され、そ
の結果、トランジスタQ5・Q6・Q3・Q4のコレクタ・ベー
ス間寄生容量によるミラー効果が大幅に軽減されて周波
数特性の劣化が防止される。
スタQ5・Q6の差動接続回路とトランジスタQ3・Q4の差動
接続回路とで増幅されるので利得が高く、かつトランジ
スタQ1・Q2・Q7・Q8のベースが定電圧源VSより定電位に
保たれているので、トランジスタQ5・Q6・Q3・Q4のコレ
クタ電流変化に伴うコレクタ電位の変化が抑圧され、そ
の結果、トランジスタQ5・Q6・Q3・Q4のコレクタ・ベー
ス間寄生容量によるミラー効果が大幅に軽減されて周波
数特性の劣化が防止される。
以上詳細に説明したように本発明のトランジスタ増幅
器は、第一の差動接続回路で入力電圧を差動増幅し、更
に第二の差動接続回路で差動増幅するので利得が高いと
いう効果があり、第三〜第六のベース接地増幅回路で第
一・第二の差動接続回路のミラー効果を軽減しているの
で、周波数特性がよくなるという効果がある。
器は、第一の差動接続回路で入力電圧を差動増幅し、更
に第二の差動接続回路で差動増幅するので利得が高いと
いう効果があり、第三〜第六のベース接地増幅回路で第
一・第二の差動接続回路のミラー効果を軽減しているの
で、周波数特性がよくなるという効果がある。
第１図は本発明のトランジスタ増幅器の一実施例を示す
回路図、第２図およ第３図はそれぞれ従来の技術による
トランジスタ増幅器の第一および第二の例を示す回路図
である。 CS1・CS2……定電流源、Q1〜Q8……トランジスタ、RL1
・RL2……抵抗、VS……定電圧源。
回路図、第２図およ第３図はそれぞれ従来の技術による
トランジスタ増幅器の第一および第二の例を示す回路図
である。 CS1・CS2……定電流源、Q1〜Q8……トランジスタ、RL1
・RL2……抵抗、VS……定電圧源。
Claims (1)
- 【請求項１】第一のトランジスタと第二のトタンジスタ
とを備え、前記第一のトランジスタのエミッタおよび前
記第二のトランジスタのエミッタを直接第一の定電流源
に、前記第一のトランジスタのベースを第一の信号入力
端子に、前記第二のトランジスタのベースを第二の信号
入力端子にそれぞれ接続した第一の差動接続回路と、 エミッタを前記第一のトランジスタのコレクタに接続
し、ベースを定電位に保った第三のトランジスタと、 エミッタを前記第二のトランジスタのコレクタに接続
し、ベースを定電位に保った第四のトランジスタと、 それぞれのエミッタを直接第二の定電流源に接続した第
五のおよび第六のトランジスタを備え、前記第五のトラ
ンジスタのベースを前記第三のトランジスタのエミッタ
に接続し、前記第六のトランジスタのベースを前記第四
のトランジスタのエミッタに接続した第二の差動接続回
路と、 エミッタを前記第五のトランジスタのコレクタに接続
し、コレクタを前記第四のトランジスタのコレクタに接
続し、ベースを定電位に保った第七のトランジスタと、 エミッタを前記第六のトランジスタのコレクタに接続
し、コレクタを前記第二のトランジスタのコレクタに接
続し、ベースを定電位に保った第八のトランジスタと、 前記第三のトランジスタのコレクタに接続した第一の電
圧降下素子と前記第四のトランジスタのコレクタに接続
した第二の電圧降下素子とを具備し、前記第三のトラン
ジスタのコレクタを第一の信号出力端子に接続し、前記
第四のトランジスタのコレクタを第二の信号出力端子に
接続して成ることを特徴とするトランジスタ増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25582587A JP2504075B2 (ja) | 1987-10-09 | 1987-10-09 | トランジスタ増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25582587A JP2504075B2 (ja) | 1987-10-09 | 1987-10-09 | トランジスタ増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0198307A JPH0198307A (ja) | 1989-04-17 |
| JP2504075B2 true JP2504075B2 (ja) | 1996-06-05 |
Family
ID=17284137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25582587A Expired - Lifetime JP2504075B2 (ja) | 1987-10-09 | 1987-10-09 | トランジスタ増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2504075B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5152605A (en) * | 1991-01-22 | 1992-10-06 | Ushio Co., Ltd. | Apparatus for making cooled concrete |
| US5729176A (en) * | 1996-05-03 | 1998-03-17 | Motorola, Inc. | Linear differential gain stage |
| US7215194B2 (en) * | 2004-05-28 | 2007-05-08 | Cornell Research Foundation, Inc. | Extended bandwidth amplifier and oscillator using positive current feedback through inductive load |
-
1987
- 1987-10-09 JP JP25582587A patent/JP2504075B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0198307A (ja) | 1989-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4059808A (en) | Differential amplifier | |
| JPH0322723B2 (ja) | ||
| JPS6333727B2 (ja) | ||
| JP2504075B2 (ja) | トランジスタ増幅器 | |
| JPH0454712A (ja) | 基準電圧源回路 | |
| JPH04127703A (ja) | 演算増幅回路 | |
| JPH05102755A (ja) | 差動増幅器 | |
| JPH0220164B2 (ja) | ||
| JP3140107B2 (ja) | 差動増幅器 | |
| JPH0145766B2 (ja) | ||
| JPS6123852Y2 (ja) | ||
| JPH062349Y2 (ja) | Ｅｃｌ回路 | |
| JPS641785Y2 (ja) | ||
| JPH0462608B2 (ja) | ||
| JPS6029229Y2 (ja) | 差動増幅器 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPS6259926B2 (ja) | ||
| JPS593607Y2 (ja) | 相補差動増幅器 | |
| JPS593606Y2 (ja) | 相補差動増幅回路 | |
| JP2600648B2 (ja) | 差動増幅回路 | |
| JPS62117403A (ja) | カレントミラ−回路 | |
| JPH0342741Y2 (ja) | ||
| JPH0516767B2 (ja) | ||
| JPH0326670Y2 (ja) | ||
| JPH0328580Y2 (ja) |