JPH0526814Y2 - - Google Patents
Info
- Publication number
- JPH0526814Y2 JPH0526814Y2 JP1987193403U JP19340387U JPH0526814Y2 JP H0526814 Y2 JPH0526814 Y2 JP H0526814Y2 JP 1987193403 U JP1987193403 U JP 1987193403U JP 19340387 U JP19340387 U JP 19340387U JP H0526814 Y2 JPH0526814 Y2 JP H0526814Y2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- emitter
- circuit
- base
- npn transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は電圧利得切換アンプに関するものであ
る。
る。
第2図は従来の電圧利得切換アンプの一例を示
す。
す。
図においてAはオペレーシヨナル・アンプリフ
アイヤ(以下OPアンプという)、Q21,Q22はトラ
ンジスタ、R21,R22,R23は抵抗、SW21,SW22
はスイツチ、V21,V22おは定電圧源である。
アイヤ(以下OPアンプという)、Q21,Q22はトラ
ンジスタ、R21,R22,R23は抵抗、SW21,SW22
はスイツチ、V21,V22おは定電圧源である。
スイツチSW21,SW22を同時に切換えると、信
号入力端UioとOPアンプAの反転入力端、非反転
入力端の間の抵抗R21,R22が入れ替わることに
より、電圧利得が切換わる。
号入力端UioとOPアンプAの反転入力端、非反転
入力端の間の抵抗R21,R22が入れ替わることに
より、電圧利得が切換わる。
第3図は従来の電圧利得切換アンプの他の例を
示す。
示す。
図においてQ31はエミツタホロワのNPNトラン
ジスタ、Q32はべース接地アンプのNPNトランジ
スタ、Q33,Q34はバイアス回路切換え用NPNト
ランジスタ、R31,R32,R33,R34,R35はバイア
ス抵抗、V3Bは定電圧源である。
ジスタ、Q32はべース接地アンプのNPNトランジ
スタ、Q33,Q34はバイアス回路切換え用NPNト
ランジスタ、R31,R32,R33,R34,R35はバイア
ス抵抗、V3Bは定電圧源である。
トランジスタQ33,Q34によつてバイアス回路
を切換えることにより、電圧利得が切換わる。
を切換えることにより、電圧利得が切換わる。
第2図の回路では、電圧利得を切換えると、直
流利得も変化し、出力のDCレベルが変化してし
まうという問題があつた。
流利得も変化し、出力のDCレベルが変化してし
まうという問題があつた。
また、電流スイツチ部分、OPアンプ部分の回
路構成が複雑になり、高周波帯で使用する場合、
周波数特性が悪くなるという問題があつた。
路構成が複雑になり、高周波帯で使用する場合、
周波数特性が悪くなるという問題があつた。
第3図の回路では、抵抗R31,R32又はR33,
R34に直流バイアス電流が流れるために、これら
抵抗の抵抗値、バイアス電流の大きさが制限さ
れ、設定できる電圧利得の範囲が限定されるとい
う問題があつた。
R34に直流バイアス電流が流れるために、これら
抵抗の抵抗値、バイアス電流の大きさが制限さ
れ、設定できる電圧利得の範囲が限定されるとい
う問題があつた。
本考案は上記の問題を解消するためになされた
もので、回路構成が単純で、周波数特性が良く、
かつ、電圧利得を広い範囲で高速に設定できる電
圧利得切換アンプを得ることを目的とする。
もので、回路構成が単純で、周波数特性が良く、
かつ、電圧利得を広い範囲で高速に設定できる電
圧利得切換アンプを得ることを目的とする。
本考案の電圧利得切換アンプは、信号入力端に
べースが接続されたエミツタホロアのNPNトラ
ンジスタのエミツタと、信号出力端にコレクタが
接続されたべース接地アンプのNPNトランジス
タのエミツタを抵抗を介して接続した増幅回路を
並列に複数個接続したことと、前記増幅回路の前
記抵抗は各々異なる抵抗値を有することと、前記
増幅回路の任意の一つの増幅回路を選択し、該任
意の一つの増幅回路のエミツタホロアのNPNト
ランジスタと、べース接地アンプのNPNトラン
ジスタに直接かつ同時にバイアス電流を供給する
切換回路を備えたことを特徴とするものである。
べースが接続されたエミツタホロアのNPNトラ
ンジスタのエミツタと、信号出力端にコレクタが
接続されたべース接地アンプのNPNトランジス
タのエミツタを抵抗を介して接続した増幅回路を
並列に複数個接続したことと、前記増幅回路の前
記抵抗は各々異なる抵抗値を有することと、前記
増幅回路の任意の一つの増幅回路を選択し、該任
意の一つの増幅回路のエミツタホロアのNPNト
ランジスタと、べース接地アンプのNPNトラン
ジスタに直接かつ同時にバイアス電流を供給する
切換回路を備えたことを特徴とするものである。
第1図は本考案の一実施例を示す。
図においてQ1,Q2はエミツタホロワのNPNト
ランジスタ、Q3,Q4はべース接地アンプのNPN
トランジスタ、Q5,Q6,Q7,Q8はそれぞれトラ
ンジスタQ1,Q2,Q3,Q4にバイアス電流を供給
する定電流源のNPNトランジスタ、Q9,Q10は
それぞれトランジスタQ5,Q8,Q6,Q7とカレン
トミラー定電流回路を構成するNPNトランジス
タ、R1,R2,R3は抵抗、V8は定電圧源である。
ランジスタ、Q3,Q4はべース接地アンプのNPN
トランジスタ、Q5,Q6,Q7,Q8はそれぞれトラ
ンジスタQ1,Q2,Q3,Q4にバイアス電流を供給
する定電流源のNPNトランジスタ、Q9,Q10は
それぞれトランジスタQ5,Q8,Q6,Q7とカレン
トミラー定電流回路を構成するNPNトランジス
タ、R1,R2,R3は抵抗、V8は定電圧源である。
入力端V1から切換回路に直流バイアス電流を
供給するとQ9,Q5,Q8が能動状態、Q6,Q7が遮
断状態、Q1,Q4が能動状態になり、Q1のべース
に加えられた信号はR2を介してべース接地アン
プQ4に加えられる。このときの電圧利得はG1=
R3/R2また、入力端V2から切換回路に直流バイ
アス電流を供給するとQ10,Q6,Q7が能動状態、
Q5,Q8が遮断状態、Q2,Q3が能動状態になり、
Q2のべースに加えられた信号はR1を介してべー
ス接地アンプQ3に加えられ、電圧利得がG2=
R3/R1に切換わる。
供給するとQ9,Q5,Q8が能動状態、Q6,Q7が遮
断状態、Q1,Q4が能動状態になり、Q1のべース
に加えられた信号はR2を介してべース接地アン
プQ4に加えられる。このときの電圧利得はG1=
R3/R2また、入力端V2から切換回路に直流バイ
アス電流を供給するとQ10,Q6,Q7が能動状態、
Q5,Q8が遮断状態、Q2,Q3が能動状態になり、
Q2のべースに加えられた信号はR1を介してべー
ス接地アンプQ3に加えられ、電圧利得がG2=
R3/R1に切換わる。
すなわち、定電流源のトランジスタQ5,Q8と
Q6,Q7を切換えることにより、電圧利得G1,G2
が切換わる。
Q6,Q7を切換えることにより、電圧利得G1,G2
が切換わる。
この回路では、R1,R2に直流バイアス電流が
流れないので、R1,R2の抵抗値を任意に設定で
き、電圧利得の範囲を減衰から増幅まで幅広く設
定することができる。
流れないので、R1,R2の抵抗値を任意に設定で
き、電圧利得の範囲を減衰から増幅まで幅広く設
定することができる。
また、単純なアンプ構成であるため、安定した
周波数特性が得られる。
周波数特性が得られる。
以上説明したように、この考案によれば、周波
数特性が良く、利得可変範囲の広い電圧利得切換
アンプが得られる。
数特性が良く、利得可変範囲の広い電圧利得切換
アンプが得られる。
第1図は本考案の一実施例を示す回路図、第2
図は従来の電圧利得切換アンプの一例を示す回路
図、第3図は従来の電圧利得切換アンプの他の例
を示す回路図である。 Q1,Q2,Q3,Q4,Q5,Q6,Q7,Q8,Q9,Q10
……NPNトランジスタ、R1,R2,R3……抵抗、
VB……定電圧源。
図は従来の電圧利得切換アンプの一例を示す回路
図、第3図は従来の電圧利得切換アンプの他の例
を示す回路図である。 Q1,Q2,Q3,Q4,Q5,Q6,Q7,Q8,Q9,Q10
……NPNトランジスタ、R1,R2,R3……抵抗、
VB……定電圧源。
Claims (1)
- 信号入力端にべースが接続されたエミツタホロ
アのNPNトランジスタのエミツタと、信号出力
端にコレクタが接続されたべース接地アンプの
NPNトランジスタのエミツタを抵抗を介して接
続した増幅回路を並列に複数個接続したことと、
前記増幅回路の前記抵抗は各々異なる抵抗値を有
することと、前記増幅回路の任意の一つの増幅回
路を選択し、該任意の一つの増幅回路のエミツタ
ホロアのNPNトランジスタと、べース接地アン
プのNPNトランジスタに直接かつ同時にバイア
ス電流を供給する切換回路を備えたことを特徴と
する電圧利得切換アンプ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1987193403U JPH0526814Y2 (ja) | 1987-12-22 | 1987-12-22 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1987193403U JPH0526814Y2 (ja) | 1987-12-22 | 1987-12-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0197612U JPH0197612U (ja) | 1989-06-29 |
JPH0526814Y2 true JPH0526814Y2 (ja) | 1993-07-07 |
Family
ID=31484191
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1987193403U Expired - Lifetime JPH0526814Y2 (ja) | 1987-12-22 | 1987-12-22 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0526814Y2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5217728B2 (ja) * | 2008-07-24 | 2013-06-19 | 富士通株式会社 | 増幅器 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56153816A (en) * | 1980-04-30 | 1981-11-28 | Toshiba Corp | Signal processing circuit |
JPS5736016B2 (ja) * | 1974-07-09 | 1982-08-02 | ||
JPS6041805A (ja) * | 1983-08-18 | 1985-03-05 | Toshiba Corp | 電流切換回路 |
JPS61248234A (ja) * | 1985-04-26 | 1986-11-05 | Matsushita Electric Ind Co Ltd | 光デイスク装置 |
JPS6276308A (ja) * | 1985-09-27 | 1987-04-08 | Nec Corp | 利得制御回路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6327464Y2 (ja) * | 1980-08-09 | 1988-07-25 |
-
1987
- 1987-12-22 JP JP1987193403U patent/JPH0526814Y2/ja not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5736016B2 (ja) * | 1974-07-09 | 1982-08-02 | ||
JPS56153816A (en) * | 1980-04-30 | 1981-11-28 | Toshiba Corp | Signal processing circuit |
JPS6041805A (ja) * | 1983-08-18 | 1985-03-05 | Toshiba Corp | 電流切換回路 |
JPS61248234A (ja) * | 1985-04-26 | 1986-11-05 | Matsushita Electric Ind Co Ltd | 光デイスク装置 |
JPS6276308A (ja) * | 1985-09-27 | 1987-04-08 | Nec Corp | 利得制御回路 |
Also Published As
Publication number | Publication date |
---|---|
JPH0197612U (ja) | 1989-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5148121A (en) | Amplifier circuit designed for use in a bipolar integrated circuit, for amplifying an input signal selected by a switch circuit | |
US5936468A (en) | Operational amplifier having two differential amplifiers | |
JP2007053794A (ja) | 制御可能なフィルタ装置 | |
JP2607729B2 (ja) | ヒステリシスコンパレータ | |
JPH0526814Y2 (ja) | ||
US4757275A (en) | Wideband closed loop amplifier | |
US5023568A (en) | Combined current differencing and operational amplifier circuit | |
JPH0454712A (ja) | 基準電圧源回路 | |
JPS6144409B2 (ja) | ||
JP2504075B2 (ja) | トランジスタ増幅器 | |
US4001731A (en) | Device for optionally realizing two mutually complementary functions | |
JPS6115622Y2 (ja) | ||
JPH0452994B2 (ja) | ||
JP3086687B2 (ja) | 差動増幅器 | |
JPH0633713Y2 (ja) | アナログ・スイッチ回路 | |
JP2600648B2 (ja) | 差動増幅回路 | |
JPS61264806A (ja) | 差動増幅器のオフセツト補正回路 | |
JPH01278108A (ja) | 差動増幅回路 | |
JPH0342741Y2 (ja) | ||
JPH10224156A (ja) | 電流電圧変換回路 | |
JP2511958B2 (ja) | マルチプレクサ回路 | |
JPH06109780A (ja) | 比較回路 | |
JPS6221310A (ja) | 電流定倍回路 | |
JP3018486B2 (ja) | バイアス回路 | |
JPH0528825Y2 (ja) |