JPH0633713Y2 - アナログ・スイッチ回路 - Google Patents
アナログ・スイッチ回路Info
- Publication number
- JPH0633713Y2 JPH0633713Y2 JP1989045900U JP4590089U JPH0633713Y2 JP H0633713 Y2 JPH0633713 Y2 JP H0633713Y2 JP 1989045900 U JP1989045900 U JP 1989045900U JP 4590089 U JP4590089 U JP 4590089U JP H0633713 Y2 JPH0633713 Y2 JP H0633713Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- bias
- supplied
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、アナログ・スイッチ回路に関し、高速で、し
かも直流出力の変動の少ない信号切り換えが可能なアナ
ログ・スイッチ回路に係る。
かも直流出力の変動の少ない信号切り換えが可能なアナ
ログ・スイッチ回路に係る。
従来のアナログ・スイッチ回路の信号切り換えの為のバ
イアス回路は、第４図に示すような例が一般的である。
イアス回路は、第４図に示すような例が一般的である。
第４図に於いて、入力端子1,2を介して入力信号S1,S2が
差動対で形成された切換回路８に供給されている。バイ
アス切換回路20からは、バイアス電圧V1,V2が切換回路
８のトランジスタQ5,Q6のベースの何れかに印加され、
所望の信号が出力端子３から出力される。トランジスタ
Q5のベースには、分圧抵抗R8,R9の接続点が接続され、
所定の分圧電圧V1が常時印加されている。トランジスタ
Q6のベースには、トランジスタQ11のエミッタと抵抗R10
との接続点が接続され、電圧V2が印加され得るようにな
されている。トランジスタQ11のベースは、分圧抵抗R2,
R3の接続点に接続され、抵抗R2の他端が端子６に接続さ
れ、端子６から所定の切換信号が印加されることにより
切換回路８のトランジスタQ5,Q6を制御して、入力端子
1,2から供給される入力信号S1,S2の選択がなされる。
差動対で形成された切換回路８に供給されている。バイ
アス切換回路20からは、バイアス電圧V1,V2が切換回路
８のトランジスタQ5,Q6のベースの何れかに印加され、
所望の信号が出力端子３から出力される。トランジスタ
Q5のベースには、分圧抵抗R8,R9の接続点が接続され、
所定の分圧電圧V1が常時印加されている。トランジスタ
Q6のベースには、トランジスタQ11のエミッタと抵抗R10
との接続点が接続され、電圧V2が印加され得るようにな
されている。トランジスタQ11のベースは、分圧抵抗R2,
R3の接続点に接続され、抵抗R2の他端が端子６に接続さ
れ、端子６から所定の切換信号が印加されることにより
切換回路８のトランジスタQ5,Q6を制御して、入力端子
1,2から供給される入力信号S1,S2の選択がなされる。
第４図の従来のアナログ・スイッチ回路では、常時、ト
ランジスタQ5のベースにバイアス電圧V1が印加されてお
り、トランジスタQ6のベースに分圧電圧が供給されるか
否かによってスイッチの切り換えがなされている。その
切換動作は、第３図（ａ）に示すようにトランジスタQ5
のベースに印加されるバイアス電圧V1が固定されている
のに対して、トランジスタQ6のベースに印加される電圧
V2の電位のみが変動している。従って、切換回路８のト
ランジスタQ6のベース電圧が変動する為にその出力の直
流成分が変動する欠点がある。また、トランジスタQ6の
ベース電圧のみが変動することにより、スイッチの切り
換えがなされるので、スイッチングスピードが、遅くな
る欠点がある。
ランジスタQ5のベースにバイアス電圧V1が印加されてお
り、トランジスタQ6のベースに分圧電圧が供給されるか
否かによってスイッチの切り換えがなされている。その
切換動作は、第３図（ａ）に示すようにトランジスタQ5
のベースに印加されるバイアス電圧V1が固定されている
のに対して、トランジスタQ6のベースに印加される電圧
V2の電位のみが変動している。従って、切換回路８のト
ランジスタQ6のベース電圧が変動する為にその出力の直
流成分が変動する欠点がある。また、トランジスタQ6の
ベース電圧のみが変動することにより、スイッチの切り
換えがなされるので、スイッチングスピードが、遅くな
る欠点がある。
本考案のアナログ・スイッチ回路は、第１と第２の入力
信号が供給される第１と第２のトランジスタから形成さ
れた差動対を含む切換回路と、該切換回路の該第１と該
第２のトランジスタの何れかにバイアス電流として定電
流を供給することによって前記第１と第２の入力信号の
何れかを選択するバイアス切換回路とを具えるものであ
る。
信号が供給される第１と第２のトランジスタから形成さ
れた差動対を含む切換回路と、該切換回路の該第１と該
第２のトランジスタの何れかにバイアス電流として定電
流を供給することによって前記第１と第２の入力信号の
何れかを選択するバイアス切換回路とを具えるものであ
る。
本考案のアナログ・スイッチ回路は、信号が入力され切
り換えがなされる差動対を形成するトランジスタにバイ
アス電流とし差動的に定電流が供給されることによって
信号切り換えが迅速になされる。
り換えがなされる差動対を形成するトランジスタにバイ
アス電流とし差動的に定電流が供給されることによって
信号切り換えが迅速になされる。
第１図は、本考案のアナログ・スイッチ回路の一実施例
である。切換回路８は、入力信号S1が供給されるトラン
ジスタQ7,Q8からなる差動対と、入力信号S2が供給され
るトランジスタQ9,Q10からなる差動対と、これらの差動
対の何れかを作動させて入力信号S1,S2を選択するトラ
ンジスタQ5,Q6からなる差動対とを具えている。その出
力段は、トランジスタQ7,Q10のコレクタが共通接続さ
れ、能動負荷回路を形成する電流ミラー回路15のバイア
ス段に接続され、トランジスタQ8,Q9のコレクタが共通
接続されて電流ミラ回路15の出力段とトランジスタQ11
のベースに接続され、Q11のエミッタは、トランジスタQ
8,Q9のベースと電流源回路14と出力端子３に接続されて
いる。トランジスタQ5,Q6の共通接続されたエミッタ
は、電流源回路13を介して端子５に接続されている。
である。切換回路８は、入力信号S1が供給されるトラン
ジスタQ7,Q8からなる差動対と、入力信号S2が供給され
るトランジスタQ9,Q10からなる差動対と、これらの差動
対の何れかを作動させて入力信号S1,S2を選択するトラ
ンジスタQ5,Q6からなる差動対とを具えている。その出
力段は、トランジスタQ7,Q10のコレクタが共通接続さ
れ、能動負荷回路を形成する電流ミラー回路15のバイア
ス段に接続され、トランジスタQ8,Q9のコレクタが共通
接続されて電流ミラ回路15の出力段とトランジスタQ11
のベースに接続され、Q11のエミッタは、トランジスタQ
8,Q9のベースと電流源回路14と出力端子３に接続されて
いる。トランジスタQ5,Q6の共通接続されたエミッタ
は、電流源回路13を介して端子５に接続されている。
又、トランジスタQ7のベースは、抵抗R4コンデンサを介
して入力端子に接続され、R4の他端にバイアス電圧源11
が接続されている。トランジスタQ10のベースは、抵抗R
5とコンデンサを介して入力端子２が接続され、R5の他
端にバイアス電圧源12が接続されている。トランジスタ
Q5,Q6のベースがバイアス切換回路７と接続されてい
る。
して入力端子に接続され、R4の他端にバイアス電圧源11
が接続されている。トランジスタQ10のベースは、抵抗R
5とコンデンサを介して入力端子２が接続され、R5の他
端にバイアス電圧源12が接続されている。トランジスタ
Q5,Q6のベースがバイアス切換回路７と接続されてい
る。
バイアス切換回路７は、定電圧源回路10と端子５間に接
続され、電流ミラー回路９の出力段である定電流源の一
つがPNPトランジスタQ1のエミッタに接続され、他の定
電流源がNPNトランジスタQ2のコレクタに接続され、電
流ミラー回路９のバイアス段は、抵抗R1を介して端子５
に接続されている。トランジスタQ1,Q2のベースは、分
圧抵抗R2,R3の接続点に接続され、トランジスタQ1のコ
レクタ、トランジスタQ3のエミッタ、抵抗R2の他端が夫
々端子５に接続されて接地されている。
続され、電流ミラー回路９の出力段である定電流源の一
つがPNPトランジスタQ1のエミッタに接続され、他の定
電流源がNPNトランジスタQ2のコレクタに接続され、電
流ミラー回路９のバイアス段は、抵抗R1を介して端子５
に接続されている。トランジスタQ1,Q2のベースは、分
圧抵抗R2,R3の接続点に接続され、トランジスタQ1のコ
レクタ、トランジスタQ3のエミッタ、抵抗R2の他端が夫
々端子５に接続されて接地されている。
バイアス切換回路７は、電流ミラー回路９を介して定電
流I2,I3がバイアス電流としてトランジスタQ5,Q6のベー
スに供給され得るようになされている。端子６に切換信
号が入力されると、分圧抵抗R2,R3の接続点からバイア
ス電圧がトランジスタQ2に供給され、Q2はオンとなり、
Q1はオフとなる。従って、定電流I3はトランジスタQ2の
コレクタ電流として引き込まれ、定電流I2がバイアス電
流としてトランジスタQ5のベースに供給される。トラン
ジスタQ7,Q8からなる差動対が作動して、出力端子３か
ら入力信号S1が選択され出力される。一方、切換信号が
端子６に入力されていない場合には、トランジスタQ1が
オンとなり、トランジスタQ2がオフとなる。従って、定
電流I2がトランジスタQ1に引き込まれ、定電流I3がバイ
アス電流としてトランジスタQ6のベースに供給され、出
力端子３から入力信号S2が選択され出力される。
流I2,I3がバイアス電流としてトランジスタQ5,Q6のベー
スに供給され得るようになされている。端子６に切換信
号が入力されると、分圧抵抗R2,R3の接続点からバイア
ス電圧がトランジスタQ2に供給され、Q2はオンとなり、
Q1はオフとなる。従って、定電流I3はトランジスタQ2の
コレクタ電流として引き込まれ、定電流I2がバイアス電
流としてトランジスタQ5のベースに供給される。トラン
ジスタQ7,Q8からなる差動対が作動して、出力端子３か
ら入力信号S1が選択され出力される。一方、切換信号が
端子６に入力されていない場合には、トランジスタQ1が
オンとなり、トランジスタQ2がオフとなる。従って、定
電流I2がトランジスタQ1に引き込まれ、定電流I3がバイ
アス電流としてトランジスタQ6のベースに供給され、出
力端子３から入力信号S2が選択され出力される。
第１図のアナログ・スイッチ回路の切り換え動作は、第
３図（ｂ）に示すように、同時にトランジスタQ5,Q6に
供給されるバイアス電流が差動的に動作してスレッシュ
ホールド電圧VTHを越えて高速に切り換えがなされる。
即ち、本発明のものの切り換え時間がt2で行われるに対
し、従来のものの切り換え時間は、第３図（ａ）に示さ
れるようにt1であり、その時間の関係は、t2＜t1である
ことから明らかである。
３図（ｂ）に示すように、同時にトランジスタQ5,Q6に
供給されるバイアス電流が差動的に動作してスレッシュ
ホールド電圧VTHを越えて高速に切り換えがなされる。
即ち、本発明のものの切り換え時間がt2で行われるに対
し、従来のものの切り換え時間は、第３図（ａ）に示さ
れるようにt1であり、その時間の関係は、t2＜t1である
ことから明らかである。
更に、トランジスタQ5,Q6のベースにバイアス電流とし
て定電流が供給されているので、出力の直流レベルが変
動することがない。
て定電流が供給されているので、出力の直流レベルが変
動することがない。
第２図は、バイアス切換回路７の他の実施例を示したも
のであり、第１図の電流ミラー回路９の代わりに、抵抗
R6,R7の一端が定電圧源回路10に接続されており、抵抗R
6,R7から定電流が供給されるようになされている。抵抗
R6の他端にトランジスタQ1のエミッタが接続され、抵抗
R7の他端がトランジスタQ2のコレクタに接続されてお
り、他の回路は、第１図の実施例と同様である。
のであり、第１図の電流ミラー回路９の代わりに、抵抗
R6,R7の一端が定電圧源回路10に接続されており、抵抗R
6,R7から定電流が供給されるようになされている。抵抗
R6の他端にトランジスタQ1のエミッタが接続され、抵抗
R7の他端がトランジスタQ2のコレクタに接続されてお
り、他の回路は、第１図の実施例と同様である。
端子６から入力される切換信号によって、抵抗R2,R3の
分圧点の電圧がトランジスタQ1,Q2のベースに印加さ
れ、Q2がバイアスされてオンとなり、Q1はオフとなる。
従って、定電圧源回路10の定電圧を抵抗R6の抵抗値で除
した定電流I2が切換回路８の、トランジスタQ6のベース
に供給される。又、抵抗R7から供給される定電流I3は、
トランジスタQ6のコレクタ電流として引き込まれる。一
方、端子６に信号が供給されていない状態では、トラン
ジスタQ1がオンとなり、定電流I2は、Q1に引き込まれ、
トランジスタQ2がオフとなるので、定電流I3がトランジ
スタQ6のベースに供給される。
分圧点の電圧がトランジスタQ1,Q2のベースに印加さ
れ、Q2がバイアスされてオンとなり、Q1はオフとなる。
従って、定電圧源回路10の定電圧を抵抗R6の抵抗値で除
した定電流I2が切換回路８の、トランジスタQ6のベース
に供給される。又、抵抗R7から供給される定電流I3は、
トランジスタQ6のコレクタ電流として引き込まれる。一
方、端子６に信号が供給されていない状態では、トラン
ジスタQ1がオンとなり、定電流I2は、Q1に引き込まれ、
トランジスタQ2がオフとなるので、定電流I3がトランジ
スタQ6のベースに供給される。
本考案のアナログ・スイッチ回路は、切換回路が定電流
によってバイアスされて信号の切り換えがなされてお
り、しかも差動的にバイアス電流が供給される為にPNP
トランジスタとNPNトランジスタのベース電位が同時に
差動的に移動しており、従来のものと比較して切り換え
が極めて高速となる。しかもそのバイアス電流が定電流
である為に直流出力の変動が少ない利点がある。
によってバイアスされて信号の切り換えがなされてお
り、しかも差動的にバイアス電流が供給される為にPNP
トランジスタとNPNトランジスタのベース電位が同時に
差動的に移動しており、従来のものと比較して切り換え
が極めて高速となる。しかもそのバイアス電流が定電流
である為に直流出力の変動が少ない利点がある。
第１図は、本考案のアナログ・スイッチ回路の一実施例
を示す図，第２図は、アナログ・スイッチ回路の他の実
施例を示す図，第３図は、動作速度を説明する為の図，
第４図は、従来のアナログ・スイッチ回路を示す図であ
る。 1,2:入力端子,3:出力端子,4,5,6:端子,7:バイアス切換
回路,8:切換回路,9:電流ミラー回路
を示す図，第２図は、アナログ・スイッチ回路の他の実
施例を示す図，第３図は、動作速度を説明する為の図，
第４図は、従来のアナログ・スイッチ回路を示す図であ
る。 1,2:入力端子,3:出力端子,4,5,6:端子,7:バイアス切換
回路,8:切換回路,9:電流ミラー回路
Claims (1)
- 【請求項１】第１と第２の入力信号が夫々供給され、出
力側に共通の能動負荷回路を有する第１と第２の差動対
と、第１と第２の差動対に接続しバイアス電流を供給さ
れることによりその何れかを作動させる第３の差動対を
含む切換回路と、該切換回路の第３の差動対に定電流化
されたバイアス電流を差動的に供給することにより第１
と第２の入力信号の何れかを選択して前記能動負荷回路
から得るバイアス切換回路とから構成され、該バイアス
切換回路が定電流源回路の第１の出力段に接続されたPN
Pトランジスタと、第２の出力段に接続されたNPNトラン
ジスタと、該NPNトランジスタのエミッタに接続された
ダイオードと、該PNPトランジスタと該NPNトランジスタ
の共通接続されたベースに切り換えのための制御信号を
分圧して入力する分圧抵抗とから形成され、第１の出力
段と第２の出力段が前記第３の差動対を形成するトラン
ジスタのベースに夫々接続されていることを特徴とする
アナログ・スイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989045900U JPH0633713Y2 (ja) | 1989-04-19 | 1989-04-19 | アナログ・スイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989045900U JPH0633713Y2 (ja) | 1989-04-19 | 1989-04-19 | アナログ・スイッチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02137129U JPH02137129U (ja) | 1990-11-15 |
| JPH0633713Y2 true JPH0633713Y2 (ja) | 1994-08-31 |
Family
ID=31560491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989045900U Expired - Lifetime JPH0633713Y2 (ja) | 1989-04-19 | 1989-04-19 | アナログ・スイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0633713Y2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000059115A1 (fr) * | 1999-03-30 | 2000-10-05 | Lucent Technologies Inc. | Diviseur de courant electrique |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6143018A (ja) * | 1984-08-06 | 1986-03-01 | Rohm Co Ltd | 信号切換回路 |
| JPH0750857B2 (ja) * | 1986-06-16 | 1995-05-31 | 松下電器産業株式会社 | 信号切替装置 |
| JPS6480123A (en) * | 1987-09-22 | 1989-03-27 | Matsushita Electric Ind Co Ltd | Signal switching circuit |
-
1989
- 1989-04-19 JP JP1989045900U patent/JPH0633713Y2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000059115A1 (fr) * | 1999-03-30 | 2000-10-05 | Lucent Technologies Inc. | Diviseur de courant electrique |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02137129U (ja) | 1990-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2713167B2 (ja) | 比較器 | |
| JPH08102628A (ja) | 差動増幅回路 | |
| US4406955A (en) | Comparator circuit having hysteresis | |
| JPH0865134A (ja) | バッファ回路 | |
| US4463319A (en) | Operational amplifier circuit | |
| JPH08265060A (ja) | 電圧電流変換回路 | |
| JPH0633713Y2 (ja) | アナログ・スイッチ回路 | |
| US5099139A (en) | Voltage-current converting circuit having an output switching function | |
| JPH09306193A (ja) | サンプルホールド回路 | |
| US6559706B2 (en) | Mixer circuitry | |
| JPH0230902Y2 (ja) | ||
| JP2790095B2 (ja) | サンプルホールド回路 | |
| KR0139329B1 (ko) | 아날로그 스위치를 이용한 슈미트 트리거 | |
| JPH0648990Y2 (ja) | トリガ信号発生回路 | |
| JP2783797B2 (ja) | 差動出力コンパレータ | |
| JPH0451094B2 (ja) | ||
| JPH0513064Y2 (ja) | ||
| JPH03196279A (ja) | 演算増幅器 | |
| JP3294909B2 (ja) | 電子スイッチ回路 | |
| JP2591320B2 (ja) | 半導体集積回路 | |
| JPH0261168B2 (ja) | ||
| JPH0548350A (ja) | アラーム機能付き出力バツフア回路 | |
| JPH0786895A (ja) | 出力回路 | |
| JPH04270512A (ja) | スイッチ回路 | |
| JPH07264047A (ja) | Ｅｃｌ回路 |