JP2783797B2 - 差動出力コンパレータ - Google Patents

差動出力コンパレータ

Info

Publication number
JP2783797B2
JP2783797B2 JP62162653A JP16265387A JP2783797B2 JP 2783797 B2 JP2783797 B2 JP 2783797B2 JP 62162653 A JP62162653 A JP 62162653A JP 16265387 A JP16265387 A JP 16265387A JP 2783797 B2 JP2783797 B2 JP 2783797B2
Authority
JP
Japan
Prior art keywords
transistor
current
output
input
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62162653A
Other languages
English (en)
Other versions
JPS647812A (en
Inventor
泰 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Denki Co Ltd
Original Assignee
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Denki Co Ltd filed Critical Sanyo Denki Co Ltd
Priority to JP62162653A priority Critical patent/JP2783797B2/ja
Publication of JPS647812A publication Critical patent/JPS647812A/ja
Application granted granted Critical
Publication of JP2783797B2 publication Critical patent/JP2783797B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は2つの入力電圧の大小に応じて出力状態を反
転させる差動出力コンパレータに関する。 (従来の技術) この種のコンパレータの従来例を第3図に示す。同図
において、1,2は第1及び第2の各入力トランジスタで
あり、この各エミッタは共通して定電流回路3に接続さ
れ、各コレクタは電流ミラー回路4,5を介してVccライン
に接続されている。電流ミラー回路4を構成する2個の
PNP形のトランジスタ4a,4bはベース電位が同一であって
互いに同一のコレクタ電流が流れ、電流ミラー回路5を
構成する2個のPNP形のトランジスタ5a,5bも同様に互い
に同一のコレクタ電流が流れる。そして、入力トランジ
スタ1,2に流れる電流は夫々のベース電圧V1,V2の差によ
り変化し、且つ定電流回路3により入力トランジスタ1,
2の電流ひいてはトランジスタ4a,5aの電流の和は一定と
されているから、トランジスタ4b,5bにも入力電圧V1,V2
の差により変化し且つ和が一定の電流が流れる。 さて、上記のトランジスタ4b,5bのコレクタにはこれ
を電流源とするようにした第1及び第2の2つの電流ミ
ラー回路6,7が接続されている。第1の電流ミラー回路
6のトランジスタ6a及び第2の電流ミラー回路7のトラ
ンジスタ7bの各コレクタはトランジスタ4bのコレクタに
接続されてその共通接続点を出力端子Q1とし、第1の電
流ミラー回路6のトランジスタ6b及び第2の電流ミラー
回路7のトランジスタ7aの各コレクタは共にトランジス
タ5bのコレクタに接続され、その共通接続点を反転出力
端子Q2としている。 上記構成において、今、仮に入力電圧V1,V2が全く同
一であるとする。この状態では、各入力トランジスタ1,
2に流れる電流は同一であり、従って、トランジスタ4b,
5bに流れる電流も互いに等しい。また、それ故に第1及
び第2の電流ミラー回路6,7の各トランジスタ6a,6b,7a,
7bにも全て等しい電流が流れて出力端子Q1及び反転出力
端子Q2の各電位Vo1,Vo2は等しい。この状態から、入力
電圧V1が上昇してV1>V2となったとすると、トランジス
タ1の電流がトランジスタ2の電流より大になり、且つ
両トランジスタ1,2に流れる電流の和は定電流回路3に
より一定値にされているから、結局、トランジスタ4bの
電流は増加しトランジスタ5bの電流は減少する(I1>I
2)。 ここで、トランジスタ6aのコレクタ電流が増加すれ
ば、トランジスタ6bのコレクタ電位ひいてはトランジス
タ7aのコレクタ電流を減少させひいてはトランジスタ7b
のコレクタ電位を減少させる。するとトランジスタ6aの
コレクタ電流はさらに増加するという正帰還がかかった
状態にあるから、I1>I2の状態になれば、瞬間的に第1
の電流ミラー回路6の各トランジスタ6a,6bがオン状態
に移行し、第2の電流ミラー回路7の各トランジスタ7
a,7bがオフ状態に移行する。この状態となると、出力端
子Q1の出力電圧Vo1はトランジスタ6a,6bのベース・エミ
ッタ間電圧VBE等しくなり、反転出力端子Q2の出力電圧
Vo2はトランジスタ6bが強い飽和状態となっているから
トランジスタ6bの飽和電圧VCE(S)に等しくなる。 (発明が解決しようとする課題) ところが上記構成では、各電流ミラー回路6,7の一方
のトランジスタ6b,7bが強い飽和状態に駆動されてしま
うため、出力状態を反転させるべく飽和したトランジス
タを能動領域に復帰される際に遅れ時間が発生し、これ
がためにコンパレータとしての高速動作が制約されると
いう欠点がある。また、ローレベル出力はトランジスタ
の飽和電圧VCE(S)(約0.1V)にまで低下するから、
次段の回路を動作されるには、それをVBE(約0.7V)以
上にまでシフトさせる等の工夫を要するという問題もあ
った。 そこで、本発明の目的は、出力段のトランジスタを深
い飽和に追込むことを避けることができ、もって高速動
作が可能で且つ次段の接続も簡単になる差動出力コンパ
レータを提供するにある。 [発明の構成] (課題を解決するための手段) 本発明の差動出力コンパレータは、 直流電源から与えられる一定の電流を2つの入力電圧
の比の大きさに応じて分配してそれらを第1および第2
の出力電流として流し出す機能を有した入力回路と、 この入力回路の第1の出力電流がコレクタ電流として
供給されるエミッタ接地の入力段トランジスタと、この
入力段トランジスタとベース端子が共通に接続されたエ
ミッタ接地の出力段トランジスタと、ベース端子が前記
入力段トランジスタのコレクタに接続され前記第1の出
力電流により駆動され前記入力段トランジスタおよび出
力段トランジスタに対してベース電流を供給するベース
電流補償用トランジスタとを備え、前記入力段トランジ
スタのコレクタを第1の出力端子としたウィルソン形の
第1の電流ミラー回路と、 前記入力回路の第2の出力電流がコレクタ電流として
供給されるエミッタ接地の入力段トランジスタと、この
入力段トランジスタとベース端子が共通に接続されたエ
ミッタ接地の出力段トランジスタと、ベース端子が前記
入力段トランジスタのコレクタに接続され前記第2の出
力電流により駆動され前記入力段トランジスタおよび出
力段トランジスタに対してベース電流を供給するベース
電流補償用トランジスタとを備え、前記入力トランジス
タのコレクタを第2の出力端子としたウィルソン形の第
2の電流ミラー回路と、 コレクタ端子が前記直流電源に、エミッタ端子が前記
第1の直流ミラー回路の出力段トランジスタのコレクタ
および前記第2の出力端子に、ベース端子が前記第1の
出力端子に接続された第1のクランプ用トランジスタ
と、 コレクタ端子が前記直流電源に、エミッタ端子が前記
第2の電流ミラー回路の出力段トランジスタのコレクタ
および前記第1の出力端子に、ベース端子が前記第2の
出力端子に接続された第2のクランプ用トランジスタと
を設けて構成したところに特徴と有する。 (作用) 入力端子に印加される電圧の一方が高くなって、例え
ば、入力回路の第1の出力電流の値が高くなると、第1
の電流ミラー回路側の入力段トランジスタがオンしてそ
の出力段トランジスタにも同等の電流を流すべく第2の
出力電流が流れるようになる。この結果、第2の電流ミ
ラー回路の入力トランジスタは電流が供給されなくなっ
てオフするようになり、こよに伴って出力段トランジス
タもオフするようになる。このとき、第1の電流ミラー
回路のベース電流補償用のトランジスタは動作状態とさ
れ第2の電流ミラー回路の複数個のベース電流補償用ト
ランジスタはすべてオフ状態となる。 この結果、第1の出力端子の電圧は、これに接続され
たベース電流補償用トランジスタおよび入力段トランジ
スタのベース・エミッタ間電圧VBEの和の値となり(2V
BE以上)、第2の出力端子の電位は、第2の電流ミラー
回路の入力トランジスタがオフしていることから、第1
の電流ミラー回路の出力段トランジスタのコレクタ電位
により決まるようになる。そして、この場合において第
1の電流ミラー回路の出力トランジスタのコレクタは第
1のクランプ用トランジスタのベース・エミッタを介し
て第1の出力端子に接続されているので、そのクランプ
用トランジスタのベース・エミッタ間電圧VBEの和の値
(VBE以上)を差し引いた値となるので、結果として、
第2の出力端子の電位は、第1の出力端子の電位よりも
VBE以上は低い値の電位となる。従って、次段の接続も
簡単である上に、電流ミラー回路の出力トランジスタは
コレクタ・エミッタ間に常に一定以上の電圧が印加され
ることになるので、能動領域で駆動させることができる
ようになり、この結果、高速反転駆動動作が可能にな
る。 (実施例) 以下本発明の第1実施例につき第1図を参照して説明
する。 入力回路10は、共にNPN形の第1及び第2の入力トラ
ンジスタ11,12、PNP形でダブルコレクタ構造のトランジ
スタ13,14及び定電流回路15を備えて構成されている。
各入力トランジスタ11,12のコレクタは共にVccラインに
接続されると共に、各エミッタはトランジスタ13,14の
各エミッタに接続されて各トランジスタ13,14に入力電
圧V1,V2の差の大きさに応じた電流を流し込めるように
なっている。 トランジスタ13,14の各コレクタ面積比は互いに同一
であって、両トランジスタ13,14の同一面積のコレクタ
及びベースが共通に接続されて定電流回路15を介して接
地されている。このトランジスタ13,14は第1および第
2の出力電流を流すように機能するものであり、ダブル
コレクタ構造ではコレクタ面積比に比例した電流が流れ
るから、共通コレクタのコレクタ電流の総和が定電流回
路15により一定化されておれば、他のコレクタの各電流
I1,I2の総和も一定化される。そして、各入力トランジ
スタ11,12に流れる電流は、入力電圧V1,V2に応じた値で
あるから、電流I1,I2は、2つの入力電圧V1,V2の夫々に
応じ且つ和が一定となる。 次に、16は4個のNPN形のトランジスタ17〜20から構
成した第1の電流ミラー回路である。トランジスタ17は
入力段トランジスタ、トランジスタ19は出力段トランジ
スタ、トランジスタ20はベース電流補償用トランジスタ
として機能するものである。 そして、トランジスタ17〜19はベースを共通にすると
共にエミッタが接地され、そのうちトランジスタ17のコ
レクタは入力回路10のトランジスタ13に接続されてその
接続点を第1の出力端子Q1とし、またトランジスタ19の
コレクタは入力回路10のトランジスタ14に接続されてそ
の接続点を第2の出力端子である反転出力端子Q2として
いる。 更に、トランジスタ20のコレクタはVccラインに接続
されると共に、ベースは出力端子Q1に、エミッタはトラ
ンジスタ18のコレクタ及び共通ベースに接続されてい
る。これにより、出力端子Q1は2つのトランジスタ20,1
8のベース・エミッタ間を順に介して接地された状態と
なっている。更に、この出力端子Q1は、コレクタをVcc
ラインに接続した第1のクランプ用トランジスタ21のベ
ース・エミッタ間を介して第2の出力端子である反転出
力端子Q2に接続されている。 一方、22はやはり4個のNPN形のトランジスタ23〜26
から構成した第2の電流ミラー回路で、前記第1電流ミ
ラー回路16と同様な構成である。トランジスタ25は入力
段トランジスタ、トランジスタ23は出力段トランジス
タ、トランジスタ26はベース電流補償用トランジスタと
して機能するものである。これらは、ベースを共通にし
た3個のトランジスタ23〜25のうちトランジスタ23のコ
レクタはトランジスタ13に接続され、トランジスタ25の
コレクタはトランジスタ14に接続されている。 また、トランジスタ26は、やはりコレクタをVccライ
ンぬ接続し、エミッタをトランジスタ24のコレクタ及び
共通ベースに接続しており、これにて反転出力端子Q2を
2つのトランジスタ26,24のベース・エミッタ間を順に
介して接地した状態としている。更に、この反転出力端
子Q2は、コレクタをVccラインに接続したNPN形の第2の
クランプ用トランジスタ27のベース・エミッタ間を介し
て他方の出力端子たる出力端子Qに接続されている。 次に、本実施例の作用につき述べる。今、入力電圧V
1,V2が全く等しいとすると、トランジスタ11,12のエミ
ッタ電流は等しく、従ってトランジスタ13,14の各コレ
クタ電流も等しい。この状態から入力電圧V1がV2を上回
るようになると、定電流回路15に接続したトランジスタ
13,14のコレクタに流れる電流の総和が一定であるか
ら、入力回路10から流出する電流I1は増加し、I2は減少
する。 ここで、第1の電流ミラー回路16のトランジスタ17〜
19のコレクタ電流が増加すれば、トランジスタ26のベー
ス電流が減少して各トランジスタ23〜26のコレクタ電流
が減少し、これがトランジスタ20のベース電流を増加さ
せてトランジスタ17〜20のコレクタ電流を増加させると
いう正帰還がかかった状態にあるから、I1>I2の条件下
ではトランジスタ14から流出する電流I2も第1の電流ミ
ラー回路16のトランジスタ19に流れ込むようになって第
1の電流ミラー回路16がオン状態、第2の電流ミラー回
路22がオフ状態に瞬間的に移行する。 さて、この状態では、トランジスタ17〜21が全てオン
状態にあるから、出力端子Q1の出力電圧Vo1は、トラン
ジスタ20,18の各ベース・エミッタ間電圧の和、即ち2VB
Eとなる(各トランジスタ20,18のVBEを等しいとす
る)。一方、反転出力端子Q2の出力電圧Vo2は、反転出
力端子Q2と出力端子Q1との間にトランジスタ21のベース
・エミッタ間が接続されているから、Vo1からトランジ
スタ21のベース・エミッタ間電圧VBEだけ下がった値と
なり、結局、VBEとなる。この状態で、第1の電流ミラ
ー回路16のトランジスタ19のコレクタ・エミッタ間電圧
VCEは反転出力端子Q2の電圧Vo2に等しいから、VBEに
維持され、従ってトランジスタ19が飽和状態に駆動され
ることはない。 この後、入力電圧の大小関係が逆転の方向に向かい、
V1=V2の状態を僅かでも越えると、I1<I2となるから、
上述の説明とは逆に第2の電流ミラー回路22がオン、第
1の電流ミラー回路16がオフとなる。この場合でも、反
転出力端子Q2が2V BEとなり、出力端子Q1がVBEとなっ
てトランジスタ23が飽和状態に駆動されることがないこ
とは前述した場合と同様である。 このように本実施例によれば、オン状態になる出力段
トランジスタ19,23を飽和状態に駆動することなくVCE
がVBEと等しくなるところに止まるようにしたから、出
力状態の反転を極めて迅速に行なうことができ、高速動
作が可能になる。また、ローレベル出力がVBEであるか
ら、次段のトランジスタ回路をレベルシフトを行なうこ
となく動作させることができるようになる。 次に、反転動作にヒステリシス特性を与えるようにし
た本発明の第2実施例を第2図に示す。前記第1実施例
と相違するところは、第1の電流ミラー回路16における
トランジスタ20のコレクタを第2の入力トランジスタ12
のエミッタに、逆に第2の電流ミラー回路22におけるト
ランジスタ26のコレクタを第1の入力トランジスタ11の
エミッタに夫々接続した交差回路を設けたところにあ
る。その他の点は第1実施例と同一であるので、同一部
分に同一符号を付して説明を省略し、ヒステリシス発生
の理由についてのみ述べる。 今、入力電圧がV1>V2の関係にあって第1の電流ミラ
ー回路16がオン、第2の電流ミラー回路22がオフの状態
にあるとする。ここから出力状態を反転させるには、前
述したように、I1,I2の大小関係を反転させる必要があ
る。ところが、I1>I2の状態からI1=I2とするには、上
記交差回路がない第1実施例では各入力トランジスタ1
1,12のエミッタ電流を等しくすれば足るところ、交差回
路を設けた第2実施例では、第1の電流ミラー回路16の
トランジスタ20がオン状態であると共に第2の電流ミラ
ー回路22のトランジスタ26がオフとなっており、したが
って、第2の入力トランジスタ12のエミッタ電流の一部
が交差回路を通じてトランジスタ20に分流するから、そ
の分流する電流だけ入力トランジスタ12に多く流す必要
がある。 この場合、入力トランジスタ12に流す電流を増やして
トランジスタ20への分流するための電流を確保して電流
I1およびI2の値を等しくするのに必要な入力電圧をVhys
とすると、入力電圧V2はV1+Vhysに等しくなったときに
初めて電流I1=I2となる。つまり、入力電圧V2がV1より
も高い値V1+Vhysを超えたときに電流I2がI1よりも大き
くなるのであり、これによってヒステリシスが発生する
のである。斯かる構成としても、各電流ミラー回路16,2
2の出力段のトランジスタ19,23が深い飽和に駆動される
ことがないから、高速動作及び次段接続の容易性を併せ
て得ることができる。 [発明の効果] 本発明は以上述べたように、出力段のトランジスタが
深い飽和に駆動されてしまうことを防止することができ
るから、高速動作が可能で且つ次段の接続の容易性が得
られるという優れた効果を奏するものである。
【図面の簡単な説明】 第1図は本発明の第1実施例を示す回路図、第2図は本
発明の第2実施例を示す回路図、第3図は従来例を示す
回路図である。 図面中、10は入力回路、13,14はトランジスタ、16は第
1の電流ミラー回路、17は入力段トランジスタ、20はベ
ース電流補償用トランジスタ、19は出力段トランジス
タ、21はクランプ用トランジスタ、22は第2の電流ミラ
ー回路、23は出力段トランジスタ、26はベース電流補償
用トランジスタ、25は入力段トランジスタ、27はクラン
プ用トランジスタ、Vo1は第1の出力端子、Vo2は第2の
出力端子である。

Claims (1)

  1. (57)【特許請求の範囲】 1.直流電源から与えられる一定の電流を2つの入力電
    圧の比の大きさに応じて分配してそれらを第1および第
    2の出力電流として流し出す機能を有した入力回路と、 この入力回路の第1の出力電流がコレクタ電流として供
    給されるエミッタ接地の入力段トランジスタと、この入
    力段トランジスタとベース端子が共通に接続されたエミ
    ッタ接地の出力段トランジスタと、ベース端子が前記入
    力段トランジスタのコレクタに接続され前記第1の出力
    電流により駆動され前記入力段トランジスタおよび出力
    段トランジスタに対してベース電流を供給するベース電
    流補償用トランジスタとを備え、前記入力段トランジス
    タのコレクタを第1の出力端子としたウィルソン形の第
    1の電流ミラー回路と、 前記入力回路の第2の出力電流がコレクタ電流として供
    給されるエミッタ接地の入力段トランジスタと、この入
    力段トランジスタとベース端子が共通に接続されたエミ
    ッタ接地の出力段トランジスタと、ベース端子が前記入
    力段トランジスタのコレクタに接続され前記第2の出力
    電流により駆動され前記入力段トランジスタおよび出力
    段トランジスタに対してベース電流を供給するベース電
    流補償用トランジスタとを備え、前記入力段トランジス
    タのコレクタを第2の出力端子としたウィルソン形の第
    2の電流ミラー回路と、 コレクタ端子が前記直流電源に、エミッタ端子が前記第
    1の電流ミラー回路の出力段トランジスタのコレクタお
    よび前記第2の出力端子に、ベース端子が前記第1の出
    力端子に接続された第1のクランプ用トランジスタと、 コレクタ端子が前記直流電源に、エミッタ端子が前記第
    2の電流ミラー回路の出力段トランジスタのコレクタお
    よび前記第1の出力端子に、ベース端子が前記第2の出
    力端子に接続された第2のクランプ用トランジスタとを
    備えたことを特徴とする差動出力コンパレータ。
JP62162653A 1987-06-30 1987-06-30 差動出力コンパレータ Expired - Fee Related JP2783797B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62162653A JP2783797B2 (ja) 1987-06-30 1987-06-30 差動出力コンパレータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62162653A JP2783797B2 (ja) 1987-06-30 1987-06-30 差動出力コンパレータ

Publications (2)

Publication Number Publication Date
JPS647812A JPS647812A (en) 1989-01-11
JP2783797B2 true JP2783797B2 (ja) 1998-08-06

Family

ID=15758714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62162653A Expired - Fee Related JP2783797B2 (ja) 1987-06-30 1987-06-30 差動出力コンパレータ

Country Status (1)

Country Link
JP (1) JP2783797B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0827662B2 (ja) * 1987-06-12 1996-03-21 沖電気工業株式会社 比較電圧発生回路及びそれを用いた電圧検出回路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53139453A (en) * 1977-05-12 1978-12-05 Toshiba Corp Differential amplifier circuit
JPS60191320A (ja) * 1983-12-01 1985-09-28 モトロ−ラ・インコ−ポレ−テツド 電流しきい値検出器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53139453A (en) * 1977-05-12 1978-12-05 Toshiba Corp Differential amplifier circuit
JPS60191320A (ja) * 1983-12-01 1985-09-28 モトロ−ラ・インコ−ポレ−テツド 電流しきい値検出器

Also Published As

Publication number Publication date
JPS647812A (en) 1989-01-11

Similar Documents

Publication Publication Date Title
JP2730767B2 (ja) 電圧対電流変換器
JP2669389B2 (ja) 電圧電流変換回路
US5359241A (en) ECL circuit
JP2783797B2 (ja) 差動出力コンパレータ
JP2546004B2 (ja) レベル変換回路
JPH0230902Y2 (ja)
US6037839A (en) BTL amplifying circuit
JPH0918248A (ja) 高電圧演算増幅器
JPH0633713Y2 (ja) アナログ・スイッチ回路
JP3290264B2 (ja) ガンマ補正回路
JP3116595B2 (ja) 演算増幅回路
JP3002553B2 (ja) アナログ・スイッチ回路
JP2604530Y2 (ja) 出力回路
JP2000082942A (ja) 電圧比較器
JP3074963B2 (ja) 信号切り替え回路
JPS6034284B2 (ja) 増幅回路
JPH0786895A (ja) 出力回路
JPH0514075A (ja) 差動増幅回路
JPH04297124A (ja) Ecl論理回路
JPH08172324A (ja) ゲイン可変差動増幅器
JPH0564486B2 (ja)
JPH0399504A (ja) 電圧電流変換回路
JPS6141161B2 (ja)
JPH04109715A (ja) ディジタル入力回路
JPH09260971A (ja) 差動増幅器

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees