JP2000082942A - 電圧比較器 - Google Patents

Abstract

(57)【要約】 【課題】 回路構成を簡単として、全体の同相入力範囲
をグランドレベルからＶCCレベルまで拡大した電圧比較
器を提供する。 【解決手段】 高電位側電源電圧（ＶCC）と低電位側電
源電圧（ＧＮＤ）との間に、入力電圧がＶCCに近い第一
の電圧以上になるとオフとなる差動型比較回路Ａと、入
力電圧がＧＮＤに近い第二の電圧以下になるとオフとな
り、かつ差動型比較回路Ａの入力と並列接続された差動
型比較回路Ｂとを設ける。これ等各差動型比較回路の出
力に応じて第一及び第二のスイッチングトランジスタＱ
７，Ｑ２７を夫々スイッチング制御し、この両スイッチ
ングトランジスタの共通出力により出力トランジスタＱ
８を駆動する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電圧比較回路に関
し、特に同相入力範囲がグランド電位（低定電位側電
源）まであるコンパレータと同相入力範囲がＶCC（高電
位側電源）まであるコンパレータとの入力部を組合わ
せ、出力部を共通化することにより全体の同相入力範囲
をグランドレベルからＶCCレベルまで拡大するようにし
た電圧比較器に関するものである。

【０００２】

【従来の技術】従来のこの種の電圧比較器の例として
は、特開昭６３−８２１２０号公報に開示の技術があ
る。図６はこの電圧比較回路の回路図を示しており、図
６を参照すると、入力端子１０１，１０２には第１，第
２の電圧比較器３０，４０の入力が各々接続され、各出
力は選択回路２０に入力される。電圧判別器１０の入力
１１は入力端子１０１に接続され、出力１２は選択回路
２０に入力され選択回路出力２１を得る。被測定電圧は
入力端子１０１，１０２の２端子間に入力される。入力
端子１０１，１０２に並列接続された第１，第２の電圧
比較器３０，４０は、一般に使用されている差動入力段
を持つ比較器である。

【０００３】ここで、第１の電圧比較器３０はＰチャン
ネルＦＥＴを入力段素子として用いており、第２の電圧
比較器４０のそれはＮチャンネルＦＥＴを用いている。
一般に、良く知られている様に、例えば、Ｐチャンネル
ＦＥＴ入力の電圧比較器の場合、その同相入力電圧範囲
の下限はＧＮＤレベル（最低電位）、上限はＶDD（電圧
比較器の系の最高電位）から回路的制約で定まる電圧分
差し引いた電圧レベルとなり、全電圧範囲にわたり動作
することが不可能である。またＮチャンネルＦＥＴ入力
の電圧比較器においても同様の制約があり、この場合に
はＧＮＤ側の電圧レベルが上昇する。

【０００４】この様なことは特にＭＯＳデバイスを用い
て回路を構成した場合、その影響が顕著であり、因みに
５Ｖ電源においてＰチャンネルＦＥＴ入力電圧比較器の
場合その同相入力電圧範囲はＧＮＤレベルから３．５Ｖ
程度となる。

【０００５】図７は上記の内容を図示したものであり、
“ａ”がＰチャンネルＦＥＴ入力電圧比較器の同相入力
電圧範囲、“ｂ”はＮチャンネルＦＥＴ入力比較器のそ
れを夫々示す。

【０００６】図７から明らかな様に、第１，第２の電圧
比較器３０，４０がいずれも正常に動作可能な同相入力
電圧範囲は電源電圧の１／２レベルを中心にオーバーラ
ップしている。電圧判別器１０は同相入力電圧を入力端
子１０１の電位でモニターし、判別基準電圧Ｖr に判別
回路で定まるレベルシフト分を含めた電位を印加するこ
とにより、同相入力電圧が１／２ＶDDを境にその出力を
反転する。

【０００７】図７でより具体的に説明すると、同相入力
電圧が“ｃ”の範囲ではＰチャンネルＦＥＴ入力電圧比
較器３０の出力が選択回路２０により選択されて選択回
路出力２１に出力され、“ｄ”の範囲ではＮチャンネル
ＦＥＴ入力電圧比較器４０の出力が選択出力される。こ
こで、“ｅ”電圧判別器１０の判別電圧を１／２ＶDDと
設定するためのレベルシフト分に相当し、この回路構成
で定まるものである。

【０００８】

【発明が解決しようとする課題】従来の上記回路構成で
は、２種類のコンパレータとは別に、判定器と出力選択
回路とが必要であり、更に入力電圧の判定に必要な判別
基準電圧を供給する電圧源が必要であるために、回路規
模が増大するという欠点がある。

【０００９】そこで本発明はかかる従来技術の欠点を解
消すべくなされたものであって、その目的とするところ
は、回路構成を簡単として、全体の同相入力範囲をグラ
ンドレベルからＶCCレベルまで拡大した電圧比較器を提
供することにある。

【００１０】

【課題を解決するための手段】本発明によれば、高電位
側電源電圧と低電位側電源電圧との間に設けられ入力電
圧が前記高電位側電源電圧に近い第一の電圧以上になる
とオフとなる第一の差動型比較回路と、前記高電位側電
源電圧と前記低電位側電源電圧との間に設けられ前記入
力電圧が前記低電位側電源電圧に近い第二の電圧以下に
なるとオフとなり、かつ前記第一の差動型比較回路の入
力と並列接続された第二の差動型比較回路と、前記第一
及び第二の差動型比較回路の出力に応じて夫々オンオフ
制御される第一及び第二のスイッチングトランジスタ
と、前記第一及び第二のスイッチングトランジスタに対
して同一の動作電流を供給する電流源と、前記第一及び
第二のスイッチングトランジスタの共通出力により駆動
される出力トランジスタとを含むことを特徴とする電圧
比較回路が得られる。

【００１１】そして、前記第一の差動型比較回路は、所
定極性の差動対トランジスタと、この差動対トランジス
タのエミッタ共通接続点の最大電圧を前記第一の電圧に
対応した電圧に制限する第一の電圧制限回路とを有し、
前記第二の差動型比較回路は、前記所定極性とは逆極性
の差動対トランジスタと、この差動対トランジスタのエ
ミッタ共通接続点の最小電圧を前記第二の電圧に対応し
た電圧に制限する第二の電圧制限回路とを有することを
特徴とする。

【００１２】本発明の作用を述べる。高電位側電源電圧
（ＶCC）と低電位側電源電圧（ＧＮＤ）との間に、入力
電圧がＶCCに近い第一の電圧以上になるとオフとなる第
一の差動型比較回路と、入力電圧がＧＮＤに近い第二の
電圧以下になるとオフとなり、かつ第一の差動型比較回
路の入力と並列接続された第二の差動型比較回路とを設
ける。これ等各差動型比較回路の出力に応じて第一及び
第二のスイッチングトランジスタを夫々スイッチング制
御し、この両スイッチングトランジスタの共通出力によ
り出力トランジスタを駆動する構成とする。

【００１３】これにより、従来例の様に、判定器、出力
選択回路、更には入力電圧の判定に必要な判別基準電圧
を供給する電圧源が不要であり、単にスイッチングトラ
ンジスタと出力トランジスタとを付加するのみの簡単な
構成となる。尚、第一及び第二の差動型比較回路におけ
る入力電圧がＶCCに近い電圧以上や、ＧＮＤに近い電圧
以下になるとオフとなる機能は、単にトランジスタを数
個追加するのみで簡単に構成できる。

【００１４】

【発明の実施の形態】以下に、図面を参照しつつ本発明
の実施例を説明する。図１は本発明の実施例の回路図で
ある。図１において、コンパレータＡ，Ｂは互いに逆極
性のトランジスタからなる差動型の比較回路構成であ
り、両コンパレータの差動入力ＩＮ１，ＩＮ２は互いに
共通に接続されており、また両出力は共通の出力用エミ
ッタ接地型ＮＰＮトランジスタＱ８のベースへ供給さ
れ、そのコレクタ負荷抵抗ＲＬから比較出力ＯＵＴが導
出される様になっている。すなわち、これ等両コンパレ
ータＡ，ＢはＶCCとＧＮＤとの間に設けられてＶCCを動
作電源とし、かつ入出力間にて並列に設けられている。

【００１５】コンパレータＡにおいて、差動入力ＩＮ
１，ＩＮ２はＰＮＰトランジスタＱ１，Ｑ４の各ベース
へ供給されており、これ等トランジスタＱ１，Ｑ４の各
エミッタ出力はＰＮＰトランジスタＱ２，Ｑ３の各ベー
スへ夫々供給されている。トランジスタＱ２，Ｑ３は互
いにエミッタが共通接続された差動対トランジスタであ
り、これ等差動対トランジスタＱ２，Ｑ３のコレクタに
は、ＮＰＮトランジスタＱ５，Ｑ６によるカレントミラ
ー構成の能動負荷が接続されている。そして、トランジ
スタＱ３のコレクタ出力がスイッチング用ＮＰＮトラン
ジスタＱ７のベース入力となり、このトランジスタＱ７
のコレクタはトランジスタＱ８のベース入力となってい
る。

【００１６】トランジスタＱ２，Ｑ３のエミッタ共通接
続点（Ｖ1 ）には、電流源トランジスタであるＰＮＰト
ランジスタＱ１１による電流が供給される。このエミッ
タ共通接続点（Ｖ1 ）の最大電圧を制限するために、Ｐ
ＮＰトランジスタＱ９，Ｑ１２，Ｑ１３が設けられてお
り、トランジスタＱ９のエミッタはＶCCに、コレクタは
電流源１に夫々接続されている。トランジスタＱ９のベ
ースはトランジスタＱ１１のベースと共通接続されてお
り、更にはＰＮＰトランジスタＱ１２のエミッタとも接
続されている。そして、トランジスタＱ１２のベースは
トランジスタＱ１３のベースに接続されている。これに
より、Ｖ1 の最大電圧はトランジスタＱ９，Ｑ１２，Ｑ
１３のベースエミッタ間電圧により決定される電圧とな
る（後述する）。

【００１７】トランジスタＱ１３のコレクタには、カレ
ントミラー回路を構成するＮＰＮトランジスタＱ１４の
コレクタ電流が供給される。このカレントミラー回路を
構成するトランジスタＱ１５は、トランジスタＱ７のコ
レクタに共通接続されているトランジスタＱ２７（コン
パレータＢ側のスイッチングトランジスタである）の動
作電流源として作用する。尚、トランジスタＱ１２のコ
レクタは接地されている。

【００１８】コンパレータＢにおいて、差動入力ＩＮ
１，ＩＮ２はＮＰＮトランジスタＱ２１，Ｑ２４の各ベ
ースへ供給されており、これ等トランジスタＱ２１，Ｑ
２４の各エミッタ出力はＮＰＮトランジスタＱ２２，Ｑ
２３の各ベースへ夫々供給されている。トランジスタＱ
２２，Ｑ２３は互いにエミッタが共通接続された差動対
トランジスタであり、これ等差動対トランジスタＱ２
２，Ｑ２３のコレクタには、ＰＮＰトランジスタＱ２
５，Ｑ２６によるカレントミラー構成の能動負荷が接続
されている。そして、トランジスタＱ２３のコレクタ出
力がスイッチング用ＰＮＰトランジスタＱ２７のベース
入力となり、このトランジスタＱ２７のコレクタはトラ
ンジスタＱ８のベース入力となっている。

【００１９】トランジスタＱ２２，Ｑ２３のエミッタ共
通接続点（Ｖ3 ）には、電流源トランジスタであるＮＰ
ＮトランジスタＱ３１による電流が供給される。このエ
ミッタ共通接続点（Ｖ3 ）の最小電圧を制限するため
に、ＮＰＮトランジスタＱ２９，Ｑ３２，Ｑ３３が設け
られており、トランジスタＱ２９のエミッタはＧＮＤ
に、コレクタは電流源２に夫々接続されている。トラン
ジスタＱ２９のベースはトランジスタＱ３１のベースと
共通接続されており、更にはＮＰＮトランジスタＱ３２
のエミッタとも接続されている。そして、トランジスタ
Ｑ３２のベースはトランジスタＱ３３のベースに接続さ
れている。これにより、Ｖ3 の最小電圧はトランジスタ
Ｑ２９，Ｑ３２，Ｑ３３のベースエミッタ間電圧により
決定される電圧となる（後述する）。

【００２０】トランジスタＱ３３のコレクタには、カレ
ントミラー回路を構成するＰＮＰトランジスタＱ３４の
コレクタ電流が供給される。このカレントミラー回路を
構成するトランジスタＱ３５は、トランジスタＱ２７の
コレクタに共通接続されているトランジスタＱ７（コン
パレータＡ側のスイッチングトランジスタである）の動
作電流源として作用する。尚、トランジスタＱ３２のコ
レクタはＶCCに接続されている。

【００２１】かかる構成における動作を説明する。ま
ず、電流源１と２の電流値は同じものとし、トランジス
タＱ８が電流を流すと飽和する様に抵抗ＲＬを設定す
る。このコンパレータは、入力ＩＮ１とＩＮ２の電圧が
ＧＮＤ付近でも正常に動作するコンパレータＡと、入力
ＩＮ１とＩＮ２の電圧が電源電圧ＶCC付近でも正常に動
作するコンパレータＢとにより構成されている。入力Ｉ
Ｎ１とＩＮ２に同じ電圧を入力した時、コンパレータＡ
が正常に動作する入力電圧範囲の上限をＶAH、コンパレ
ータＢが正常に動作する入力電圧範囲の下限をＶBLとす
る。以降、回路動作の説明のために、トランジスタが十
分に電流を流している時のベース−エミッタ電圧をＶbe
＝０．７［Ｖ］とし、全く電流を流さないベース−エミ
ッタ電圧を０．４［Ｖ］以下とする。

【００２２】コンパレータＡが正常に動作する入力電圧
範囲の上限ＶAHについて説明する。トランジスタＱ１３
のベース電位Ｖ2 はＶCCから２Ｖbeほど低い電位であ
り、トランジスタＱ１３が動作しないエミッタ電位Ｖ1H
の上限は、 Ｖ1H＝ＶCC−２Ｖbe＋０．４＝ＶCC−１．０［Ｖ］ となる。Ｖ1 は入力ＩＮ１とＩＮ２によって変動し、常
に入力ＩＮ１とＩＮ２のどちらか低い電位から２Ｖbeほ
ど高い電位となる。従って、ＶAHは、 ＶAH＝ＶCC−１．０−２Ｖbe＝ＶCC−２．４［Ｖ］ となる。

【００２３】コンパレータＢが正常に動作する入力電圧
範囲の下限ＶBLについて説明する。トランジスタＱ３３
のベース電位Ｖ4 はＧＮＤから２Ｖbeほど高い電位であ
り、トランジスタＱ３３が動作しないエミッタ電位Ｖ3
の下限Ｖ3Lは、 Ｖ3L＝ＧＮＤ＋２Ｖbe−０．４＝ＧＮＤ＋１．０［Ｖ］ となる。Ｖ3 は入力ＩＮ１とＩＮ２によって変動し、常
に入力ＩＮ１とＩＮ２のどちらか高い電位から２Ｖbeほ
ど低い電位となる。従って、ＶBLは、 ＶBL＝ＧＮＤ＋１．０＋２Ｖbe＝ＧＮＤ＋２．４［Ｖ］ となる。

【００２４】回路動作を下記の３状態に分けて説明す
る。 状態 入力１と入力２の電圧がＶBLより低い時。 状態 入力１と入力２の電圧がＶAHより高い時。 状態 状態と状態以外の時。

【００２５】状態の時、トランジスタＱ１３，Ｑ１
４，Ｑ１５，Ｑ２１，Ｑ２２，Ｑ２３，Ｑ２４，Ｑ２
５，Ｑ２６，Ｑ２７は動作していない。また、電流源１
と２は同じ電流を流す様に設定されているので、トラン
ジスタＱ９，Ｑ１１，Ｑ２９，Ｑ３１，Ｑ３３，Ｑ３
４，Ｑ３５は同じ電流を流す。従って、状態の時の等
価回路は図２の様になる。

【００２６】入力ＩＮ１の電圧がＩＮ２の電圧より高い
時、電流Ｉ1 はトランジスタＱ３に流れる。この時、ト
ランジスタＱ２に電流は流れないので、トランジスタＱ
５とＱ６にも電流は流れない。従って、電流Ｉ1 はトラ
ンジスタＱ３を通ってトランジスタＱ７のベースに流れ
込む。トランジスタＱ７は電流Ｉ2 より大きい電流を引
き込もうとするので、トランジスタＱ７が飽和してコレ
クタ電位がＧＮＤまで下がり、トランジスタＱ８は動作
しない。トランジスタＱ８が動作していない時は、抵抗
ＲＬに電流が流れず電圧降下がないので、出力はＶCCと
同じ電位となる。

【００２７】入力ＩＮ１の電圧がＩＮ２の電圧より低い
時、トランジスタＱ３に電流は流れないので、電流Ｉ1
はトランジスタＱ２を通ってトランジスタＱ５に流れ
る。トランジスタＱ５とＱ６は同じ電流を流すのでトラ
ンジスタＱ６は電流Ｉ1 を引き込もうとするが、トラン
ジスタＱ３から電流が供給されないのでトランジスタＱ
６は飽和し、トランジスタＱ６のコレクタ電位がＧＮＤ
まで下がり、トランジスタＱ７は動作せず電流を流さな
い。この時、電流Ｉ2 がトランジスタＱ８のベースに流
れ込み、トランジスタＱ８は電流を流す。トランジスタ
Ｑ８が電流を流すと飽和する様に抵抗ＲＬが設定されて
いるので、出力はＧＮＤと同じ電位となる。

【００２８】状態の時、トランジスタＱ１，Ｑ２，Ｑ
３，Ｑ４，Ｑ５，Ｑ６，Ｑ７，Ｑ３３，Ｑ３４，Ｑ３５
は動作していない。また、電流源１と２は同じ電流を流
す様に設定されているので、トランジスタＱ９，Ｑ１
１，Ｑ２９，Ｑ３１，Ｑ１３，Ｑ１４，Ｑ１５，は同じ
電流を流す。従って、状態の時の等価回路は図３の様
になる。

【００２９】入力ＩＮ１の電圧がＩＮ２の電圧より高い
時、トランジスタＱ２３には電流が流れないので、電流
Ｉ3 はトランジスタＱ２５を通ってトランジスタＱ２２
から流れる。トランジスタＱ２５とＱ２６は同じ電流を
流すのでトランジスタＱ２６は電流Ｉ3 を流そうとする
が、トランジスタＱ２３は電流を流さないのでトランジ
スタＱ２６のコレクタ電位がＶCCまで上がり、トランジ
スタＱ２７は動作せず電流を流さない。トランジスタＱ
１５は電流Ｉ4 を引き込もうとするが、どこからも供給
されず飽和してコレクタ電位がＧＮＤまで下がり、トラ
ンジスタＱ８が動作していない時は、抵抗ＲＬに電流が
流れず電圧降下がないので、出力はＶCCと同じ電位とな
る。

【００３０】入力ＩＮ１とＩＮ２の電圧より低い時、電
流Ｉ3 はトランジスタＱ２３から流れる。この時トラン
ジスタＱ２２に電流は流れないので、トランジスタＱ２
５とＱ２６にも電流は流れない。従って、電流Ｉ3 はト
ランジスタＱ２７のベースからトランジスタＱ２３を通
ってトランジスタＱ３１に流れ込む。トランジスタＱ２
７は電流Ｉ4 より大きい電流を流そうとするので、余っ
た電流がトランジスタＱ８のベースに流れ込み、トラン
ジスタＱ８は電流を流す。トランジスタＱ８が電流を流
すと飽和する様に抵抗ＲＬが設定されているので、出力
はＧＮＤと同じ電位となる。

【００３１】状態の時、トランジスタＱ１３，Ｑ１
４，Ｑ１５，Ｑ３３，Ｑ３４，Ｑ３５は動作していな
い。従って、状態の時の等価回路は図４の様になる。

【００３２】入力ＩＮ１の電圧がＩＮ２の電圧より高い
時、状態の説明からトランジスタＱ２７は電流を流さ
ない。また、状態の説明からトランジスタＱ７は電流
を引き込もうとするが、トランジスタＱ２７は電流を流
さないのでトランジスタＱ７は飽和してコレクタ電位が
ＧＮＤまで下がり、トランジスタＱ８は動作しない。ト
ランジスタＱ８が動作しない時は抵抗ＲＬに電流が流れ
ず電圧降下がないので、出力はＶCCと同じ電位となる。

【００３３】入力ＩＮ１の電圧がＩＮ２の電圧より低い
時、状態の説明からトランジスタＱ２７は電流を流
す。また、状態の説明からトランジスタＱ７は電流を
流さないので、トランジスタＱ２７が流す電流がトラン
ジスタＱ８のベースに流れ込み、トランジスタＱ８は電
流を流す。トランジスタＱ８が電流を流すと飽和する様
に抵抗ＲＬが設定されているので、出力はＧＮＤと同じ
電位となる。

【００３４】以上の動作を図に示すと図５の様になり、
図１の回路は全体として状態〜に示す如くＶCCレベ
ルからＧＮＤレベルまでの範囲で動作可能となるもので
ある。尚、上記実施例では、上限をＶCCとし、下限をＧ
ＮＤとしているが、当然に高電位側電源電圧と低電位側
電源電圧との間にて動作する回路構成とすることができ
ることは当業者にとって明白である。

【００３５】

【発明の効果】以上述べた様に、本発明によれば、極め
て簡単な構成により、入力特性が異なる２つのコンパレ
ータを組合わせて、高電位側電源電圧から低電位側電源
電圧までの広い範囲に亘って同相入力範囲を拡大するこ
とができるという効果がある。

【図面の簡単な説明】

【図１】本発明の実施例の回路図である。

【図２】図１の状態における等価回路図である。

【図３】図１の状態における等価回路図である。

【図４】図１の状態における等価回路図である。

【図５】図１の回路の動作範囲を示す図である。

【図６】従来例を示す回路図である。

【図７】図６の回路の動作範囲を示す図である。

【符号の説明】

１，２ 電流源 Ａ，Ｂ コンパレータ Ｑ２，Ｑ３，Ｑ２２，Ｑ２３ 差動対トランジスタ Ｑ７，Ｑ２７ スイッチングトランジスタ Ｑ８ 出力用トランジスタ ＲＬ 負荷抵抗

Claims (4)

【特許請求の範囲】
1. 【請求項１】 高電位側電源電圧と低電位側電源電圧と
   の間に設けられ入力電圧が前記高電位側電源電圧に近い
   第一の電圧以上になるとオフとなる第一の差動型比較回
   路と、 前記高電位側電源電圧と前記低電位側電源電圧との間に
   設けられ前記入力電圧が前記低電位側電源電圧に近い第
   二の電圧以下になるとオフとなり、かつ前記第一の差動
   型比較回路の入力と並列接続された第二の差動型比較回
   路と、 前記第一及び第二の差動型比較回路の出力に応じて夫々
   オンオフ制御される第一及び第二のスイッチングトラン
   ジスタと、 前記第一及び第二のスイッチングトランジスタに対して
   同一の動作電流を供給する電流源と、 前記第一及び第二のスイッチングトランジスタの共通出
   力により駆動される出力トランジスタと、を含むことを
   特徴とする電圧比較回路。
2. 【請求項２】 前記第一の差動型比較回路は、 所定極性の差動対トランジスタと、この差動対トランジ
   スタのエミッタ共通接続点の最大電圧を前記第一の電圧
   に対応した電圧に制限する第一の電圧制限回路とを有
   し、 前記第二の差動型比較回路は、 前記所定極性とは逆極性の差動対トランジスタと、この
   差動対トランジスタのエミッタ共通接続点の最小電圧を
   前記第二の電圧に対応した電圧に制限する第二の電圧制
   限回路とを有することを特徴とする請求項１記載の電圧
   比較回路。
3. 【請求項３】 前記所定極性はＰＮＰ型の極性であり、
   前記逆極性はＮＰＮ型の極性であることを特徴とする請
   求項２記載の電圧比較回路。
4. 【請求項４】 前記第一及び第二の電圧、並びにこれ等
   第一及び第二の電圧に対応した電圧は、前記電源電圧と
   前記トランジスタのベースエミッタ間電圧とにより表さ
   れる電圧であることを特徴とする請求項２または３記載
   の電圧比較回路。