JP2001308662A - 可変利得増幅回路 - Google Patents
可変利得増幅回路Info
- Publication number
- JP2001308662A JP2001308662A JP2000127476A JP2000127476A JP2001308662A JP 2001308662 A JP2001308662 A JP 2001308662A JP 2000127476 A JP2000127476 A JP 2000127476A JP 2000127476 A JP2000127476 A JP 2000127476A JP 2001308662 A JP2001308662 A JP 2001308662A
- Authority
- JP
- Japan
- Prior art keywords
- current
- differential pair
- circuit
- gain
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Details Of Television Systems (AREA)
Abstract
(57)【要約】
【課題】 可変利得の最小値を任意に設定でき、しかも
低電圧駆動にも好適に使用できる可変利得増幅回路の提
供。 【解決手段】 入力信号が印加される第１の差動対のト
ランジスタＱ１，Ｑ２による差動増幅回路と、これらの
トランジスタのエミッタに共通接続してバイアス電流を
供給する第１のカレントミラー回路Ｑ５〜Ｑ７と、利得
制御電圧が印加される第２の差動対のトランジスタＱ
３，Ｑ４と、これらのトランジスタのエミッタに共通接
続してバイアス電流を供給する第２のカレントミラー回
路Ｑ８〜Ｑ１０と、第２の差動対の一方のトランジスタ
Ｑ３のコレクタ電流と第２のカレントミラー回路の電流
とを供給する第３のカレントミラー回路Ｑ１２〜Ｑ１４
とを備え、第１の差動対のトランジスタの増幅回路の利
得を、第３のカレントミラー回路の出力電流から第２の
差動対のトランジスタＱ３の利得制御電圧で制御された
コレクタ電流で減算した電流値で決定する。
低電圧駆動にも好適に使用できる可変利得増幅回路の提
供。 【解決手段】 入力信号が印加される第１の差動対のト
ランジスタＱ１，Ｑ２による差動増幅回路と、これらの
トランジスタのエミッタに共通接続してバイアス電流を
供給する第１のカレントミラー回路Ｑ５〜Ｑ７と、利得
制御電圧が印加される第２の差動対のトランジスタＱ
３，Ｑ４と、これらのトランジスタのエミッタに共通接
続してバイアス電流を供給する第２のカレントミラー回
路Ｑ８〜Ｑ１０と、第２の差動対の一方のトランジスタ
Ｑ３のコレクタ電流と第２のカレントミラー回路の電流
とを供給する第３のカレントミラー回路Ｑ１２〜Ｑ１４
とを備え、第１の差動対のトランジスタの増幅回路の利
得を、第３のカレントミラー回路の出力電流から第２の
差動対のトランジスタＱ３の利得制御電圧で制御された
コレクタ電流で減算した電流値で決定する。
Description
【０００１】
【発明の属する技術分野】本発明は、バイポーラモノリ
シック集積回路における可変利得増幅回路に係り、特に
可変利得の最小値を任意に設定できるとともに低電圧駆
動が可能な可変利得増幅回路に関する。
シック集積回路における可変利得増幅回路に係り、特に
可変利得の最小値を任意に設定できるとともに低電圧駆
動が可能な可変利得増幅回路に関する。
【０００２】
【従来の技術】ＡＶ機器等に搭載される光リモートコン
トロールの受光ＩＣには、外乱ノイズ等の抑制及び入力
信号のダイナミックレンジを得るため、可変利得増幅回
路が組み込まれる。このような可変利得増幅回路として
は、たとえばトランジスタの差動増幅回路を基本構成と
する平衡形変調回路の変形回路が従来から知られてお
り、その一例を図３に示す。
トロールの受光ＩＣには、外乱ノイズ等の抑制及び入力
信号のダイナミックレンジを得るため、可変利得増幅回
路が組み込まれる。このような可変利得増幅回路として
は、たとえばトランジスタの差動増幅回路を基本構成と
する平衡形変調回路の変形回路が従来から知られてお
り、その一例を図３に示す。
【０００３】図３において、第１の差動対のトランジス
タＱ２３，Ｑ２４及び第２の差動対のトランジスタＱ２
５，Ｑ２６のベースには利得制御電圧Ｖｃが印加され、
この利得制御電圧Ｖｃは対応するトランジスタＱ２３，
Ｑ２４，Ｑ２５，Ｑ２６のバイアス電流Ｉ１，Ｉ２，Ｉ
３，Ｉ４の分配を制御する。すなわち、利得制御電圧Ｖ
ｃとバイアス電流Ｉ１〜Ｉ４の関係式は、Ｖｔを熱電圧
とするとき、次式のようになる。
タＱ２３，Ｑ２４及び第２の差動対のトランジスタＱ２
５，Ｑ２６のベースには利得制御電圧Ｖｃが印加され、
この利得制御電圧Ｖｃは対応するトランジスタＱ２３，
Ｑ２４，Ｑ２５，Ｑ２６のバイアス電流Ｉ１，Ｉ２，Ｉ
３，Ｉ４の分配を制御する。すなわち、利得制御電圧Ｖ
ｃとバイアス電流Ｉ１〜Ｉ４の関係式は、Ｖｔを熱電圧
とするとき、次式のようになる。
【０００４】 Ｉ１／Ｉ２＝ｅｘｐ（Ｖｃ／Ｖｔ）・・・・（１） Ｉ４／Ｉ３＝ｅｘｐ（Ｖｃ／Ｖｔ）・・・・（２） すなわち、Ｉ１／Ｉ２＝Ｉ４／Ｉ３となる関係に分配さ
れる。
れる。
【０００５】また、第３の差動対のトランジスタＱ２
１，Ｑ２２のベースには入力信号Ｖｉｎが印加される。
この入力信号Ｖｉｎとバイアス電流Ｉ１〜Ｉ４の関係
は、第３の差動対のトランジスタＱ２１，Ｑ２２のエミ
ッタ抵抗ＲＥを用いると次式で表せる。
１，Ｑ２２のベースには入力信号Ｖｉｎが印加される。
この入力信号Ｖｉｎとバイアス電流Ｉ１〜Ｉ４の関係
は、第３の差動対のトランジスタＱ２１，Ｑ２２のエミ
ッタ抵抗ＲＥを用いると次式で表せる。
【０００６】 Ｖｉｎ／ＲＥ＝（Ｉ１＋Ｉ２）−（Ｉ３＋Ｉ４）・・・・（３） そして、出力電圧Ｖｏは、負荷抵抗ＲＬ及びこの負荷抵
抗ＲＬを流れるＩ２，Ｉ３により次式で表される。
抗ＲＬを流れるＩ２，Ｉ３により次式で表される。
【０００７】 Ｖｏ＝（Ｉ２−Ｉ３）×ＲＬ・・・・（４） よって、式（１）〜（３）により式（４）は次式に書き
換えられる。
換えられる。
【０００８】 Ｖｏ＝（ＲＬ／ＲＥ）×（１／（１＋ｅｘｐ（Ｖｃ／Ｖｔ））×Ｖｉｎ ） ・・・・（５） したがって、この可変利得増幅回路の利得Ａｖは、式
（５）をＶｉｎで微分することによって導かれ、次式
（６）で与えられる。
（５）をＶｉｎで微分することによって導かれ、次式
（６）で与えられる。
【０００９】 Ａｖ＝（ＲＬ／ＲＥ）×（１／（１＋ｅｘｐ（Ｖｃ／Ｖｔ）））・・（６） この式（６）から明らかなように、利得制御電圧Ｖｃに
対する利得Ａｖの指数関数的な依存性により、比較的に
小さい制御電圧で広いダイナミックレンジにわたっての
可変利得制御が可能である。
対する利得Ａｖの指数関数的な依存性により、比較的に
小さい制御電圧で広いダイナミックレンジにわたっての
可変利得制御が可能である。
【００１０】
【発明が解決しようとする課題】ところが、図３に示し
た従来の可変利得増幅回路は、利得制御電圧Ｖｃに対す
る利得Ａｖの変化が指数関数的に依存するので、利得Ａ
ｖの低下の極限値はほぼ零に近づいていく。したがっ
て、利得Ａｖの低下の下限値すなわち可変利得の最小値
を設けることが要望される用途の分野では、このような
利得Ａｖの低下が零に近づく制御回路は障害をもたらす
ことになる。
た従来の可変利得増幅回路は、利得制御電圧Ｖｃに対す
る利得Ａｖの変化が指数関数的に依存するので、利得Ａ
ｖの低下の極限値はほぼ零に近づいていく。したがっ
て、利得Ａｖの低下の下限値すなわち可変利得の最小値
を設けることが要望される用途の分野では、このような
利得Ａｖの低下が零に近づく制御回路は障害をもたらす
ことになる。
【００１１】また、第３の差動対のトランジスタＱ２
１，Ｑ２２と第１の差動対のトランジスタＱ２３，Ｑ２
４及び第２の差動対のトランジスタＱ２５，Ｑ２６と
は、電源間に直列に接続されているため、低電源電圧駆
動には不適であり、特に３ボルト動作には対応できな
い。
１，Ｑ２２と第１の差動対のトランジスタＱ２３，Ｑ２
４及び第２の差動対のトランジスタＱ２５，Ｑ２６と
は、電源間に直列に接続されているため、低電源電圧駆
動には不適であり、特に３ボルト動作には対応できな
い。
【００１２】このように従来の可変利得増幅回路では、
利得Ａｖが零に近づくことや低電圧駆動には適している
とはいえない。したがって、光リモートコントローラの
受光ＩＣに使用するとき、信号光を復調不可能なまでに
利得Ａｖを低下させてしまうことが発生し得る。また、
低電圧駆動化できないことは、セットの消費電力の低減
化には貢献できない。特に、リモートコントローラ受光
ＩＣの待期時（無信号時）における不必要な電力の消費
は、今日の大きな課題となっている。
利得Ａｖが零に近づくことや低電圧駆動には適している
とはいえない。したがって、光リモートコントローラの
受光ＩＣに使用するとき、信号光を復調不可能なまでに
利得Ａｖを低下させてしまうことが発生し得る。また、
低電圧駆動化できないことは、セットの消費電力の低減
化には貢献できない。特に、リモートコントローラ受光
ＩＣの待期時（無信号時）における不必要な電力の消費
は、今日の大きな課題となっている。
【００１３】本発明は、広いダイナミックレンジの可変
利得を備えるとともに可変利得の最小値を任意に設定で
きしかも低電圧駆動にも好適に使用できる可変利得増幅
回路を提供することを目的とする。
利得を備えるとともに可変利得の最小値を任意に設定で
きしかも低電圧駆動にも好適に使用できる可変利得増幅
回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】本発明は、ベースに入力
信号が印加される第１の差動対のトランジスタによる差
動増幅回路と、前記第１の差動対のトランジスタのそれ
ぞれのエミッタに共通接続してバイアス電流を供給する
第１のカレントミラー回路と、ベースに利得制御電圧が
印加される第２の差動対のトランジスタと、前記第２の
差動対のトランジスタのそれぞれのエミッタに共通接続
してバイアス電流を供給する第２のカレントミラー回路
と、前記第２の差動対の一方のトランジスタが利得制御
電圧により制御されたコレクタ電流と前記第２のカレン
トミラー回路の電流とを供給する第３のカレントミラー
回路とを備え、前記第１の差動対のトランジスタの増幅
回路の利得を、前記第３のカレントミラー回路の出力電
流から前記第２の差動対のトランジスタの利得制御電圧
で制御されたコレクタ電流で減算した電流値で決定する
構成としたことを特徴とする。
信号が印加される第１の差動対のトランジスタによる差
動増幅回路と、前記第１の差動対のトランジスタのそれ
ぞれのエミッタに共通接続してバイアス電流を供給する
第１のカレントミラー回路と、ベースに利得制御電圧が
印加される第２の差動対のトランジスタと、前記第２の
差動対のトランジスタのそれぞれのエミッタに共通接続
してバイアス電流を供給する第２のカレントミラー回路
と、前記第２の差動対の一方のトランジスタが利得制御
電圧により制御されたコレクタ電流と前記第２のカレン
トミラー回路の電流とを供給する第３のカレントミラー
回路とを備え、前記第１の差動対のトランジスタの増幅
回路の利得を、前記第３のカレントミラー回路の出力電
流から前記第２の差動対のトランジスタの利得制御電圧
で制御されたコレクタ電流で減算した電流値で決定する
構成としたことを特徴とする。
【００１５】このような構成において、前記第２のカレ
ントミラー回路は、トランジスタ比または抵抗比で設定
するミラー比によって可変利得の最小値を任意に設定可
能な構成とすることができる。
ントミラー回路は、トランジスタ比または抵抗比で設定
するミラー比によって可変利得の最小値を任意に設定可
能な構成とすることができる。
【００１６】
【発明の実施の形態】請求項１に記載の発明は、ベース
に入力信号が印加される第１の差動対のトランジスタに
よる差動増幅回路と、前記第１の差動対のトランジスタ
のそれぞれのエミッタに共通接続してバイアス電流を通
電する第１のカレントミラー回路と、ベースに利得制御
電圧が印加される第２の差動対のトランジスタと、前記
第２の差動対のトランジスタのそれぞれのエミッタに共
通接続してバイアス電流を供給する第２のカレントミラ
ー回路と、前記第２の差動対の一方のトランジスタが利
得制御電圧により制御されたコレクタ電流と前記第２の
カレントミラー回路の電流とを供給する第３のカレント
ミラー回路とを備え、前記第１の差動対のトランジスタ
の増幅回路の利得を、前記第３のカレントミラー回路の
出力電流から前記第２の差動対のトランジスタの利得制
御電圧で制御されたコレクタ電流で減算した電流値で決
定する構成としたことを特徴とする可変利得増幅回路で
あり、光リモートコントローラの受光ＩＣに使用すれば
利得Ａｖは設定する最小値以下には下がり得ないので、
安定した信号の復調ができるとともに低電圧動作も可能
になるという作用を有する。
に入力信号が印加される第１の差動対のトランジスタに
よる差動増幅回路と、前記第１の差動対のトランジスタ
のそれぞれのエミッタに共通接続してバイアス電流を通
電する第１のカレントミラー回路と、ベースに利得制御
電圧が印加される第２の差動対のトランジスタと、前記
第２の差動対のトランジスタのそれぞれのエミッタに共
通接続してバイアス電流を供給する第２のカレントミラ
ー回路と、前記第２の差動対の一方のトランジスタが利
得制御電圧により制御されたコレクタ電流と前記第２の
カレントミラー回路の電流とを供給する第３のカレント
ミラー回路とを備え、前記第１の差動対のトランジスタ
の増幅回路の利得を、前記第３のカレントミラー回路の
出力電流から前記第２の差動対のトランジスタの利得制
御電圧で制御されたコレクタ電流で減算した電流値で決
定する構成としたことを特徴とする可変利得増幅回路で
あり、光リモートコントローラの受光ＩＣに使用すれば
利得Ａｖは設定する最小値以下には下がり得ないので、
安定した信号の復調ができるとともに低電圧動作も可能
になるという作用を有する。
【００１７】請求項２に記載の発明は、前記第２のカレ
ントミラー回路は、トランジスタ比または抵抗比で設定
するミラー比によって可変利得の最小値を任意に設定可
能な構成としたことを特徴とする請求項１記載の可変利
得増幅回路であり、光リモートコントローラの受光ＩＣ
に使用すれば利得Ａｖは設定する最小値以下には下がり
得ないので、安定した信号の復調ができるとともに低電
圧動作可能になるという作用を有する。
ントミラー回路は、トランジスタ比または抵抗比で設定
するミラー比によって可変利得の最小値を任意に設定可
能な構成としたことを特徴とする請求項１記載の可変利
得増幅回路であり、光リモートコントローラの受光ＩＣ
に使用すれば利得Ａｖは設定する最小値以下には下がり
得ないので、安定した信号の復調ができるとともに低電
圧動作可能になるという作用を有する。
【００１８】以下、本発明の実施の形態について図面に
基づき説明する。
基づき説明する。
【００１９】図１は本発明の一実施の形態による可変利
得増幅回路の回路図である。
得増幅回路の回路図である。
【００２０】図示のように、回路には、定電流源１とベ
ースに入力信号が印加される第１の差動対のトランジス
タＱ１，Ｑ２による差動信号増幅回路と、この第１の差
動対のトランジスタＱ１，Ｑ２にバイアス電流を流すべ
くこれらの第１の差動対のトランジスタＱ１，Ｑ２のエ
ミッタに共通接続された第１のカレントミラー回路Ｑ
５，Ｑ６，Ｑ７と、ベースに利得制御電圧が印加される
第２の差動対のトランジスタＱ３，Ｑ４と、この第２の
差動対のトランジスタＱ３，Ｑ４のバイアス電流を流す
べくこれらの第２の差動対のトランジスタＱ３，Ｑ４の
エミッタに共通接続した第２のカレントミラー回路Ｑ
８，Ｑ９，Ｑ１０と、第２の差動対のトランジスタＱ３
の利得制御電圧により制御されたコレクタ電流と第２の
カレントミラー回路Ｑ８，Ｑ９，Ｑ１０の電流を供給す
る第３のカレントミラー回路Ｑ１２，Ｑ１３，Ｑ１４と
が含まれている。
ースに入力信号が印加される第１の差動対のトランジス
タＱ１，Ｑ２による差動信号増幅回路と、この第１の差
動対のトランジスタＱ１，Ｑ２にバイアス電流を流すべ
くこれらの第１の差動対のトランジスタＱ１，Ｑ２のエ
ミッタに共通接続された第１のカレントミラー回路Ｑ
５，Ｑ６，Ｑ７と、ベースに利得制御電圧が印加される
第２の差動対のトランジスタＱ３，Ｑ４と、この第２の
差動対のトランジスタＱ３，Ｑ４のバイアス電流を流す
べくこれらの第２の差動対のトランジスタＱ３，Ｑ４の
エミッタに共通接続した第２のカレントミラー回路Ｑ
８，Ｑ９，Ｑ１０と、第２の差動対のトランジスタＱ３
の利得制御電圧により制御されたコレクタ電流と第２の
カレントミラー回路Ｑ８，Ｑ９，Ｑ１０の電流を供給す
る第３のカレントミラー回路Ｑ１２，Ｑ１３，Ｑ１４と
が含まれている。
【００２１】ここで、第１の差動対のトランジスタＱ
１，Ｑ２による差動増幅回路の利得Ａｖは負荷抵抗がＲ
Ｌでバイアス電流がＩ１なので、熱電圧をＶｔとすると
き次式で表せる。
１，Ｑ２による差動増幅回路の利得Ａｖは負荷抵抗がＲ
Ｌでバイアス電流がＩ１なので、熱電圧をＶｔとすると
き次式で表せる。
【００２２】 Ａｖ＝Ｉ１×ＲＬ／２Ｖｔ・・・・（７） バイアス電流Ｉ１は、第３のカレントミラー回路Ｑ１２
の出力電流Ｉ２から制御電圧Ｖｃにより得られる第２の
差動対のトランジスタＱ３のコレクタ電流を減算した値
となる。
の出力電流Ｉ２から制御電圧Ｖｃにより得られる第２の
差動対のトランジスタＱ３のコレクタ電流を減算した値
となる。
【００２３】第２のカレントミラー回路Ｑ８，Ｑ９，Ｑ
１０のミラー比をＭとすると、バイアス電流Ｉ１は次式
で表せる。ミラー比はトランジスタ比Ｎ’：Ｎを用いる
ものとする。
１０のミラー比をＭとすると、バイアス電流Ｉ１は次式
で表せる。ミラー比はトランジスタ比Ｎ’：Ｎを用いる
ものとする。
【００２４】Ｍ＝Ｎ’／Ｎ・・・・（８） また、バイアス電流Ｉ１は熱電圧をＶｔとするとき、次
式で表せる。
式で表せる。
【００２５】 Ｉ１＝Ｉ２×（１−Ｍ×（１／（１＋ｅｘｐ（−Ｖｃ／Ｖｔ）））） ・・・・（９） すなわち、図１に示した可変利得増幅回路の利得Ａｖ
は、式（９）を式（７）に代入することで得られ、次式
で表せる。
は、式（９）を式（７）に代入することで得られ、次式
で表せる。
【００２６】 Ａｖ＝Ｉ２×（１−Ｍ×（１／（１＋ｅｘｐ（−Ｖｃ／Ｖｔ））））×ＲＬ ／２Ｖｔ ・・・・（１０） ゆえに、本回路の利得Ａｖは第３のカレントミラー回路
Ｑ１２，Ｑ１３，Ｑ１４の出力電流から第２の差動対の
トランジスタＱ３のコレクタ電流を減算した電流値で決
定する。また、制御電圧Ｖｃに対する利得Ａｖは指数関
数的な依存をする。
Ｑ１２，Ｑ１３，Ｑ１４の出力電流から第２の差動対の
トランジスタＱ３のコレクタ電流を減算した電流値で決
定する。また、制御電圧Ｖｃに対する利得Ａｖは指数関
数的な依存をする。
【００２７】ここで、本回路における利得Ａｖの低下率
は以下のように説明できる。
は以下のように説明できる。
【００２８】制御電圧Ｖｃ＝０のとき、第２の差動対の
トランジスタＱ３，Ｑ４のコレクタ電流は均等に分配さ
れる。このとき、回路の利得Ａｖは最大値をとり、式
（９）のＱ３のコレクタ電流の項はほぼＭ×Ｉ２とな
る。このような条件のとき、回路の利得Ａｖは最大値と
なり、次式で表せる。
トランジスタＱ３，Ｑ４のコレクタ電流は均等に分配さ
れる。このとき、回路の利得Ａｖは最大値をとり、式
（９）のＱ３のコレクタ電流の項はほぼＭ×Ｉ２とな
る。このような条件のとき、回路の利得Ａｖは最大値と
なり、次式で表せる。
【００２９】 Ａｖ（ｍａｘ）＝Ｉ２×（１−Ｍ／２）×ＲＬ／２Ｖｔ・・・・（１１） 次に、制御電圧Ｖｃ＞＞０のとき、式（９）のコレクタ
電流の項はほぼＭ×Ｉ２となる。この条件のとき、回路
の利得Ａｖは最小値となり、次式で表せる。
電流の項はほぼＭ×Ｉ２となる。この条件のとき、回路
の利得Ａｖは最小値となり、次式で表せる。
【００３０】 Ａｖ（ｍｉｎ）＝Ｉ２×（１−Ｍ）×ＲＬ／２Ｖｔ・・・・（１２） よって、本実施の形態の回路における利得Ａｖの最大、
最小比すなわち最大低下率をΔＧとすると、次式で表せ
る。
最小比すなわち最大低下率をΔＧとすると、次式で表せ
る。
【００３１】 ΔＧ＝（１−Ｍ）／（１−Ｍ／２）・・・・・（１３） また、利得Ａｖの最大低下率ΔＧに対するミラー比Ｍの
設定は式（１３）により次のように算出すれば、所望の
利得Ａｖの最大低下率すなわち可変利得の最小値が設定
できる。
設定は式（１３）により次のように算出すれば、所望の
利得Ａｖの最大低下率すなわち可変利得の最小値が設定
できる。
【００３２】 Ｍ＝（１−ΔＧ）／（１−ΔＧ／２）・・・・（１４） 本実施の形態においては、ΔＧ＝０．２５（１／４）と
して、トランジスタ比を用いてミラー比を設定し、Ｍ＝
０．８５７（６／７）すなわち第２の差動対のトランジ
スタＱ３，Ｑ４のミラー比を６：７とすることができ
る。
して、トランジスタ比を用いてミラー比を設定し、Ｍ＝
０．８５７（６／７）すなわち第２の差動対のトランジ
スタＱ３，Ｑ４のミラー比を６：７とすることができ
る。
【００３３】図２はトランジスタ比で実現不可能なミラ
ー比において、エミッタ抵抗Ｒ１，Ｒ２を用いて実現で
きるようにしたもので、その他の回路構成は図１に示し
たものと同じである。
ー比において、エミッタ抵抗Ｒ１，Ｒ２を用いて実現で
きるようにしたもので、その他の回路構成は図１に示し
たものと同じである。
【００３４】図２の例では、ミラー比Ｍは次式で表され
る。
る。
【００３５】Ｍ＝Ｒ２／Ｒ１・・・・（１５） なお、このときの抵抗の電圧降下は、ミラー比が抵抗比
でほぼ支配されるように設定するのはいうまでもない。
でほぼ支配されるように設定するのはいうまでもない。
【００３６】
【発明の効果】本発明では、従来の可変利得増幅回路で
は設定することができなかった可変利得の最小値を用途
に応じてトランジスタ比または抵抗比で設定するミラー
比によって任意に設定できる。このため、たとえば光リ
モートコントローラの受光ＩＣに使用すれば、利得Ａｖ
は設定する最小値以下には下がり得ないので、安定した
信号の復調が可能となる。
は設定することができなかった可変利得の最小値を用途
に応じてトランジスタ比または抵抗比で設定するミラー
比によって任意に設定できる。このため、たとえば光リ
モートコントローラの受光ＩＣに使用すれば、利得Ａｖ
は設定する最小値以下には下がり得ないので、安定した
信号の復調が可能となる。
【００３７】また、入力信号が印加される増幅回路の差
動対のトランジスタと制御電圧が印加される差動対のト
ランジスタが、従来では電源間に直列に接続されていた
が、本発明では並列に接続しているので、低電圧駆動と
くに３ボルトの動作にも適合させることができる。
動対のトランジスタと制御電圧が印加される差動対のト
ランジスタが、従来では電源間に直列に接続されていた
が、本発明では並列に接続しているので、低電圧駆動と
くに３ボルトの動作にも適合させることができる。
【図１】本発明の一実施の形態による可変利得増幅回路
の構成を示す回路図
の構成を示す回路図
【図２】エミッタ抵抗を用いてミラー比を設定できるよ
うにした実施の形態による可変利得増幅回路の構成を示
す回路図
うにした実施の形態による可変利得増幅回路の構成を示
す回路図
【図３】従来の可変利得増幅回路の構成を示す回路図
１ 定電流源 Ｑ１〜Ｑ４ トランジスタ Ｑ５〜Ｑ１０ カレントミラー回路 Ｑ１２〜Ｑ１４ カレントミラー回路 Ｑ２１〜Ｑ２６ トランジスタ ＲＬ，ＲＥ，Ｒ１，Ｒ２ 抵抗
Claims (2)
- 【請求項１】 ベースに入力信号が印加される第１の差
動対のトランジスタによる差動増幅回路と、前記第１の
差動対のトランジスタのそれぞれのエミッタに共通接続
してバイアス電流を供給する第１のカレントミラー回路
と、ベースに利得制御電圧が印加される第２の差動対の
トランジスタと、前記第２の差動対のトランジスタのそ
れぞれのエミッタに共通接続してバイアス電流を供給す
る第２のカレントミラー回路と、前記第２の差動対の一
方のトランジスタが利得制御電圧により制御されたコレ
クタ電流と前記第２のカレントミラー回路の電流とを供
給する第３のカレントミラー回路とを備え、前記第１の
差動対のトランジスタの増幅回路の利得を、前記第３の
カレントミラー回路の出力電流から前記第２の差動対の
トランジスタの利得制御電圧で制御されたコレクタ電流
で減算した電流値で決定する構成としたことを特徴とす
る可変利得増幅回路。 - 【請求項２】 前記第２のカレントミラー回路は、トラ
ンジスタ比または抵抗比で設定するミラー比によって可
変利得の最小値を任意に設定可能な構成としたことを特
徴とする請求項１記載の可変利得増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000127476A JP2001308662A (ja) | 2000-04-27 | 2000-04-27 | 可変利得増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000127476A JP2001308662A (ja) | 2000-04-27 | 2000-04-27 | 可変利得増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001308662A true JP2001308662A (ja) | 2001-11-02 |
Family
ID=18637066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000127476A Pending JP2001308662A (ja) | 2000-04-27 | 2000-04-27 | 可変利得増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001308662A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100501187B1 (ko) * | 2003-02-19 | 2005-07-18 | 삼성전기주식회사 | 전류미러를 이용한 가변 이득 증폭기 |
| KR100852186B1 (ko) | 2006-11-02 | 2008-08-13 | 삼성전자주식회사 | 광 대역 프로그래머블 가변 이득 증폭기 및 그를 포함하는무선 수신기 |
| US7602247B2 (en) | 2005-08-31 | 2009-10-13 | Panasonic Corporation | Variable gain amplifier and AC power supply device using the same |
-
2000
- 2000-04-27 JP JP2000127476A patent/JP2001308662A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100501187B1 (ko) * | 2003-02-19 | 2005-07-18 | 삼성전기주식회사 | 전류미러를 이용한 가변 이득 증폭기 |
| US7602247B2 (en) | 2005-08-31 | 2009-10-13 | Panasonic Corporation | Variable gain amplifier and AC power supply device using the same |
| KR100852186B1 (ko) | 2006-11-02 | 2008-08-13 | 삼성전자주식회사 | 광 대역 프로그래머블 가변 이득 증폭기 및 그를 포함하는무선 수신기 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6292031B1 (en) | Level shift circuit with common mode level control | |
| JPH02137509A (ja) | 利得制御増幅回路 | |
| JPH0322723B2 (ja) | ||
| JP2733962B2 (ja) | 利得制御増幅器 | |
| JPH04315207A (ja) | 電源回路 | |
| JP2001308662A (ja) | 可変利得増幅回路 | |
| US4851759A (en) | Unity-gain current-limiting circuit | |
| JPS6123689B2 (ja) | ||
| JPH0257372B2 (ja) | ||
| JP3318161B2 (ja) | 低電圧動作型増幅装置、および、それを用いた光ピックアップ | |
| JP3317240B2 (ja) | 利得制御増幅器 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP3441356B2 (ja) | 増幅回路 | |
| JP2716560B2 (ja) | 半導体集積回路 | |
| JP3267897B2 (ja) | 利得制御回路 | |
| JPH0653747A (ja) | 雑音低減回路 | |
| JP4654609B2 (ja) | 負荷駆動回路 | |
| JP2532900Y2 (ja) | リミッタ回路 | |
| JPH0522275B2 (ja) | ||
| JPH0514078A (ja) | 電圧制御増幅器 | |
| JPH0786854A (ja) | 自動利得制御増幅器 | |
| JPH0549123B2 (ja) | ||
| JP2000082942A (ja) | 電圧比較器 | |
| JPH11330877A (ja) | 利得可変回路 | |
| JPH1155052A (ja) | 可変利得増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040601 |