JPH0786854A - 自動利得制御増幅器 - Google Patents
自動利得制御増幅器Info
- Publication number
- JPH0786854A JPH0786854A JP25364693A JP25364693A JPH0786854A JP H0786854 A JPH0786854 A JP H0786854A JP 25364693 A JP25364693 A JP 25364693A JP 25364693 A JP25364693 A JP 25364693A JP H0786854 A JPH0786854 A JP H0786854A
- Authority
- JP
- Japan
- Prior art keywords
- collector
- emitter
- npn transistor
- circuit
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】 自動利得制御増幅器の直流電源の電圧値を低
くしても入力電圧ＶINのリニアな動作範囲を広くできる
ようにする。 【構成】 差動増幅回路と可変減衰回路が直流電源に対
し直列に接続されていたのを、差動増幅回路と可変減衰
回路を直流電源に対し並列に接続する形にし、差動増幅
回路の電流をカレントミラー回路で可変減衰回路に移し
てその定電流源になるように接続した。
くしても入力電圧ＶINのリニアな動作範囲を広くできる
ようにする。 【構成】 差動増幅回路と可変減衰回路が直流電源に対
し直列に接続されていたのを、差動増幅回路と可変減衰
回路を直流電源に対し並列に接続する形にし、差動増幅
回路の電流をカレントミラー回路で可変減衰回路に移し
てその定電流源になるように接続した。
Description
【０００１】
【産業上の利用分野】本発明は自動利得制御増幅回路
（ＡＧＣ Ａｍｐｌｉｆｉｅｒ）に関するものである。
（ＡＧＣ Ａｍｐｌｉｆｉｅｒ）に関するものである。
【０００２】
【従来の技術】図２は従来の自動利得制御増幅回路の一
例を示す接続図で、互いに特性の等しい２個のｎｐｎト
ランジスタＱ25とＱ26とのコレクタに、それぞれ互いに
抵抗値の等しいコレクタ抵抗Ｒe を接続して、この２個
のコレクタ抵抗Ｒe を並列に定電流源Ｉ1 に接続して差
動増幅回路を構成し、Ｑ25に流れる電流ｉ5 をＱ21に流
れる電流ｉ1 とＱ22に流れる電流ｉ2 とに分流する第１
の可変減衰回路を設けると共に、Ｑ26に流れる電流ｉ6
をＱ23に流れる電流ｉ3 とＱ24に流れる電流ｉ4とに分
流する第２の可変減衰回路とを設け、Ｑ21のコレクタと
電源との間およびＱ24のコレクタと電源との間に、互い
に等しい抵抗値を有するコレクタ抵抗Ｒcを接続して、
Ｑ21のコレクタ電圧とＱ24のコレクタ電圧との差を出力
電圧ＶOUTとしている。
例を示す接続図で、互いに特性の等しい２個のｎｐｎト
ランジスタＱ25とＱ26とのコレクタに、それぞれ互いに
抵抗値の等しいコレクタ抵抗Ｒe を接続して、この２個
のコレクタ抵抗Ｒe を並列に定電流源Ｉ1 に接続して差
動増幅回路を構成し、Ｑ25に流れる電流ｉ5 をＱ21に流
れる電流ｉ1 とＱ22に流れる電流ｉ2 とに分流する第１
の可変減衰回路を設けると共に、Ｑ26に流れる電流ｉ6
をＱ23に流れる電流ｉ3 とＱ24に流れる電流ｉ4とに分
流する第２の可変減衰回路とを設け、Ｑ21のコレクタと
電源との間およびＱ24のコレクタと電源との間に、互い
に等しい抵抗値を有するコレクタ抵抗Ｒcを接続して、
Ｑ21のコレクタ電圧とＱ24のコレクタ電圧との差を出力
電圧ＶOUTとしている。
【０００３】次に動作について説明する。Ｑ25のベース
とＱ26のベースとの間に入力電圧ＶINを加えると、ＶIN
＝Ｒe （ｉ5 −ｉ6 ）・・・（１）となる。制御電圧Ｖ
CONTをＱ21のベースとＱ22のベースとの間に加えると、
ｉ1 ＝ｉ5 ／（１＋Ｘ）・・・（２）となる。ここで、
Ｘ＝Ｅｘｐ（−ＶOUT ／ＶＴ）・・・（３）となる。但
し、ＶＴ＝ｋＴ／ｑで、ｋはボルツマン定数、Ｔは絶対
温度、ｑは電荷である。Ｑ24のベースとＱ23のベースと
の間にもＶCONTが加えられているので、ｉ4 とｉ6 の関
係も同様に、 ｉ4 ＝ｉ6 ／（１＋Ｘ）・・・（４）と
なる。したがって、ＶOUT ＝ＲC （ｉ1 −ｉ4 ）＝ＲC
（ｉ5 −ｉ6 ）／（１＋Ｘ）となり、ＶOUT ＝（ＲC ／
Ｒe ）ＶIN／（１＋Ｘ）・・・（５）となる。すなわ
ち、この回路の利得は制御電圧ＶCONTにより、式（５）
に示すように制御される。制御電圧ＶCONTとしてＡＧＣ
電圧を用いると、図２の回路はＡＧＣ増幅回路になる。
とＱ26のベースとの間に入力電圧ＶINを加えると、ＶIN
＝Ｒe （ｉ5 −ｉ6 ）・・・（１）となる。制御電圧Ｖ
CONTをＱ21のベースとＱ22のベースとの間に加えると、
ｉ1 ＝ｉ5 ／（１＋Ｘ）・・・（２）となる。ここで、
Ｘ＝Ｅｘｐ（−ＶOUT ／ＶＴ）・・・（３）となる。但
し、ＶＴ＝ｋＴ／ｑで、ｋはボルツマン定数、Ｔは絶対
温度、ｑは電荷である。Ｑ24のベースとＱ23のベースと
の間にもＶCONTが加えられているので、ｉ4 とｉ6 の関
係も同様に、 ｉ4 ＝ｉ6 ／（１＋Ｘ）・・・（４）と
なる。したがって、ＶOUT ＝ＲC （ｉ1 −ｉ4 ）＝ＲC
（ｉ5 −ｉ6 ）／（１＋Ｘ）となり、ＶOUT ＝（ＲC ／
Ｒe ）ＶIN／（１＋Ｘ）・・・（５）となる。すなわ
ち、この回路の利得は制御電圧ＶCONTにより、式（５）
に示すように制御される。制御電圧ＶCONTとしてＡＧＣ
電圧を用いると、図２の回路はＡＧＣ増幅回路になる。
【０００４】
【発明が解決しようとする課題】上記のような従来の自
動利得制御増幅器は以上のように構成され動作するた
め、入力信号ＶINと制御信号ＶCONTの直流電位レベルが
相違しており、ＶINの直流電位レベルが低いとＶINの振
幅を大きくすることができず、ＶINにリニアな特性を与
え得る範囲が狭くなるため、図２の例では、ＶINの直流
電位レベルをＶCONTの直流電位レベルに比して低下させ
ておかなければならないという問題点があった。なお、
ＶCCから接地までの電圧の範囲を大きくするとこの問題
を解決することができるが、電源電圧を高くすること
は、他の種々の問題が発生してしまう。
動利得制御増幅器は以上のように構成され動作するた
め、入力信号ＶINと制御信号ＶCONTの直流電位レベルが
相違しており、ＶINの直流電位レベルが低いとＶINの振
幅を大きくすることができず、ＶINにリニアな特性を与
え得る範囲が狭くなるため、図２の例では、ＶINの直流
電位レベルをＶCONTの直流電位レベルに比して低下させ
ておかなければならないという問題点があった。なお、
ＶCCから接地までの電圧の範囲を大きくするとこの問題
を解決することができるが、電源電圧を高くすること
は、他の種々の問題が発生してしまう。
【０００５】本発明は、従来のものにおける上述の問題
点を解決するためになされたものでり、電源電圧を高く
することなく、しかも入力信号ＶINのリニアな範囲を増
大することができる自動利得制御増幅器を提供すること
を目的としている。
点を解決するためになされたものでり、電源電圧を高く
することなく、しかも入力信号ＶINのリニアな範囲を増
大することができる自動利得制御増幅器を提供すること
を目的としている。
【０００６】
【課題を解決するための手段】本発明に係わる自動利得
制御増幅器は、差動増幅回路と可変減衰回路とを電源電
圧に対し互いに独立して設け、両回路の間をカレントミ
ラー関係にあるトランジスタで連結することとした。す
なわち、式（１）のｉ5 と同じ電流を流す定電流回路を
カレントミラーによって構成してこれを第１の可変減衰
回路の定電流源とし、ｉ6 と同じ電流を流す定電流回路
をカレントミラーによって構成してこれを第２の可変減
衰回路の定電流源とした回路を構成した。
制御増幅器は、差動増幅回路と可変減衰回路とを電源電
圧に対し互いに独立して設け、両回路の間をカレントミ
ラー関係にあるトランジスタで連結することとした。す
なわち、式（１）のｉ5 と同じ電流を流す定電流回路を
カレントミラーによって構成してこれを第１の可変減衰
回路の定電流源とし、ｉ6 と同じ電流を流す定電流回路
をカレントミラーによって構成してこれを第２の可変減
衰回路の定電流源とした回路を構成した。
【０００７】
【実施例】図１は本発明の一実施例を示す接続図で、図
において、図２と同一符号は同一または相当部分を示
し、ｐｎｐトランジスタＱ1 と、これとほぼ同様の特性
をもつｐｎｐトランジスタＱ2 とで差動増幅回路を構成
し、その定電流源はＩ0 とする。そして、トランジスタ
Ｑ1 に流れる電流ｉ5 をダイオード接続したｎｐｎトラ
ンジスタＱ3 に流し、トランジスタＱ2 に流れる電流ｉ
6 をダイオード接続したｎｐｎトランジスタＱ4 に流
す。ｎｐｎトランジスタＱ5 とｎｐｎトランジスタＱ6
とで第１の可変減衰回路を構成し、ｎｐｎトランジスタ
Ｑ7 とｎｐｎトランジスタＱ8 とで第２の可変減衰回路
を構成し、Ｑ5 とＱ6 のエミッタを並列にしてｎｐｎト
ランジスタＱ9 のコレクタに接続し、Ｑ7 とＱ8 のエミ
ッタを並列にしてｎｐｎトランジスタＱ10のコレクタに
接続する。
において、図２と同一符号は同一または相当部分を示
し、ｐｎｐトランジスタＱ1 と、これとほぼ同様の特性
をもつｐｎｐトランジスタＱ2 とで差動増幅回路を構成
し、その定電流源はＩ0 とする。そして、トランジスタ
Ｑ1 に流れる電流ｉ5 をダイオード接続したｎｐｎトラ
ンジスタＱ3 に流し、トランジスタＱ2 に流れる電流ｉ
6 をダイオード接続したｎｐｎトランジスタＱ4 に流
す。ｎｐｎトランジスタＱ5 とｎｐｎトランジスタＱ6
とで第１の可変減衰回路を構成し、ｎｐｎトランジスタ
Ｑ7 とｎｐｎトランジスタＱ8 とで第２の可変減衰回路
を構成し、Ｑ5 とＱ6 のエミッタを並列にしてｎｐｎト
ランジスタＱ9 のコレクタに接続し、Ｑ7 とＱ8 のエミ
ッタを並列にしてｎｐｎトランジスタＱ10のコレクタに
接続する。
【０００８】また、トランジスタＱ9 はＱ3 に対しカレ
ントミラーの関係に接続し、Ｑ10はＱ4 に対しカレント
ミラーの関係に接続する。ここで言うカレントミラーの
関係とは、特性の等しい２個のトランジスタのベースと
エミッタ（ｐｎｐトランジスタの場合はベースとコレク
タ）とを互いに並列に接続した関係を意味し、カレント
ミラーの関係にある２個のトランジスタには互いに等し
い電流が流れる。
ントミラーの関係に接続し、Ｑ10はＱ4 に対しカレント
ミラーの関係に接続する。ここで言うカレントミラーの
関係とは、特性の等しい２個のトランジスタのベースと
エミッタ（ｐｎｐトランジスタの場合はベースとコレク
タ）とを互いに並列に接続した関係を意味し、カレント
ミラーの関係にある２個のトランジスタには互いに等し
い電流が流れる。
【０００９】図１の回路で、Ｑ3 に流れる電流をｉ5 、
Ｑ4 に流れる電流をｉ6 とすると、ＶIN＝Ｒe （ｉ5 −
ｉ6 ）・・・（１）となり、Ｑ9 に流れる電流はｉ5 で
あるが、Ｑ5 に流れる電流をｉ1 とすると、ｉ1 ＝ｉ5
／（１＋Ｘ）・・・（２）となり、また、Ｑ10に流れる
電流はｉ6であるが、Ｑ8 に流れる電流をｉ4 とする
と、ｉ4 ＝ｉ6 ／（１＋Ｘ）・・・（４）となる。従っ
て、図２の回路と同様に、ＶOUT ＝（ＲC ／Ｒe ）ＶIN
／（１＋Ｘ）・・・・（５）が得られる。
Ｑ4 に流れる電流をｉ6 とすると、ＶIN＝Ｒe （ｉ5 −
ｉ6 ）・・・（１）となり、Ｑ9 に流れる電流はｉ5 で
あるが、Ｑ5 に流れる電流をｉ1 とすると、ｉ1 ＝ｉ5
／（１＋Ｘ）・・・（２）となり、また、Ｑ10に流れる
電流はｉ6であるが、Ｑ8 に流れる電流をｉ4 とする
と、ｉ4 ＝ｉ6 ／（１＋Ｘ）・・・（４）となる。従っ
て、図２の回路と同様に、ＶOUT ＝（ＲC ／Ｒe ）ＶIN
／（１＋Ｘ）・・・・（５）が得られる。
【００１０】図１の回路では、ＶINの直流電位のレベル
とＶCONTの直流電位のレベルはお互いに独立して選ぶこ
とができるため、図２に示す従来の回路よりも直流電源
電圧ＶCCを低くすることができる。また、ＶINのリニア
な広範囲を広くすることができる。
とＶCONTの直流電位のレベルはお互いに独立して選ぶこ
とができるため、図２に示す従来の回路よりも直流電源
電圧ＶCCを低くすることができる。また、ＶINのリニア
な広範囲を広くすることができる。
【００１１】
【発明の効果】以上説明したように本発明の自動利得制
御増幅器は、直流電源電圧ＶCCを低くすることができ、
且つ入力信号ＶINのリニアな範囲を広くすることができ
るという効果がある。
御増幅器は、直流電源電圧ＶCCを低くすることができ、
且つ入力信号ＶINのリニアな範囲を広くすることができ
るという効果がある。
【図１】本発明の一実施例を示す接続図である。
【図２】従来の装置を示す接続図である。
Ｑ1 ，Ｑ2 差動増幅回路を構成するｐｎｐトランジス
タ Ｑ3 Ｑ1 と直列接続されるｎｐｎトランジスタ Ｑ4 Ｑ2 と直列接続されるｎｐｎトランジスタ Ｑ5 ，Ｑ6 第１の可変減衰回路を構成するｎｐｎトラ
ンジスタ Ｑ7 ，Ｑ8 第２の可変減衰回路を構成するｎｐｎトラ
ンジスタ Ｑ9 Ｑ3 のカレントミラーとなるｎｐｎトランジスタ Ｑ10 Ｑ4 のカレントミラーとなるｎｐｎトランジスタ Ｒe 差動増幅回路のエミッタ抵抗 ＲC 可変減衰回路のコレクタ抵抗
タ Ｑ3 Ｑ1 と直列接続されるｎｐｎトランジスタ Ｑ4 Ｑ2 と直列接続されるｎｐｎトランジスタ Ｑ5 ，Ｑ6 第１の可変減衰回路を構成するｎｐｎトラ
ンジスタ Ｑ7 ，Ｑ8 第２の可変減衰回路を構成するｎｐｎトラ
ンジスタ Ｑ9 Ｑ3 のカレントミラーとなるｎｐｎトランジスタ Ｑ10 Ｑ4 のカレントミラーとなるｎｐｎトランジスタ Ｒe 差動増幅回路のエミッタ抵抗 ＲC 可変減衰回路のコレクタ抵抗
Claims (1)
- 【請求項１】 特性が互いにほぼ等しい２個のｐｎｐト
ランジスタＱ1 ，Ｑ2 のエミッタに互いに等しい抵抗値
のエミッタ抵抗をそれぞれ接続して構成する差動増幅回
路、 直流電源の正側端子から上記トランジスタＱ1 ，Ｑ2 の
エミッタ抵抗の並列回路へ一定値の電流を供給する定電
流源、 上記Ｑ1 のコレクタへそのコレクタとそのベースとが接
続され、そのエミッタは上記直流電源の負側端子へ接続
されるｎｐｎトランジスタＱ3 、 上記Ｑ2 のコレクタへそのコレクタとそのベースとが接
続され、そのエミッタは上記直流電源の負側端子へ接続
されるｎｐｎトランジスタＱ4 、 コレクタがコレクタ抵抗を介して上記正側端子へ接続さ
れるｎｐｎトランジスタＱ5 と、コレクタが直接上記正
側端子へ接続されるｎｐｎトランジスタＱ6 とのエミッ
タを並列に接続して上記Ｑ5 のコレクタ電流を制御する
第１の可変減衰回路、 コレクタがコレクタ抵抗を介して上記正側端子へ接続さ
れるｎｐｎトランジスタＱ7 と、コレクタが直接上記正
側端子へ接続されるｎｐｎトランジスタＱ8 とのエミッ
タを並列に接続して上記Ｑ7 のコレクタ電流を制御する
第２の可変減衰回路、 上記Ｑ3 のベースにそのベースが接続され、そのエミッ
タは上記Ｑ3 のエミッタと同電位点へ接続されて上記Ｑ
3 のカレントミラーを構成するｎｐｎトランジスタＱ
9 、 上記Ｑ4 のベースにそのベースが接続され、そのエミッ
タは上記Ｑ4 のエミッタと同電位点へ接続されて上記Ｑ
4 のカレントミラーを構成するｎｐｎトランジスタ
Ｑ10、 上記第１の可変減衰回路のエミッタの並列接続点へ上記
Ｑ9 のコレクタを接続し、上記第２の可変減衰回路のエ
ミッタの並列接続点へ上記Ｑ10のコレクタを接続し、上
記差動増幅回路のＱ1 とＱ2 のベース間に入力電圧を加
え、上記第１及び第２の可変減衰回路のＱ5 とＱ8 のベ
ースを並列に接続し、Ｑ6 とＱ7 のベースを並列に接続
し、並列接続ベース間に制御電圧を加え、上記Ｑ5 のコ
レクタと上記Ｑ8 のコレクタとの間の電圧を出力電圧と
する手段、 を備えたことを特徴とする自動利得制御増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25364693A JPH0786854A (ja) | 1993-09-17 | 1993-09-17 | 自動利得制御増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25364693A JPH0786854A (ja) | 1993-09-17 | 1993-09-17 | 自動利得制御増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0786854A true JPH0786854A (ja) | 1995-03-31 |
Family
ID=17254224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25364693A Pending JPH0786854A (ja) | 1993-09-17 | 1993-09-17 | 自動利得制御増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0786854A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0812063A2 (en) * | 1996-06-07 | 1997-12-10 | Nec Corporation | Gain-variable amplifier having small DC output deviation and small distortion |
-
1993
- 1993-09-17 JP JP25364693A patent/JPH0786854A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0812063A2 (en) * | 1996-06-07 | 1997-12-10 | Nec Corporation | Gain-variable amplifier having small DC output deviation and small distortion |
| EP0812063A3 (en) * | 1996-06-07 | 1999-06-16 | Nec Corporation | Gain-variable amplifier having small DC output deviation and small distortion |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63136712A (ja) | 差動比較回路 | |
| JPH0322723B2 (ja) | ||
| JPS6155288B2 (ja) | ||
| JP2733962B2 (ja) | 利得制御増幅器 | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0786854A (ja) | 自動利得制御増幅器 | |
| JP3517760B2 (ja) | 可変利得増幅器 | |
| JPS6130448B2 (ja) | ||
| JPH03284004A (ja) | エミッタフォロア回路 | |
| JP3317240B2 (ja) | 利得制御増幅器 | |
| JPS623939Y2 (ja) | ||
| JP2001308662A (ja) | 可変利得増幅回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP3398907B2 (ja) | バイアス電流制御装置 | |
| JPH06120784A (ja) | ウインドウコンパレータ | |
| JPS631455Y2 (ja) | ||
| JPS62173811A (ja) | 利得制御回路 | |
| JPH0794980A (ja) | 自動利得制御増幅器 | |
| JP2875364B2 (ja) | 利得制御回路 | |
| JPS5916311B2 (ja) | 比較回路 | |
| JPH0153928B2 (ja) | ||
| JPS6161286B2 (ja) | ||
| JPH07101825B2 (ja) | 利得安定化差動増幅器 | |
| JPS6240808A (ja) | バランス制御回路 |