JPH03284004A - エミッタフォロア回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明はインピーダンス変換回路等に多用されるエミ
ッタフォロア回路に関し、特に負荷信号によって出力イ
ンピーダンスが影響されることなく、直線性を改善し、
その発生を少なくして広く使うことができるようにした
エミッタフォロア回路に関する。

（従来の技術） 従来から最も更純なインピーダンス変換回路としてコレ
クタ接地トランジスタ、づなわちエミッタフォロア回路
が多用されてきた。ＮＰＮ）−ランジスタを用いたエミ
ッタフォロア回路は、第７図に示すように、ＮＰＮＩ−
ランジスタ２１のコレクタを正の電圧源→−Ｂに接続し
、ベースに信号を入力してエミッタより導出する。エミ
ッタはこの場合、電流源２２を介して接地点に接続され
る。

第８図において、負荷が接続される出力端子ＰＯの出力
インピーダンスＺｏは、トランジスタの電流増幅率をβ
、入力のドライブインピーダンス（入力インピーダンス
〉を７１、熱電圧をＶＴ、コレクタ電流をＩｃとすると
、 式（１）の右辺第１項は入力インピーダンスｚｉによる
ものであり、第２項はトランジスタ２１のエミッタ微分
抵抗ｒｅを表している。ここで、βの値は略１００．常
温のＶＴは２６ｍＶである。

上記β及び常温のとき、λカインビーゲンスＺｉ　＝Ｉ
ＫΩ、コレクタ電流１ｃ＝１ｍＡとすると、 １　０　０　０　　　２６ｘ１０−：’２０　　＝　　
　　　　　　＋　　　　　　　　　　　＝３６Ω１００
　　　　　　１Ｘ１０＝ となり、出力インピーダンスＺＯは十分に低くすること
ができる。

このようにエミッタフォロアトランジスタは、簡単な構
成で、十分なインピーダンス変換が行えるという長所が
ある。

しかしながら、実際の動作においては、負荷電流ＩＬの
影響を受け、出力インピーダンスが変化して、直線性を
損うという問題があった。即ち、出力端子Ｐｏから負荷
に電流が流れると、上記式（１） で表わされる。これは、式（１）と比べると、右辺第２
項のエミッタ微分抵抗ｒ９が変化することが分かる。

特に、負荷から出力端子側に電流が流れ込む場合は、第
２項の分母が減少し、出力インピーダンスは急激に増加
する。これは、エミッタフォロア回路の直線性の変化と
なるので、波形歪を生じてしまう。

これを改善するには、静的なコレクタ電流に対する負荷
電流の割合を下げれば良く、電流源２２の電流を大きく
すれば良いが、消費電流の増加となり、ＩＣ化する場合
には問題がある。

（発明が解決しようとする課題） 以上述べたように従来のエミッタフォロア回路では、負
荷電流によりトランジスタのエミッタ微分抵抗が変化し
、その結果波形歪を生じると言う問題があった。また、
これを改善しようとすると消費電力の増大となり、ＩＣ
化する場合において問題となっていた。

この発明は、負荷電流による出力インピーダンスの変化
を減少させ、これによる波形歪を改善し、かつ消費電流
の少ないＩＣ化に適したエミッタフォロア回路の提供を
目的とする。

［発明の構成］ く課題を解決するための手段） この発明は、■ミッタフォロワを構成する第１のトラン
ジスタに対し、ベースを共通に接続した第２のトランジ
スタを設けるとともに、第１のトランジスタのエミッタ
電流の変化に応じて差動動作する第３及び第４のトラン
ジスタを設けたものである。

（作用） このように構成したエミッタフォロア回路では、第３及
び第４のトランジスタによる差動動作によって、負荷に
よる電流の入出力があっても、エミッタフォロアトラン
ジスタの第１のトランジスタの動作電流をほぼ一定に制
御することができる。これにより、負荷電流の影響によ
る出力インピーダンスの変化を減少させることができ、
波形歪の発生を減少させることができる。また、静的な
コレクタ電流に対する負荷電流の割合を下げていないた
め、電流源の電流増加を抑えることができ、ＴＣ化が容
易に行える。

（実施例） 以下、この発明を図示の実施例によって詳細に説明する
。

第１図はこの発明に係るエミッタフォロア回路の一実施
例を示す構成図である。

第１図は、入力端子Ｐ１に出力トランジスタ１と、この
出力トランジスタ１に対してベース・エミッタ電圧の基
準を示すトランジスタ３のベースを接続し、トランジス
タ３のエミッタに電流源４とトランジスタ５のベースを
接続している。トランジスタ１のエミッタにはトランジ
スタ６のベースとコレクタを接続しである。また、トラ
ンジスタ５とトランジスタ６の共通エミッタには電流源
２を接続してあり、トランジスタ１，３．５のコレクタ
は各々電源端子＋Ｂに接続している。出力端子Ｐｏはト
ランジスタ１のエミッタであり、ここに負荷が接続され
る。

このような構成において、例えば入力端子Ｐ１に入力さ
れる信号の電圧が高くなると、出力端子Ｐｏからは負荷
に向かって電流が流れ出る。するとトランジスタ１のエ
ミッタ電流、即ちコレクタ電流Ｉｃは増加する。トラン
ジスタ１のコレクタ飽和電流をＩｓとするとトランジス
タ１のベース・エミッタ間電圧ｖｂｅは、 Ｉｓ と表わされるので、トランジスタ１のコレクタ電流Ｉｃ
が増加することで、トランジスタ１のベース・エミッタ
間電圧■ｂｅは大きくなる。

一方、トランジスタ３は無負荷なので、コレクタ電流の
変化は無く、ベース・エミッタ電圧はほぼ一定である。

従って、差動対を成すトランジスタ５．６のベースには
、負荷電流により生じたトランジスタ１のベース・エミ
ッタ電圧の変化分ΔＶｂｅが入力され、トランジスタ６
のコレクタ電流はベース・エミッタ電圧△Ｖｂｅを減少
させるように増減する。この結果、トランジスタ１のベ
ース・エミッタ電圧はほぼ一定に制御されることになる
。これは即ち、トランジスタ１のコレクタ電流が一定に
なることを意味し、エミッタ微分抵抗の変化による波形
歪の発生は少なくなる。

第２図は第１図の実施例に基づく他の実施例をボす。

第２図において、第１図と同一の要素には同一の符号を
付す。第２図の実施例は、第１図の実施例に、トランジ
スタ１．トランジスタ２とベースを共通に接続した第５
のトランジスタ７Ａを設けたものである。トランジスタ
７＾は、コレクタが電源端子子Ｂに接続され、エミッタ
がトランジスタ５のコレクタに接続されて、トランジス
タ５とカスケード関係に成っている。

上記構成の回路は、トランジスタ５．６のＶＣＥをほぼ
等しくできるので、トランジスタ５，６゛のアーリー効
果による影響をなくすことができる。

第３図はこの発明の更に他の実施例を示す。

第３図の実施例が第１図と異なるのは、電流源２の代わ
りに抵抗８Ｒを、電流源４の代わりにトランジスタ７と
抵抗９Ｒとの直列接続を用いた点である。トランジスタ
７はコレクタ・ベース間が短絡され、差動トランジスタ
対５．６のベース・エミッタ間電圧における温度変動を
キャンセルし、温度による特性変動を改善している。

このような構成も、第１図の回路と同様に、トランジス
タ５，６によって、負荷電流によるトランジスタ１のペ
ースエミッタ間電圧を一定に制御することができる。

第４図にこの発明の更に他の実施例を示す。

第４図において、トランジスタ１のエミッタにトランジ
スタ１５のコレクタ及びトランジスタ１６のベースを接
続する。トランジスタ１５のエミッタとトランジスタ１
６のエミッタ間には、トランジスタ８Ｔとトランジスタ
９Ｔからなる負性インピーダンス回路を接続しである。

負性インピーダンス回路は、トランジスタ８Ｔと９Ｔの
各コレクタ及びベースをたすき掛けに接続し、トランジ
スタ８Ｔ側のコレクタベース接続点をトランジスタ１５
のエミッタに接続し、トランジスタ９Ｔ側のコレクタベ
ース接続点をトランジスタ１６のエミッタに接続する。

トランジスタ８丁と９Ｔのエミッタ同士は互いに接続し
、そのエミッタ結合点は電流源２を介して接地点に接続
する。なお、トランジスタ１６のコレクタは電圧源子Ｂ
に接続し、トランジスタ１５のベースはトランジスタ３
のエミッタに接続する。上記トランジスタ３のエミッタ
とトランジスタ１５のベースとの接続点は電流源４を介
して接地点に接続しである。

このような構成の回路は、出力端子ＰＯから負荷に電流
が流れ、トランジスタ１とトランジスタ３のベース・エ
ミッタ間電圧差Ｖｂｅが生ずると、トランジスタ１６の
ベース電位が低下するとともに同エミッタ電位の低下に
続いて、トランジスタ８Ｔのベース電位の低下を招き、
トランジスタ８Ｔ、９Ｔの負性インピーダンス機能によ
って、トランジスタ１５への帰還電流を減少させるもの
である。これにより、トランジスタ１のエミッタ電流を
減少して、Ｖｂｅを等しく導く。このような構成によれ
ば、第１図の実施例では、トランジスタ５．６の動作状
態によっては、帰還量が十分でない場合があるが、トラ
ンジスタ８Ｔ、９Ｔの対により、第１図の場合より帰遠
思の増加が図れる。

第５図は更に伯の実施例を示し、第４図と異なる点は、
電流源４．２を抵抗９Ｒ，８Ｒに替えるとともに、トラ
ンジスタ１５．１６及びトランジスタ８Ｔ、９Ｔの湿度
補償素子として、ダイオード接続のトランジスタ７．１
０を、トランジスタ３のエミッタ及びトランジスタ１５
のベースの接続点と上記抵抗９Ｒの間に接続したもので
ある。

第６図はトランジスタ１のエミッタと接地点の間に電流
源１４を接続するとともに、トランジスタ３のエミッタ
と接地点間に電流源４を接続する。

トランジスタ１のエミッタには、トランジスタ２５と差
動対を成すＰＮＰトランジスタ２６のコレクタ及びベー
スを接続し、トランジスタ３のエミッタにはトランジス
タ２５のベースを接続している。トランジスタ２５とト
ランジスタ２６のエミッタは結合し、その結合点は、電
流源１１を介して電源端子子Ｂに接続している。トラン
ジスタ２５のコレクタは接地点に接続している。

このような回路も第１図と同様の動作で、負荷電流によ
るトランジスタ１のエミッタ電流の増加を抑えることが
できる。また、第６図の実施例は、トランジスタ１，３
のベース・エミッタ間と、トランジスタ２５．２６のベ
ース・エミッタ間を、それぞれ電源端子子Ｂと接地点の
間に並列に接続でき、低電圧化に適した回路となる。な
お、第１図〜第５図の実施例は、トランジスタ５．６が
トランジスタ１．３と同極性のＮＰＮであるため、高周
波特性に優れる。

第７図に示す実施例は、トランジスタ１のコレクタと電
源端子＋Ｂの間に抵抗１２を接続し、トランジスタ３の
コレクタと電源端子子Ｂの間に抵抗１３を接続する。ト
ランジスタ１のコレクタと抵抗１２の接続点に、トラン
ジスタ３５と差動対を成すトランジスタ３６のベースを
接続し、トランジスタ３のコレクタと抵抗１３の接続点
にトランジスタ３５のベースを接続する。トランジスタ
３５と３６は、エミッタを結合し、このエミッタ結合点
と電源端子子Ｂの間に電流８ｉ１５を接続し、トランジ
スタ３６のコレクタをトランジスタ１のエミッタに接続
し、トランジスタ３５のコレクタを接地点に接続して成
る。

このような構成の回路は、負荷電流によるトランジスタ
１のエミッタ電流の変化によって、それぞれ抵抗１３．
１２の両端電圧が変化し、トランジスタ３５．３６を第
１図の実施例と同様に動作させることができる。

また、第７図の実施例において、抵抗１２．１３は、ダ
イオード又は、ダイオードと抵抗の組み合わせに替えて
も良い。また、電流源４を直接抵抗１３に接続して、ト
ランジスタ３を省略することもことができる。更に、電
流源４も抵抗１３もなくし、トランジスタ１のベースに
固定のバイアスを与えるようにしても良い。

以上この発明の詳細な説明したが、これらに限定される
わけではなく、例えばトランジスタの極性を替えたり、
エミッタ面積を替える等、この発明の趣旨を逸脱しない
限り種々の変形が可能である。

［発明の効果コ 以上述べたようにこの発明によれば、負荷による電流の
入比力があっても、トランジスタの動作電流を一定にす
ることができ、ＩＣ化に適したエミッタフォロア回路が
得られる。

【図面の簡単な説明】

第１図はこの発明に係るエミッタフォロア回路の一実施
例を示す構成図、第２図、第３図、第４図、第５図、第
６図及び第７図はそれぞれこの発明の他の実施例を示す
構成図、第８図は従来の一般的エミッタフォロワ回路を
示す構成図である。 １．３・・・第１．第２トランジスタ、２．４．１１゜
１５・・・電流源、５．５　（１５，１６，２５，２６
，３５，３６）・・・第３．第４トランジスタ、Ｐｉ・
・・入力端子、ＰＯ・・・出力端子、＋Ｂ・・・電源端
子、８Ｒ、９Ｒ。 １２、１３・・・抵抗。

Claims (8)

【特許請求の範囲】
1. （１）ベースを入力端子に接続し、コレクタを電源に接
   続し、エミッタを出力端子に接続した第１のトランジス
   タと、 ベースを前記入力端子に接続し、コレクタを前記電源に
   接続し、エミッタを第１の電流源を介して接地点に接続
   した第２のトランジスタと、コレクタ及びベースを前記
   出力端子に接続しエミッタを第２の電流源を介して接地
   点に接続した第３のトランジスタと、 コレクタを前記電源に接続し、ベースを前記第２のトラ
   ンジスタのエミッタに接続し、エミッタを前記第２の電
   流源を介して接地点に接続して、前記第３のトランジス
   タと差動動作する第４のトランジスタとを具備して成る
   エミッタフォロア回路。
2. （２）前記第１及び第２のトランジスタとベースを共通
   に接続し、前記電源と第４のトランジスタのコレクタと
   の間に、前記第４のトランジスタとカスケード接続した
   第５のトランジスタを設けたことを特徴とするエミッタ
   フォロア回路。
3. （３）ベースを入力端子に接続し、コレクタを電源に接
   続し、エミッタを出力端子に接続した第１のトランジス
   タと、 ベースを前記入力端子に接続し、コレクタを前記電源に
   接続し、エミッタを第１の電流源を介して接地点にそれ
   ぞれ接続した第２のトランジスタと、 コレクタを前記出力端子に接続し、ベースを前記第２の
   トランジスタのエミッタに接続した第３のトランジスタ
   と、 コレクタを前記電源に接続し、ベースを前記第１のトラ
   ンジスタのエミッタに接続した第４のトランジスタと、 各エミッタ同士が結合するとともに、各コレクタ及びベ
   ースをそれぞれたすき掛けに接続し、これら各コレクタ
   及びベース接続点をそれぞれ前記第３及び第４のトラン
   ジスタのエミッタに接続し、前記エミッタ結合点を第２
   の電流源を介して接地点に接続した負性インピーダンス
   用トランジスタ対とを具備して成るエミッタフォロア回
   路。
4. （４）前記第１及び第２の電流源をそれぞれ抵抗に代え
   たことを特徴とする請求項１及び２項に記載のエミッタ
   フォロア回路。
5. （５）ベースを入力端子に接続し、コレクタを電源に接
   続し、エミッタを第１の電流源を介して接地点に接続す
   るとともに出力端子に接続した第１のトランジスタと、 ベースを前記入力端子に接続し、コレクタを前記電源に
   接続し、エミッタを第２の電流源を介して接地点に接続
   した第２のトランジスタと、前記第１及び第２のトラン
   ジスタと極性が異なり、コレクタ及びベースを前記出力
   端子に接続し、エミッタをそれぞれ第３の電流源を介し
   て前記電源に接続した第３のトランジスタと、 前記第３のトランジスタと極性が同じであり、コレクタ
   を接地点に接続し、ベースを前記第２のトランジスタの
   エミッタに接続し、エミッタを前記第３の電流源を介し
   て前記電源にそれぞれ接続して、前記第３のトランジス
   タと差動動作する第４のトランジスタとを具備して成る
   エミッタフォロア回路。
6. （６）前記第１、第２及び第３の電流源をそれぞれ抵抗
   に代えたことを特徴とする請求項（４）に記載のエミッ
   タフォロア回路。
7. （７）ベースを入力端子に接続し、コレクタを第１の抵
   抗を介して電源に接続し、エミッタを第１の電流源を介
   して接地点に接続した第１のトランジスタと、 ベースを前記入力端子に接続し、コレクタを第２の抵抗
   を介して前記電源に接続し、エミッタを第２の電流源を
   介して接地点に接続した第２のトランジスタと、 ベース・コレクタ間を前記第１のトランジスタのコレク
   タエミッタ間に接続し、エミッタを第３の電流源を介し
   て前記電源に接続した第３のトランジスタと、 コレクタを接地点に接続し、ベースを前記第２のトラン
   ジスタのコレクタに接続し、エミッタを前記第３の電流
   源を介して前記電源に接続して、前記第３のトランジス
   タと差動動作する第４のトランジスタとを具備して成る
   エミッタフォロア回路。
8. （８）前記第１のトランジスタのコレクタと電源の間に
   第１の抵抗を接続し、前記第２のトランジスタのコレク
   タと前記電源の間に第２の抵抗を接続したことを特徴と
   する請求項６に記載のエミッタフォロワ回路。