JPH04215315A - レベルシフト回路 - Google Patents
レベルシフト回路Info
- Publication number
- JPH04215315A JPH04215315A JP2302217A JP30221790A JPH04215315A JP H04215315 A JPH04215315 A JP H04215315A JP 2302217 A JP2302217 A JP 2302217A JP 30221790 A JP30221790 A JP 30221790A JP H04215315 A JPH04215315 A JP H04215315A
- Authority
- JP
- Japan
- Prior art keywords
- bipolar transistor
- output
- base
- level shift
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、レベル変換回路に関し、特に、直流レベルを
変換するレベルシフト回路の回路構成に関する。
変換するレベルシフト回路の回路構成に関する。
従来、この種のレベルシフト回路には、抵抗における電
圧降下や、ダイオードにおける電圧降下を利用した回路
が用いられている。
圧降下や、ダイオードにおける電圧降下を利用した回路
が用いられている。
従来のレベルシフト回路の一例として、抵抗を用いたレ
ベルシフト回路の回路図を第４図（ａ）に示す。
ベルシフト回路の回路図を第４図（ａ）に示す。
第４図（ａ）において、入力端子１に印加される入力電
圧をＶＩ、出力端子２に出力される出力電圧をＶＯ、抵
抗Ｒ１及びＲ２の抵抗値をそれぞれＲ１及びＲ２とする
と、 となり、ＶＩがＶＯにレベルシフトされる。
圧をＶＩ、出力端子２に出力される出力電圧をＶＯ、抵
抗Ｒ１及びＲ２の抵抗値をそれぞれＲ１及びＲ２とする
と、 となり、ＶＩがＶＯにレベルシフトされる。
従来のレベルシフト回路の他の例として、ダイオードに
おける電圧降下を利用したレベルシフト回路の回路図を
第４図（ｂ）に示す。
おける電圧降下を利用したレベルシフト回路の回路図を
第４図（ｂ）に示す。
第４図（ｂ）において、入力端子１に入力される入力電
圧をＶＩ、出力端子２に出力される出力電圧をＶＯ、ダ
イオードＤ１のアノード・カソード間電圧をＶＡＫとす
ると、出力電圧ＶＯは、ＶＯ＝ＶＩ−ＶＡＫ となり、ＶＩがＶＯにレベルシフトされる。
圧をＶＩ、出力端子２に出力される出力電圧をＶＯ、ダ
イオードＤ１のアノード・カソード間電圧をＶＡＫとす
ると、出力電圧ＶＯは、ＶＯ＝ＶＩ−ＶＡＫ となり、ＶＩがＶＯにレベルシフトされる。
上述した従来のレベルシフト回路は、以下に述べるよう
な欠点を持っている。
な欠点を持っている。
先ず、第４図（ａ）に示す、抵抗による電圧降下を利用
したレベルシフト回路には、出力のインピーダンスが高
く、利得が低下するという欠点がある。
したレベルシフト回路には、出力のインピーダンスが高
く、利得が低下するという欠点がある。
一方、第４図（ｂ）に示す、ダイオードにおける電圧降
下を利用したレベルシフト回路では、上述のような利得
の低下はないものの、ダイオードの電流・電圧特性が温
度によって変化するため、出力電圧ＶＯが温度によって
変化してしまうという欠点がある。
下を利用したレベルシフト回路では、上述のような利得
の低下はないものの、ダイオードの電流・電圧特性が温
度によって変化するため、出力電圧ＶＯが温度によって
変化してしまうという欠点がある。
すなわち、従来のレベルシフト回路では、出力電圧の利
得特性と温度特性とを両立させることができないという
欠点がある。
得特性と温度特性とを両立させることができないという
欠点がある。
本発明のレベルシフト回路は、
ベースに基準電圧が入力され、エミッタが第１の定電流
源を介して接地され、コレクタがカレントミラー回路の
入力に接続される第１のバイポーラトランジスタと、 エミッタが前記第１のバイポーラトランジスタのエミッ
タに接続され、ベースが第２の定電流源を介して接地さ
れ、コレクタが電源電圧供給端子に接続される第２のバ
イポーラトランジスタと、エミッタホロワ接続された出
力のバイポーラトランジスタと、 前記出力バイポーラトランジスタのエミッタと前記第２
のバイポーラトランジスタのベースとの間に所望のレベ
ルシフト量に等しい電位差を生ずる手段とを有すること
を特徴とする。
源を介して接地され、コレクタがカレントミラー回路の
入力に接続される第１のバイポーラトランジスタと、 エミッタが前記第１のバイポーラトランジスタのエミッ
タに接続され、ベースが第２の定電流源を介して接地さ
れ、コレクタが電源電圧供給端子に接続される第２のバ
イポーラトランジスタと、エミッタホロワ接続された出
力のバイポーラトランジスタと、 前記出力バイポーラトランジスタのエミッタと前記第２
のバイポーラトランジスタのベースとの間に所望のレベ
ルシフト量に等しい電位差を生ずる手段とを有すること
を特徴とする。
次に、本発明について図面を参照して説明する。
第１図は、本発明の第１の実施例の回路構成を示す回路
図である。
図である。
なお、以後の説明では、バイポーラトランジスタのこと
を単にトランジスタと記すこととする。
を単にトランジスタと記すこととする。
第１図において、ＮＰＮトランジスタＱ１とＱ２、ＰＮ
ＰトランジスタＱ３とＱ４並びにダイオードＤ２及び抵
抗Ｒ４は、全帰還型差動増幅器４を構成している。
ＰトランジスタＱ３とＱ４並びにダイオードＤ２及び抵
抗Ｒ４は、全帰還型差動増幅器４を構成している。
定電流源３とＮＰＮトランジスタＱ５、Ｑ６及びＱ７は
カレントミラーによる定電流回路を構成している。
カレントミラーによる定電流回路を構成している。
ＮＰＮトランジスタＱ８と抵抗Ｒ５とは、出力段のエミ
ッタホロア回路を構成している。
ッタホロア回路を構成している。
端子１、２及び５はそれぞれ入力端子、出力端子及び電
源供給端子である。
源供給端子である。
次に、この第１の実施例の動作について説明する。
第１図において、ＮＰＮトランジスタＱ６とＱ７のエミ
ッタの面積比を２：１に設計すると、それぞれのトラン
ジスタのコレクタ電流の比も２：１となり、全帰還型差
動増幅器４の負帰還動作により、ＮＰＮトランジスタＱ
１のベース、すなわち入力端子１とＮＰＮトランジスタ
Ｑ２のベースとが同電位になる。
ッタの面積比を２：１に設計すると、それぞれのトラン
ジスタのコレクタ電流の比も２：１となり、全帰還型差
動増幅器４の負帰還動作により、ＮＰＮトランジスタＱ
１のベース、すなわち入力端子１とＮＰＮトランジスタ
Ｑ２のベースとが同電位になる。
この場合、入力端子１からＮＰＮトランジスタＱ２のベ
ースまでの温度特性は、ＮＰＮトランジスタＱ１及びＱ
２のベース・エミッタ間電圧の温度特性でキャンセルさ
れるので、０となる。
ースまでの温度特性は、ＮＰＮトランジスタＱ１及びＱ
２のベース・エミッタ間電圧の温度特性でキャンセルさ
れるので、０となる。
従って、入力端子１の電位をＶＩ、ＮＰＮトランジスタ
Ｑ２のベース電位をＶＢ２、ダイオードＤ２の順方向電
圧をＶＢＥＤ、ＮＰＮトランジスタＱ８のベース・エミ
ッタ間電圧をＶＢＥ８、ＮＰＮトランジスタＱ７のコレ
クタ電流をＩＣ７、抵抗Ｒ４の抵抗値をＲ４、出力端子
２の電位をＶＯとすると、 となる。
Ｑ２のベース電位をＶＢ２、ダイオードＤ２の順方向電
圧をＶＢＥＤ、ＮＰＮトランジスタＱ８のベース・エミ
ッタ間電圧をＶＢＥ８、ＮＰＮトランジスタＱ７のコレ
クタ電流をＩＣ７、抵抗Ｒ４の抵抗値をＲ４、出力端子
２の電位をＶＯとすると、 となる。
ところが、ここで、
であるから、
となりレベルシフト量はＩＣ７・Ｒ４となる。
（１）式には、ダイオードやトランジスタのＰＮ接合の
順方向電圧が含まれていないので、出力電圧ＶＯの温度
特性は０となる。
順方向電圧が含まれていないので、出力電圧ＶＯの温度
特性は０となる。
又、出力段がエミッタホロア回路で構成されているので
、出力端子２は低インピーダンスとなる。
、出力端子２は低インピーダンスとなる。
次に、本発明の第２の実施例について説明する。
第２図は、第２の実施例の回路図である。
本実施例においては、第１図に示す第１の実施例に対し
て、全帰還型差動増幅器４のダイオードＤ２を取り除き
、出力段を２段接続のエミッタホロア回路で構成してい
る。
て、全帰還型差動増幅器４のダイオードＤ２を取り除き
、出力段を２段接続のエミッタホロア回路で構成してい
る。
この場合、前段のエミッタホロア回路のトランジスタＱ
９と、後段のエミッタホロア回路のトランジスタＱ１０
とは、互いに反対導電型のトランシスタであるものとす
る。
９と、後段のエミッタホロア回路のトランジスタＱ１０
とは、互いに反対導電型のトランシスタであるものとす
る。
上述のような構成の第２の実施例においては、ＮＰＮト
ランジスタＱ２のベース電位をＶＢ２、ＮＰＮトランジ
スタＱ８及びＰＮＰトランジスタＱ１０のベース・エミ
ッタ間電圧を、それぞれ、ＶＢＥ８及びＶＢＥ０とする
と、 となる。
ランジスタＱ２のベース電位をＶＢ２、ＮＰＮトランジ
スタＱ８及びＰＮＰトランジスタＱ１０のベース・エミ
ッタ間電圧を、それぞれ、ＶＢＥ８及びＶＢＥ０とする
と、 となる。
ところが、第１の実施例と同様に
であるので、
となり、第１の実施例と同様の効果が得られる。
なお、この第２の実施例では、２段接続のエミッタホロ
ア回路のトランジスタとして、前段にＮＰＮトランジス
タを、後段にＰＮＰトランジスタを用いたが、各々のト
ランジスタの導電型を逆にしても同様の効果が得られる
ことは明らかである。
ア回路のトランジスタとして、前段にＮＰＮトランジス
タを、後段にＰＮＰトランジスタを用いたが、各々のト
ランジスタの導電型を逆にしても同様の効果が得られる
ことは明らかである。
次に、本発明の第３の実施例について説明する。
第３図は第３の実施例の回路図である。
この第３の実施例は、第１及び第２の実施例に対して、
出力段のトランジスタＱ１２のエミッタから、抵抗Ｒ４
を介してトランジスタＱ２のベースに帰還をかける構成
になっている。
出力段のトランジスタＱ１２のエミッタから、抵抗Ｒ４
を介してトランジスタＱ２のベースに帰還をかける構成
になっている。
上述のような構成の第３の実施例においては、トランジ
スタＱ２のベスー電位をＶＢ２とすると、となる。
スタＱ２のベスー電位をＶＢ２とすると、となる。
ところが、第１の実施例と同様に
であるので、
となって、第１の実施例と同様の効果が得られる。
以上説明したように、本発明によれば、出力段をエミッ
タホロア回路で構成し、このエミッタホロア回路の出力
と、全帰還型差動増幅器の逆相入力端子との間の電位差
を、ダイオード又はトランジスタを含む回路によって、
所望のレベルシフト量に等しい電位差にすることによっ
て、温度特性が良好で、且つ、低インピーダンスのレベ
ルシフト出力を得ることができる。
タホロア回路で構成し、このエミッタホロア回路の出力
と、全帰還型差動増幅器の逆相入力端子との間の電位差
を、ダイオード又はトランジスタを含む回路によって、
所望のレベルシフト量に等しい電位差にすることによっ
て、温度特性が良好で、且つ、低インピーダンスのレベ
ルシフト出力を得ることができる。
第１図は、本発明の第１の実施例を示す回路図、第２図
は、本発明の第２の実施例を示す回路図、第３図は、本
発明の第３の実施例を示す回路図、第４図（ａ）及び（
ｂ）は、従来のレベルシフト回路を示す回路図である。 １…入力端子、２…出力端子、３…定電流源、４…全帰
還型差動増幅器、５…電源供給端子。 代理人 弁理士 内原晋
は、本発明の第２の実施例を示す回路図、第３図は、本
発明の第３の実施例を示す回路図、第４図（ａ）及び（
ｂ）は、従来のレベルシフト回路を示す回路図である。 １…入力端子、２…出力端子、３…定電流源、４…全帰
還型差動増幅器、５…電源供給端子。 代理人 弁理士 内原晋
Claims (4)
- 【請求項１】ベースに基準電圧が入力され、エミッタが
第１の定電流源を介して接地され、コレクタがカレント
ミラー回路の入力に接続される第１のバイポーラトラン
ジスタと、 エミッタが前記第１のバイポーラトランジスタのエミッ
タに接続され、ベースが第２の定電流源を介して接地さ
れ、コレクタが電源電圧供給端子に接続される第２のバ
イポーラトランジスタと、エミッタホロワ接続された出
力のバイポーラトランジスタと、 前記出力バイポーラトランジスタのエミッタと前記第２
のバイポーラトランジスタのベースとの間に所望のレベ
ルシフト量に等しい電位差を生ずる手段とを有すること
を特徴とするレベルシフト回路。 - 【請求項２】請求項１記載のレベルシフト回路において
、 前記出力のバイポーラトランジスタにはＮＰＮバイポー
ラトランジスタを用い、 前記電位差発生手段が直列に接続された抵抗とダイオー
ドとからなり、 前記出力バイポーラトランジスタのベースが前記カレン
トミラー回路の出力に接続され、且つ、前記抵抗とダイ
オードとの直列回路を介して前記第２のバイポーラトラ
ンジスタのベースに接続されていることを特徴とするレ
ベルシフト回路。 - 【請求項３】請求項１記載のレベルシフト回路において
、 前記電位差発生手段が、前記出力バイポーラトランジス
タとは反対導電型のバイポーラトランジスタとこの反対
導電型バイポーラトランジスタのベースに接続された抵
抗とからなり、 前記反対導電型バイポーラトランジスタが前記電源電圧
供給端子と接地端子との間にエミッタホロワ接続され、 前記出力バイポーラトランジスタのベースが前記反対導
電型バイポーラトランジスタのエミッタに接続され、 前記反対導電型バイポーラトランジスタのベースが前記
カレントミラー回路の出力に接続され、且つ、前記抵抗
を介して前記第２のバイポーラトランジスタのベースに
接続されていることを特徴とするレベルフト回路。 - 【請求項４】請求項１記載のレベルシフト回路において
、 前記出力のバイポーラトランジスタにはＮＰＮバイポー
ラトランジスタを用い、 前記電位差発生手段が、前記出力バイポーラトランジス
タのエミッタと前記第２のバイポーラトランジスタのベ
ースとの間に接続された抵抗からなり、 前記出力バイポーラトランジスタのベースが前記カレン
トミラー回路の出力に接続され、且つ、第３の定電流源
を介して接地されていることを特徴とするレベルシフト
回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-266796 | 1990-10-04 | ||
| JP26679690 | 1990-10-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04215315A true JPH04215315A (ja) | 1992-08-06 |
| JP2661358B2 JP2661358B2 (ja) | 1997-10-08 |
Family
ID=17435807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2302217A Expired - Fee Related JP2661358B2 (ja) | 1990-10-04 | 1990-11-07 | レベルシフト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2661358B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004049562A1 (ja) * | 2002-11-26 | 2004-06-10 | Mitsubishi Denki Kabushiki Kaisha | 駆動回路 |
| CN110308759A (zh) * | 2018-03-27 | 2019-10-08 | 复旦大学 | 一种新型电平移位器电路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6075122A (ja) * | 1983-10-01 | 1985-04-27 | Rohm Co Ltd | レベルシフト回路 |
-
1990
- 1990-11-07 JP JP2302217A patent/JP2661358B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6075122A (ja) * | 1983-10-01 | 1985-04-27 | Rohm Co Ltd | レベルシフト回路 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004049562A1 (ja) * | 2002-11-26 | 2004-06-10 | Mitsubishi Denki Kabushiki Kaisha | 駆動回路 |
| US6975168B2 (en) | 2002-11-26 | 2005-12-13 | Mitsubishi Denki Kabushiki Kaisha | Drive circuit |
| KR100768876B1 (ko) * | 2002-11-26 | 2007-10-22 | 미쓰비시덴키 가부시키가이샤 | 구동회로 |
| CN110308759A (zh) * | 2018-03-27 | 2019-10-08 | 复旦大学 | 一种新型电平移位器电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2661358B2 (ja) | 1997-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4390848A (en) | Linear transconductance amplifier | |
| KR970005292B1 (ko) | 차동증폭회로 | |
| JPS6155288B2 (ja) | ||
| JPH04369107A (ja) | 差動増幅器 | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JPH04215315A (ja) | レベルシフト回路 | |
| US4267521A (en) | Compound transistor circuitry | |
| JPS6357808B2 (ja) | ||
| US5977760A (en) | Bipolar operational transconductance amplifier and output circuit used therefor | |
| US5164681A (en) | Voltage-current conversion circuit | |
| JPH0851324A (ja) | バッファアンプ | |
| JPH03112214A (ja) | 電圧比較回路 | |
| JPH0535613Y2 (ja) | ||
| JPS62117403A (ja) | カレントミラ−回路 | |
| KR830001932B1 (ko) | 증폭회로 | |
| JPH0680997B2 (ja) | 掛算回路 | |
| JPS6221059Y2 (ja) | ||
| JPH06152271A (ja) | バッファ回路 | |
| JPH0630424B2 (ja) | 利得可変型増幅回路 | |
| JPS6130766B2 (ja) | ||
| JPH10161760A (ja) | 定電圧発生回路 | |
| JPH04338811A (ja) | バンドギャップ基準電圧発生回路 | |
| JPH04117710A (ja) | 利得可変増幅器 | |
| JPS59198015A (ja) | 利得制御回路 | |
| JPH02274108A (ja) | バイアス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |