KR830001932B1 - 증폭회로 - Google Patents

증폭회로 Download PDF

Info

Publication number
KR830001932B1
KR830001932B1 KR1019800000865A KR800000865A KR830001932B1 KR 830001932 B1 KR830001932 B1 KR 830001932B1 KR 1019800000865 A KR1019800000865 A KR 1019800000865A KR 800000865 A KR800000865 A KR 800000865A KR 830001932 B1 KR830001932 B1 KR 830001932B1
Authority
KR
South Korea
Prior art keywords
transistor
output
voltage
circuit
emitter
Prior art date
Application number
KR1019800000865A
Other languages
English (en)
Other versions
KR830002442A (ko
Inventor
아끼오 오자와
스스무 스에요시
기꾸오 이시가와
기요미 야쓰하시
사또시 이시이
마사미찌 유미노
게아시 사이또오
Original Assignee
파이오니아 가부시끼가이샤
이시즈까 요오조오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파이오니아 가부시끼가이샤, 이시즈까 요오조오 filed Critical 파이오니아 가부시끼가이샤
Priority to KR1019800000865A priority Critical patent/KR830001932B1/ko
Publication of KR830002442A publication Critical patent/KR830002442A/ko
Application granted granted Critical
Publication of KR830001932B1 publication Critical patent/KR830001932B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion

Abstract

내용 없음.

Description

증폭회로
제1도는 본 발명의 원리를 나타내는 회로도.
제2도는 제1도의 회로를 사용하여 푸시풀 증폭회로를 구성한 예를 나타내는 회로도이다.
본 발명은 부귀환 증폭회로에 관한 특히 바이포울러트 랜지스터를 사용한 DC 서어보형의 증폭회로에 관한 것이다.
DC 서어보형의 증폭회로에 있어서는, 츨력단자의 전위 특히 직류 전위의 변동을 검출하여 예를들면 입력단에 귀환하여 DC 레벨 내지는 초저역에 있어서의 안정도를 향상하려는 것이다.
이같은 DC 서어보 기능을 가진 증폭회로는 바이포울러 트랜지스터가 사용되는 일이 많으며, 그 베이스 에미터 간의 전류 전압 특성이 비직선성을 나타내기 때문에 왜곡이 큰 증폭 출력이 얻어지게 되어 바람직하지 않다.
따라서, 본 발명의 목적은, 증폭소자의 비직선 왜곡을 제거함과 동시에 DC 및 초저역 성분에 있어서의 안정도를 향상하기 위하여는 DC 서어보를 극히 간단한 구성으로 시행할 수 있는 증폭회로들 제공하려는 것이다.
본 발명의 증폭회로는 베이스에 1입력이 인가된 제1트랜지스터에 의한 출력을 베이스 입력으로 하고, 제1트랜지스터와 역도전형의 제2트랜지스터를 설치하고, 이들 양트랜지스터에 일정비의 전류를 공급하므로서 이 제1 또는 제2트랜지스터에 흐르는 전류의 변화에 대응하여 출력을 도출하도록 하는 동시에 이 출력의 전위변동을 검출하여 그 변동에 대응한 전압을, 바람직하기는 제2트랜지스터의 에미터측에 귀환하도록 한 것을 특징으로 하는 것이다.
본 발명의 다른 증폭 회로는, 상기 구성의 증폭기 외에, 또 이 증폭기의 각 트랜지스터와 콤플리멘터리(omple mentary)한 도전형을 가진 상보대칭형(相補對稱型)의 동일 구성의 다른 증폭기를 설치하고, 양증폭기의 초단트랜지스터의 베이스를 동일 입력신호로서 구동하도록 하고 출력측에 각각 흐르는 전류에 의거하여 소정부하들 푸시풀 구동하는 동시에, 이 푸시풀 출력점의 전위 변동을 검출하여, 그 변동에 대응한 전압을 각 증폭기의 에미터측으로 귀환하도록 한 것을 특징으로 한다.
이하, 본 발명은 도면을 사용하여 설명한다.
제1도는 본 발명의 원리를 설명하는 회로도로서, 에미터폴로워 구성의 PNP 트랜지스터(Q1)의 에미터 출력을 베이스 입력으로 하는 PNP트랜지스터(Q2)를 갖었고, 이 트랜지스터(Q2)의 에미터는 에미터 저항(R1A, R1B)을 개재하여 부전원(-B2)에 접속된다.
입력 트랜지스터(Q1)의 콜렉터는 부전원(-B1)에 직결되어 있다.
그리고 양 트랜지스터(Q1, Q2)로 각각 일정비의 전류를 공급하기 위해서 예를 들면 커런트 미러 회로(current mirror circuit)(1)가 설정되어 있다.
이 미러회로는 도면과 같이 서로 베이스가 공통 접속된 PNP 트랜지스터(Q3, Q4)와 각 에미터 저항(R2, R3)으로 이루어지고, 트랜지스터(Q4)는 다이오우드 접속되어 있다.
저항(R2, R3)의 선정에 의해 트랜지스터(Q1, Q2)의 공급 전류비(Ⅰ1/Ⅰ2)를 1/α(α는 일정)인 소망의 값으로 설정할 수 있다.
그리고 본 예에 있어서는 트랜지스터(Q4)의 에미터 저항(R2)의 양단 전압을 증폭출력(VOUT)으로 하고 있다. 또 DC 서어보 회로로서 이 출력이 DC 변동을 검출하기 위해서 DC 변동을 검췰회로(2)가 설정되어 있고, 이 변동분에 대응한 DC 전압이 인버어터(3)에 의해 극성 반전되어서 저항(R1A)을 개재하여 트랜지스터(Q2)에 에미터측에 귀환되어 있다.
여기서 트랜지스터(Q1, Q2)의 베이스, 에미터간 전압을 VBE1, VBE2로 하면 다음 식이 성립된다.
또한 R1=R1A+R1B로 한다.
I2=(VEN+VBE1-VBE2+B2)/R1………………………………………………………(1)
여기서, 일반적으로 트랜지스터의 전류(IC)와 VBE와의 관계는 다음 식으로 표시된다.
Figure kpo00001
여기서 q는 전자 전하, k는 볼쯔만 정수, T는 절대 온도, IS는 베이스·에미터간 역방향 포화전류이다. 따라서 (Ⅰ)식 중의 (VBE1-VBE2)는 (2)식에서 다음 식으로 된다.
Figure kpo00002
T1는 Q1의 베이스·에미터 접합부 온도, T2는 Q2의 베이스·에미터 접합부 온도이다.
또 IS는 트랜지스터 고유의 정수이므로 IS2=βISI로 할 수가 있으며(β는 일정), 또 IS는 극히 작으므로 콜렉터 전류를 충분히 흐르게 해두면 IC/IS》1이 성립하므로 다음 식이 얻어진다.
Figure kpo00003
(4)식에 있어서 트랜지스터의 접합부(Junction) 온도를 일정하다고 하면
Figure kpo00004
로 되고, 이 (5)식은 일정하게 되므로 이것을 γ로 하면(1)식은 다음과 같이 된다.
Figure kpo00005
따라서 출력 VOUT는 다음 식으로 표시된다.
Figure kpo00006
즉 이득이 R2/R1이며 또 VBE에 무 관계로 되어서 왜곡의 저감이 가능하게 되는 것을 알 수 있다.
그리고, 출력의 DC 전위가 어떠한 원인에 의해서 변동하여 증대하면, DC 변동 검출 회로(2)가 이것을 검출하여 그것에 비례한 DC 전압을 발생하고, 인버어터(3)에 의해 극성 반전하여 서어보 전압으로서 트랜지스터(Q2)의 에미터에 가해진다.
따라서 이 에미터 전위는 감소하기 때문에 트랜지스터(Q2)에 흐르는 전류는 증대하고 저항(R2)의 전압강하는 그것에 수반하여 크게 되고 출력의 DC 레벨을 강하시키고 그로 인해서 DC 서어보가 가능하게 된다.
DC 변동 검출 회로로서는 평활 회로 등의 저역 필터를 사용하는 것이며, 따라서 DC 성분뿐만 아니라 초저역 성분의 레벨 변동도 검출되기 때문에, 이들 성분역(成分域)에 있어서 부귀환이 걸려서 안정성의 향상이 도모된다. 그리고 트랜지스터(Q2)의 에미터 전위 즉 전원 라인을 DC 서어보에 의해 변화시키는 것이므로, 신호 라인과는 무관계하게 되어서 신호계에 대한 영향이 없으며, 보다 안정된 DC 서어보가 얻어지고, 또 극히 간단한 구성으로써 소기의 목적이 달하여지는 것을 알 수 있다.
출력의 취출 방법으로서는, 제1도의 예에 한정되지 않으며 트랜지스터(Q2)의 콜렉터와 전류공급 수단(1)과의 사이에 저항을 삽입하여 이 저항의 양단 전압을 출력으로서 사용할 수도 있으며, 또 트랜지스터(Q1과 Q2)로 흐르는 전류비는 일정하므로 똑같은 수단에 의해 Q1으로 흐르는 전류의 변화를 취출하도록 하여도 좋다.
제2도는 제1도에 표시한 원리적 회로도를 사용하여 푸시풀 증폭 회로로서 동작시킨 경우의 회로도를 나타내고 있다.
즉 서로 콤플리멘터리한 증폭 회로(4) 및 (5)를 설정하는 것이며, 증폭기(4)의 커런트 미러 회로(3)의 트랜지스터(Q4)의 베이스에 공통 접속된 베이스를 가진 PNP 트랜지스터(Q9)를 설치하고, 이 트랜지스터의 에미터는 저항(R7)을 개재하여 정전원에 접속되고, 그 콜렉터는 기준 바이어스 발생원(E1)과 저항(R6)을 개재하여 접지된다.
다른 편의 증폭기(5)의 커런트 미터 회로(6)의 트랜지스터(Q8)의 베이스에 공통 접속된 베이스를 가진 NPN 트랜지스터(Q10)를 설치하고, 이 트랜지스터의 에미터는 저항(R8)을 개재하여 부전원에 접속되며, 이 콜렉터는 기준 바이어스 발생원(E2)와 저항(R9)을 개재하여 접지된다.
그리고, 이들 트랜지스터(Q9및 Q10)의 콜렉터 출력을 출력 푸시풀 구동 트랜지스터(Q11및 Q12)의 베이스 구동 신호로 한다.
NPN 트랜지스터(Q11)과 PNP 트랜지스터(Q12)의 에미터는 서로 에미터 저항(R1 0, R11)을 개재하여 출력점에 있어서 공통 접속되어서 소정 부하를 푸시풀 구동하는 것이다.
그리고 이 푸시풀 출력점의 DC 변동을 검출하기 위해서 DC 변동 검출 회로(2)가 설치되어서 이 변동에 비례한 동일한 극성의 전압이 트랜지스터(Q2, Q6)의 에미터측으로 귀환된다.
이 경우, 양 트랜지스터의 에미터 저항(R1, R4)에는 전원(+B1, -B1)의 분압 회로를 구성하는 분압 저항(R12내지 R15)의 분압점에서의 분압 출력이 인가되지만, DC 서어보 전압은 이 분압 회로의 중점(A)에 인가되어 있다.
여기서 트랜지스터(Q9)와 (Q4)에 흐르는 잔류의 비를 일정한 1/α로 정하면, 본예에 있어서도 (1)이 성립하고, 또 커런트 미러 회로(1)의 공통 베이스 라인의 전압(VB)은 다음 식으로 된다.
Figure kpo00007
(1)식을 사용하여 (8)식을 정리하면 다음 식이 얻어진다.
Figure kpo00008
또 트랜지스터(Q9)에서 저항(R9)에 대한 공급 전류(I3)는 다음 식으로 표시된다.
Figure kpo00009
따라서 트랜지스터(Q11)의 베이스 전압(V1)은 다음 식으로 된다.
Figure kpo00010
이것에 (9)식을 대입하면 다음 식으로 된다.
Figure kpo00011
(12)식에 있어서 (VBE1-VBE2)는 (5)식에 따라 일정치 γ이며, 또 (VBE4-VBE9)는 마찬가지로 다음 식으로 표시된다.
Figure kpo00012
여기서 β'는 트랜지스터(Q9)와 (Q4)의 IS비이다. 이식도 일정치이므로 이것을 γ'로 하면 (12)식은 다음 식으로 된다.
Figure kpo00013
또 제2의 증폭기(2)의 트랜지스터(Q12)의 베이스 전압(V2)에 대해서도 똑같이 다음 식이 성립한다.
Figure kpo00014
여기서 바이어스 전압(E1과 E2)를 각각 트랜지스터(Q11)의 VBE11과 저항(R10)의 전압과의 합 및 트랜지스터(Q12)의 VBE12와 저항(R11)의 전압의 합에 같게 선정하므로써 (14), (15)식의 E1및 E2가 각각 거소되어서 푸시풀 출력 전압(VOUT)이 얻어지게 된다. 이 출력 전압(VOUTB)도 증폭 트랜지스터의 VCE에 관계치 않고 왜곡이 저감된다.
여기서, R1=R4, R2=R5, R7=R8로 하면 회로의 이득은 (14), (15)식에서 명백하게 단일 구성의 2배로 되는 것을 알 수 있다.
그리고 출력 전압(VOUT)의 오프셋 전압도 영볼트로 할 수가 있다.
그리고, 출력단의 DC 전위가 증대하면 DC 변동 검출 회로(2)에 의해 그것에 비례한 정레벨 전압이 서어보 전압으로서 각 트랜지스터(Q2, Q6)의 에미터측에 인가되기 때문에, 양 트랜지스터의 전류가 함께 증대하며, 따라서 트랜지스터(Q9, Q10)의 전류도 그것에 따라서 증가한다.
따라서 출력 트랜지스터(Q11, Q12)의 베이스 전원가 각각 하강하여 출력(VOUT)의 DG 전위를 저하시키게 된다.
본 예에 있어서는 푸시풀 구성이므로 주지하는 바와 같이 우수차 고조파 왜곡이 삭감되기 때문에 보다 한층 더 왜곡의 개선이 가능하게 된다.
즉 제1도의 단체 증폭기에서는 그 출력은 VBE에 무관계하기는 하나 실제로는 트랜지스터의 특성상의 편차나 베이스 전류의 상이 등에 의해 아직 완전한 왜곡의 억압은 꾀할 수 없지만, 푸시풀 구성에 의해서 완전한 왜곡의 저감을 할 수 있다.
또 트랜지스터 Q2, Q6의 에미터 바이어스 전원을 DC 서어보에 의해 제어하는 방식이기 때문에, 간단한 구성이며, 또 신호에 나쁜 영향을 미치는 일 없이 초저녁에 있어서의 안정도의 개선이 얻어진다.
본 발명에 의하면 왜곡이 적은 DC 서어보 방식의 증폭 회로가 얻어지며, 특히 푸시풀 회로로 하므로써 왜곡의 완전한 억압을 도모할 수 있다.

Claims (1)

  1. 베이스에 입력신호가 인자된 제1트랜지스터와, 이 제1의 트랜지스터의 출력을 베이스 입력으로 하고 상기 제1트랜지스터와 역도 전형인 제2트랜지스터와, 상기 제1및 제2트랜지스터에 일정비의 전류를 공급하는 전류 공급 수단과, 상기 제1 또는 제2트랜지스터에 흐르는 전류의 변화에 대응한 출력을 도출하는 출력 도출 수단과, 상기 출력 도출 수단의 출력 전위 변동을 검출하여 그 변동에 대응한 전압을 소정 회로 접속점에 귀환하는 귀환 수단을 포함하는 증폭 회로.
KR1019800000865A 1980-03-03 1980-03-03 증폭회로 KR830001932B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019800000865A KR830001932B1 (ko) 1980-03-03 1980-03-03 증폭회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019800000865A KR830001932B1 (ko) 1980-03-03 1980-03-03 증폭회로

Publications (2)

Publication Number Publication Date
KR830002442A KR830002442A (ko) 1983-05-28
KR830001932B1 true KR830001932B1 (ko) 1983-09-23

Family

ID=19215739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019800000865A KR830001932B1 (ko) 1980-03-03 1980-03-03 증폭회로

Country Status (1)

Country Link
KR (1) KR830001932B1 (ko)

Also Published As

Publication number Publication date
KR830002442A (ko) 1983-05-28

Similar Documents

Publication Publication Date Title
US4433305A (en) Amplifier circuit
US4399399A (en) Precision current source
US4456887A (en) Differential amplifier
KR0136875B1 (ko) 전압-전류 변환기
US4437023A (en) Current mirror source circuitry
US4636744A (en) Front end of an operational amplifier
US4567444A (en) Current mirror circuit with control means for establishing an input-output current ratio
US4442400A (en) Voltage-to-current converting circuit
US4636743A (en) Front end stage of an operational amplifier
US4587478A (en) Temperature-compensated current source having current and voltage stabilizing circuits
KR900007035B1 (ko) 전자임피던스장치
US3522548A (en) Temperature tracking of emitter coupled differential amplifier stage
KR890004771B1 (ko) 차동 증폭기
JPH0770935B2 (ja) 差動電流増幅回路
KR0169987B1 (ko) 증폭기 장치
US4612513A (en) Differential amplifier
JP2533201B2 (ja) Am検波回路
KR830001932B1 (ko) 증폭회로
US4370608A (en) Integrable conversion circuit for converting input voltage to output current or voltage
US4004161A (en) Rectifying circuits
US4553107A (en) Current mirror circuit having stabilized output current
KR900007414B1 (ko) 모터 속도 제어장치
US4513245A (en) DC current detector
US4137506A (en) Compound transistor circuitry
US4272709A (en) Circuit for controlling the drive of motor