JP2661358B2 - レベルシフト回路 - Google Patents
レベルシフト回路Info
- Publication number
- JP2661358B2 JP2661358B2 JP2302217A JP30221790A JP2661358B2 JP 2661358 B2 JP2661358 B2 JP 2661358B2 JP 2302217 A JP2302217 A JP 2302217A JP 30221790 A JP30221790 A JP 30221790A JP 2661358 B2 JP2661358 B2 JP 2661358B2
- Authority
- JP
- Japan
- Prior art keywords
- bipolar transistor
- emitter
- collector
- base
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、レベル変換回路に関し、特に、直流レベル
を変換するレベルシフト回路の回路構成に関する。
を変換するレベルシフト回路の回路構成に関する。
従来、この種のレベルシフト回路には、抵抗における
電圧降下や、ダイオードにおける電圧降下を利用した回
路が用いられている。
電圧降下や、ダイオードにおける電圧降下を利用した回
路が用いられている。
従来のレベルシフト回路の一例として、抵抗を用いた
レベルシフト回路の回路図を第４図（ａ）に示す。
レベルシフト回路の回路図を第４図（ａ）に示す。
第４図（ａ）において、入力端子１に印加される入力
電圧をVI、出力端子２に出力される出力電圧をVO、抵抗
R1及びR2の抵抗値をそれぞれR1及びR2とすると、 となり、VIがVOにレベルシフトされる。
電圧をVI、出力端子２に出力される出力電圧をVO、抵抗
R1及びR2の抵抗値をそれぞれR1及びR2とすると、 となり、VIがVOにレベルシフトされる。
従来のレベルシフト回路の他の例として、ダイオード
における電圧降下を利用したレベルシフト回路の回路図
を第４図（ｂ）に示す。
における電圧降下を利用したレベルシフト回路の回路図
を第４図（ｂ）に示す。
第４図（ｂ）において、入力端子１に入力される入力
電圧をVI、出力端子２に出力される出力電圧をVO、ダイ
オードD1のアノード・カソード間電圧をVAKとすると、
出力電圧VOは、 VO＝VI−VAK となり、VIがVOにレベルシフトされる。
電圧をVI、出力端子２に出力される出力電圧をVO、ダイ
オードD1のアノード・カソード間電圧をVAKとすると、
出力電圧VOは、 VO＝VI−VAK となり、VIがVOにレベルシフトされる。
上述した従来のレベルシフト回路は、以下に述べるよ
うな欠点を持っている。
うな欠点を持っている。
先ず、第４図（ａ）に示す、抵抗による電圧降下を利
用したレベルシフト回路には、出力のインピーダンスが
高いという欠点がある。
用したレベルシフト回路には、出力のインピーダンスが
高いという欠点がある。
一方、第４図（ｂ）に示す、ダイオードにおける電圧
降下を利用したレベルシフト回路では、上述のような欠
点はないものの、ダイオードの両端の電圧が温度によっ
て変化するため、出力電圧VOが温度によって変化してし
まうという欠点がある。
降下を利用したレベルシフト回路では、上述のような欠
点はないものの、ダイオードの両端の電圧が温度によっ
て変化するため、出力電圧VOが温度によって変化してし
まうという欠点がある。
すなわち、従来のレベルシフト回路では、出力端子の
低インピーダンス化と出力電圧の温度変動に対する安定
性とを両立させることができないという欠点がある。
低インピーダンス化と出力電圧の温度変動に対する安定
性とを両立させることができないという欠点がある。
本発明のレベルシフト回路は、ベースに外部からの基
準電圧が入力され、コレクタがカレントミラー回路の入
力側バイポーラトランジスタを介して電源電圧供給端子
に接続される第１のバイポーラトランジスタのエミッタ
と、ベースが第２の定電流源を介して接地され、コレク
タが前記電源電圧供給端子に接続される第２のバイポー
ラトランジスタのエミッタとを共通接続して第１の定電
流源を介して接地してなる差動増幅器に対し、前記カレ
ントミラー回路の出力側トランジスタのコレクタと前記
第２のバイポーラトランジスタのベースとの間に、抵抗
とpn接合ダイオードとを直列に設けて全帰還型とした差
動増幅器と、エミッタホロワ接続されたバイポーラトラ
ンジスタとを設け、前記エミッタホロワ接続のバイポー
ラトランジスタのベースと前記カレントミラー回路の出
力側トランジスタのコレクタとを接続し、前記エミッタ
ホロワ接続のバイポーラトランジスタのエミッタから出
力電圧を取り出すように構成したことを特徴とする。
準電圧が入力され、コレクタがカレントミラー回路の入
力側バイポーラトランジスタを介して電源電圧供給端子
に接続される第１のバイポーラトランジスタのエミッタ
と、ベースが第２の定電流源を介して接地され、コレク
タが前記電源電圧供給端子に接続される第２のバイポー
ラトランジスタのエミッタとを共通接続して第１の定電
流源を介して接地してなる差動増幅器に対し、前記カレ
ントミラー回路の出力側トランジスタのコレクタと前記
第２のバイポーラトランジスタのベースとの間に、抵抗
とpn接合ダイオードとを直列に設けて全帰還型とした差
動増幅器と、エミッタホロワ接続されたバイポーラトラ
ンジスタとを設け、前記エミッタホロワ接続のバイポー
ラトランジスタのベースと前記カレントミラー回路の出
力側トランジスタのコレクタとを接続し、前記エミッタ
ホロワ接続のバイポーラトランジスタのエミッタから出
力電圧を取り出すように構成したことを特徴とする。
又、本発明のレベルシフト回路は、ベースに外部から
の基準電圧が入力され、コレクタがカレントミラー回路
の入力側バイポーラトランジスタを介して電源電圧供給
端子に接続される第１のバイポーラトランジスタのエミ
ッタと、ベースが第２の定電流源を介して接地され、コ
レクタが前記電源電圧供給端子に接続される第２のバイ
ポーラトランジスタのエミッタとを共通接続して第１の
定電流源を介して接地してなる差動増幅器に対し、前記
カレントミラー回路の出力側トランジスタのコレクタと
前記第２のバイポーラトランジスタのベースとの間に、
抵抗を設けて全帰還型とした差動増幅器と、エミッタホ
ロワ接続された第３のバイポーラトランジスタと、エミ
ッタホロワ接続されたバイポーラトランジスタであっ
て、前記第３のバイポーラトランジスタとは反対導電型
の第４のバイポーラトランジスタとを設け、前記第４の
バイポーラトランジスタのベースと前記カレントミラー
回路の出力側トランジスタのコレクタとを接続し、前記
第３のバイポーラトランジスタのベースと前記第４のバ
イポーラトランジスタのエミッタとを接続し、前記第３
のバイポーラトランジスタのエミッタから出力電圧を取
り出すように構成したことを特徴とする。
の基準電圧が入力され、コレクタがカレントミラー回路
の入力側バイポーラトランジスタを介して電源電圧供給
端子に接続される第１のバイポーラトランジスタのエミ
ッタと、ベースが第２の定電流源を介して接地され、コ
レクタが前記電源電圧供給端子に接続される第２のバイ
ポーラトランジスタのエミッタとを共通接続して第１の
定電流源を介して接地してなる差動増幅器に対し、前記
カレントミラー回路の出力側トランジスタのコレクタと
前記第２のバイポーラトランジスタのベースとの間に、
抵抗を設けて全帰還型とした差動増幅器と、エミッタホ
ロワ接続された第３のバイポーラトランジスタと、エミ
ッタホロワ接続されたバイポーラトランジスタであっ
て、前記第３のバイポーラトランジスタとは反対導電型
の第４のバイポーラトランジスタとを設け、前記第４の
バイポーラトランジスタのベースと前記カレントミラー
回路の出力側トランジスタのコレクタとを接続し、前記
第３のバイポーラトランジスタのベースと前記第４のバ
イポーラトランジスタのエミッタとを接続し、前記第３
のバイポーラトランジスタのエミッタから出力電圧を取
り出すように構成したことを特徴とする。
更に、本発明のレベルシフト回路は、ベースに外部か
らの基準電圧が入力され、コレクタがカレントミラー回
路の入力側バイポーラトランジスタを介して電源電圧供
給端子に接続される第１のバイポーラトランジスタのエ
ミッタと、コレクタが前記電源電圧供給端子に接続され
る第２のバイポーラトランジスタのエミッタとを共通接
続して第１の定電流源を介して接地してなる差動増幅器
と、エミッタホロワ接続されたバイポーラトランジスタ
であって、ベースが前記カレントミラー回路の出力側ト
ランジスタのコレクタに接続され、エミッタがエミッタ
ホロワの負荷抵抗及びこれに直列の第２の定電流源を介
して接地される第３のバイポーラトランジスタとを設
け、前記第３のバイポーラトランジスタのエミッタと前
記第２のバイポーラトランジスタのベースとを前記エミ
ッタホロワの負荷抵抗を介して接続して前記差動増幅器
を全帰還型の差動増幅器とするとと共に、前記第３のバ
イポーラトランジスタのエミッタから出力電圧を取り出
すように構成したことを特徴とする。
らの基準電圧が入力され、コレクタがカレントミラー回
路の入力側バイポーラトランジスタを介して電源電圧供
給端子に接続される第１のバイポーラトランジスタのエ
ミッタと、コレクタが前記電源電圧供給端子に接続され
る第２のバイポーラトランジスタのエミッタとを共通接
続して第１の定電流源を介して接地してなる差動増幅器
と、エミッタホロワ接続されたバイポーラトランジスタ
であって、ベースが前記カレントミラー回路の出力側ト
ランジスタのコレクタに接続され、エミッタがエミッタ
ホロワの負荷抵抗及びこれに直列の第２の定電流源を介
して接地される第３のバイポーラトランジスタとを設
け、前記第３のバイポーラトランジスタのエミッタと前
記第２のバイポーラトランジスタのベースとを前記エミ
ッタホロワの負荷抵抗を介して接続して前記差動増幅器
を全帰還型の差動増幅器とするとと共に、前記第３のバ
イポーラトランジスタのエミッタから出力電圧を取り出
すように構成したことを特徴とする。
次に、本発明について図面を参照して説明する。
第１図は、本発明の第１の実施例の回路構成を示す回
路図である。
路図である。
なお、以後の説明では、バイポーラトランジスタのこ
とを単にトランジスタと記すこととする。
とを単にトランジスタと記すこととする。
第１図において、NPNトランジスタQ1とQ2,PNPトラン
ジスタQ3とQ4並びにダイオードD2及び抵抗R4は、全帰還
型差動増幅器４を構成している。
ジスタQ3とQ4並びにダイオードD2及び抵抗R4は、全帰還
型差動増幅器４を構成している。
定電流源３とNPNトランジスタQ5，Q6及びQ7はカレン
トミラーによる定電流回路を構成している。
トミラーによる定電流回路を構成している。
NPNトランジスタQ8と抵抗R5とは、出力段のエミッタ
ホロア回路を構成している。
ホロア回路を構成している。
端子1,2及び５はそれぞれ入力端子，出力端子及び電
源供給端子である。
源供給端子である。
次に、この第１の実施例の動作について説明する。
第１図において、NPNトランジスタQ6とQ7のエミッタ
の面積比を2:1に設計すると、それぞれのトランジスタ
のコレクタ電流の比も2:1となり、全帰還型差動増幅器
４の負帰還動作により、NPNトランジスタQ1のベース、
すなわち入力端子１とNPNトランジスタQ2のベースとが
同電位になる。
の面積比を2:1に設計すると、それぞれのトランジスタ
のコレクタ電流の比も2:1となり、全帰還型差動増幅器
４の負帰還動作により、NPNトランジスタQ1のベース、
すなわち入力端子１とNPNトランジスタQ2のベースとが
同電位になる。
この場合、入力端子１からNPNトランジスタQ2のベー
スまでの温度特性は、NPNトランジスタQ1及びQ2のベー
ス・エミッタ間電圧の温度特性でキャンセルされるの
で、０となる。
スまでの温度特性は、NPNトランジスタQ1及びQ2のベー
ス・エミッタ間電圧の温度特性でキャンセルされるの
で、０となる。
従って、入力端子１の電位をVI、NPNトランジスタQ2
のベース電位をVB2、ダイオードD2の順方向電圧を
VBED、NPNトランジスタQ8のベース・エミッタ間電圧をV
BE8、NPNトランジスタQ7のコレクタ電流をIC7、抵抗R4
の抵抗値をR4、出力端子２の電位をVOとすると、 VO＝VB2＋VBED＋IC7・R4−VBE8となる。
のベース電位をVB2、ダイオードD2の順方向電圧を
VBED、NPNトランジスタQ8のベース・エミッタ間電圧をV
BE8、NPNトランジスタQ7のコレクタ電流をIC7、抵抗R4
の抵抗値をR4、出力端子２の電位をVOとすると、 VO＝VB2＋VBED＋IC7・R4−VBE8となる。
ところが、ここで、 VB2＝VI，VBED＝VBE8 であるから、 VO＝VI＋IC7・R4 …………………（１） となりレベルシフト量はIC7・R4となる。
（１）式には、ダイオードやトランジスタのPN接合の
順方向電圧が含まれていないので、出力電圧VOの温度特
性は０となる。
順方向電圧が含まれていないので、出力電圧VOの温度特
性は０となる。
又、出力段がエミッタホロア回路で構成されているの
で、出力端子２は低インピーダンスとなる。
で、出力端子２は低インピーダンスとなる。
次に、本発明の第２の実施例について説明する。
第２図は、第２の実施例の回路図である。
本実施例においては、第１図に示す第１の実施例に対
して、全帰還型差動増幅器４のダイオードD2を取り除
き、出力段を２段接続のエミッタホロア回路で構成して
いる。
して、全帰還型差動増幅器４のダイオードD2を取り除
き、出力段を２段接続のエミッタホロア回路で構成して
いる。
この場合、前段のエミッタホロア回路のトランジスタ
Q9と、後段のエミッタホロア回路のトランジスタQ10と
は、互いに反対導電型のトランジスタであるものとす
る。
Q9と、後段のエミッタホロア回路のトランジスタQ10と
は、互いに反対導電型のトランジスタであるものとす
る。
上述のような構成の第２の実施例においては、NPNト
ランジスタQ2のベース電位をVB2、NPNトランジスタQ9及
びPNPトランジスタQ10のベース・エミッタ間電圧を、そ
れぞれ、VBE9及びVBE0とすると、 VO＝VB2＋IC7・R4−VBE9＋VBE0 となる。
ランジスタQ2のベース電位をVB2、NPNトランジスタQ9及
びPNPトランジスタQ10のベース・エミッタ間電圧を、そ
れぞれ、VBE9及びVBE0とすると、 VO＝VB2＋IC7・R4−VBE9＋VBE0 となる。
ところが、第１の実施例と同様に VB2＝VI，VBE9＝VBE0 であるので、 VO＝VI＋IC7・R4 となり、第１の実施例と同様の効果が得られる。
なお、この第２の実施例では、２段接続のエミッタホ
ロア回路のトランジスタとして、前段にNPNトランジス
タを、後段にPNPトランジスタを用いたが、各々のトラ
ンジスタの導電型を逆にしても同様の効果が得られるこ
とは明らかである。
ロア回路のトランジスタとして、前段にNPNトランジス
タを、後段にPNPトランジスタを用いたが、各々のトラ
ンジスタの導電型を逆にしても同様の効果が得られるこ
とは明らかである。
次に、本発明の第３の実施例について説明する。
第３図は第３の実施例の回路図である。
この第３の実施例は、第１及び第２の実施例に対し
て、出力段のトランジスタQ12のエミッタから、抵抗R4
を介してトランジスタQ2のベースに帰還をかける構成に
なっている。
て、出力段のトランジスタQ12のエミッタから、抵抗R4
を介してトランジスタQ2のベースに帰還をかける構成に
なっている。
上述のような構成の第３の実施例においては、トラン
ジスタQ2のベスー電位をVB2とすると、 VO＝VB2＋IC7・R4 となる。
ジスタQ2のベスー電位をVB2とすると、 VO＝VB2＋IC7・R4 となる。
ところが、第１の実施例と同様に VB2＝VI であるので、 VO＝VI＋IC7・R4 となって、第１の実施例と同様の効果が得られる。
以上説明したように、本発明によれば、出力段をエミ
ッタホロア回路で構成し、このエミッタホロア回路の出
力と、全帰還型差動増幅器の逆相入力端子との間の電位
差を、ダイオード又はトランジスタを含む回路によっ
て、所望のレベルシフト量に等しい電位差にすることに
よって、温度特性が良好で、且つ、低インピーダンスの
レベルシフト出力を得ることができる。
ッタホロア回路で構成し、このエミッタホロア回路の出
力と、全帰還型差動増幅器の逆相入力端子との間の電位
差を、ダイオード又はトランジスタを含む回路によっ
て、所望のレベルシフト量に等しい電位差にすることに
よって、温度特性が良好で、且つ、低インピーダンスの
レベルシフト出力を得ることができる。
第１図は、本発明の第１の実施例を示す回路図、第２図
は、本発明の第２の実施例を示す回路図、第３図は、本
発明の第３の実施例を示す回路図、第４図（ａ）及び
（ｂ）は、従来のレベルシフト回路を示す回路図であ
る。 １…入力端子、２…出力端子、３…定電流源、４…全帰
還型差動増幅器、５…電源供給端子。
は、本発明の第２の実施例を示す回路図、第３図は、本
発明の第３の実施例を示す回路図、第４図（ａ）及び
（ｂ）は、従来のレベルシフト回路を示す回路図であ
る。 １…入力端子、２…出力端子、３…定電流源、４…全帰
還型差動増幅器、５…電源供給端子。
Claims (3)
- 【請求項１】ベースに外部からの基準電圧が入力され、
コレクタがカレントミラー回路の入力側バイポーラトラ
ンジスタを介して電源電圧供給端子に接続される第１の
バイポーラトランジスタのエミッタと、ベースが第２の
定電流源を介して接地され、コレクタが前記電源電圧供
給端子に接続される第２のバイポーラトランジスタのエ
ミッタとを共通接続して第１の定電流源を介して接地し
てなる差動増幅器に対し、前記カレントミラー回路の出
力側トランジスタのコレクタと前記第２のバイポーラト
ランジスタのベースとの間に、抵抗とpn接合ダイオード
とを直列に設けて全帰還型とした差動増幅器と、 エミッタホロワ接続されたバイポーラトランジスタとを
設け、 前記エミッタホロワ接続のバイポーラトランジスタのベ
ースと前記カレントミラー回路の出力側トランジスタの
コレクタとを接続し、前記エミッタホロワ接続のバイポ
ーラトランジスタのエミッタから出力電圧を取り出すよ
うに構成したことを特徴とするレベルシフト回路。 - 【請求項２】ベースに外部からの基準電圧が入力され、
コレクタがカレントミラー回路の入力側バイポーラトラ
ンジスタを介して電源電圧供給端子に接続される第１の
バイポーラトランジスタのエミッタと、ベースが第２の
定電流源を介して接地され、コレクタが前記電源電圧供
給端子に接続される第２のバイポーラトランジスタのエ
ミッタとを共通接続して第１の定電流源を介して接地し
てなる差動増幅器に対し、前記カレントミラー回路の出
力側トランジスタのコレクタと前記第２のバイポーラト
ランジスタのベースとの間に、抵抗を設けて全帰還型と
した差動増幅器と、 エミッタホロワ接続された第３のバイポーラトランジス
タと、 エミッタホロワ接続されたバイポーラトランジスタであ
って、前記第３のバイポーラトランジスタとは反対導電
型の第４のバイポーラトランジスタとを設け、 前記第４のバイポーラトランジスタのベースと前記カレ
ントミラー回路の出力側トランジスタのコレクタとを接
続し、 前記第３のバイポーラトランジスタのベースと前記第４
のバイポーラトランジスタのエミッタとを接続し、 前記第３のバイポーラトランジスタのエミッタから出力
電圧を取り出すように構成したことを特徴とするレベル
シフト回路。 - 【請求項３】ベースに外部からの基準電圧が入力され、
コレクタがカレントミラー回路の入力側バイポーラトラ
ンジスタを介して電源電圧供給端子に接続される第１の
バイポーラトランジスタのエミッタと、コレクタが前記
電源電圧供給端子に接続される第２のバイポーラトラン
ジスタのエミッタとを共通接続して第１の定電流源を介
して接地してなる差動増幅器と、 エミッタホロワ接続されたバイポーラトランジスタであ
って、ベースが前記カレントミラー回路の出力側トラン
ジスタのコレクタに接続され、エミッタがエミッタホロ
ワの負荷抵抗及びこれに直列の第２の定電流源を介して
接地される第３のバイポーラトランジスタとを設け、 前記第３のバイポーラトランジスタのエミッタと前記第
２のバイポーラトランジスタのベースとを前記エミッタ
ホロワの負荷抵抗を介して接続して前記差動増幅器を全
帰還型の差動増幅器とするとと共に、 前記第３のバイポーラトランジスタのエミッタから出力
電圧を取り出すように構成したことを特徴とするレベル
シフト回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26679690 | 1990-10-04 | ||
| JP2-266796 | 1990-10-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04215315A JPH04215315A (ja) | 1992-08-06 |
| JP2661358B2 true JP2661358B2 (ja) | 1997-10-08 |
Family
ID=17435807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2302217A Expired - Fee Related JP2661358B2 (ja) | 1990-10-04 | 1990-11-07 | レベルシフト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2661358B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100525086C (zh) * | 2002-11-26 | 2009-08-05 | 三菱电机株式会社 | 驱动电路 |
| CN110308759A (zh) * | 2018-03-27 | 2019-10-08 | 复旦大学 | 一种新型电平移位器电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6075122A (ja) * | 1983-10-01 | 1985-04-27 | Rohm Co Ltd | レベルシフト回路 |
-
1990
- 1990-11-07 JP JP2302217A patent/JP2661358B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04215315A (ja) | 1992-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6245724B2 (ja) | ||
| JPH0775289B2 (ja) | 相互コンダクタンス増幅回路 | |
| JP2559392B2 (ja) | ブリツジ増幅器 | |
| GB2068190A (en) | Class "b" type amplifier | |
| JP2661358B2 (ja) | レベルシフト回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPS63214009A (ja) | 複合トランジスタ | |
| JPH0416008A (ja) | 増幅器 | |
| JPS6154286B2 (ja) | ||
| JPH04369105A (ja) | 増幅器 | |
| JPS6315766B2 (ja) | ||
| EP0486986B1 (en) | Buffer circuit | |
| JPH05206759A (ja) | ベース電流補償回路 | |
| JPS6259926B2 (ja) | ||
| JP2739905B2 (ja) | インターフエイス回路 | |
| JP3360911B2 (ja) | 差動増幅回路 | |
| JPS62117403A (ja) | カレントミラ−回路 | |
| JP3381100B2 (ja) | 増幅器 | |
| JP2520219Y2 (ja) | 電力増幅器 | |
| JP2759156B2 (ja) | 増幅回路 | |
| JPS6224972Y2 (ja) | ||
| JPH0198307A (ja) | トランジスタ増幅器 | |
| JP2797322B2 (ja) | 増幅器 | |
| KR920002974Y1 (ko) | 차동증폭기의 오프셋전압 제어회로 | |
| JPH0516767B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |