JPS6245724B2 - - Google Patents
Info
- Publication number
- JPS6245724B2 JPS6245724B2 JP57157246A JP15724682A JPS6245724B2 JP S6245724 B2 JPS6245724 B2 JP S6245724B2 JP 57157246 A JP57157246 A JP 57157246A JP 15724682 A JP15724682 A JP 15724682A JP S6245724 B2 JPS6245724 B2 JP S6245724B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- input
- section
- power supply
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 claims description 10
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 10
- 230000000295 complement effect Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3066—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the collectors of complementary power transistors being connected to the output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45112—Complementary long tailed pairs having parallel inputs and being supplied in parallel
- H03F3/45121—Folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45028—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are folded cascode coupled transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45031—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are compositions of multiple transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45224—One output of the differential amplifier being taken into consideration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45232—Two dif amps of the folded cascode type are paralleled at their input gates or bases
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45244—Indexing scheme relating to differential amplifiers the differential amplifier contains one or more explicit bias circuits, e.g. to bias the tail current sources, to bias the load transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45294—Indexing scheme relating to differential amplifiers the AAC comprising biasing means to stabilise itself
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45366—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their gates only, e.g. in a cascode dif amp, only those forming the composite common source transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45398—Indexing scheme relating to differential amplifiers the AAC comprising a voltage generating circuit as bias circuit for the AAC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45471—Indexing scheme relating to differential amplifiers the CSC comprising one or more extra current sources
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45612—Indexing scheme relating to differential amplifiers the IC comprising one or more input source followers as input stages in the IC
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
発明の技術分野
本発明は、バイポーラ・トランジスタが用いら
れて構成された、演算増幅器の入力段部に用いる
に好適な差動増幅回路に関する。
れて構成された、演算増幅器の入力段部に用いる
に好適な差動増幅回路に関する。
背景技術とその問題点
バイポーラ・トランジスタが用いられて構成さ
れた演算増幅器が、集積回路技術の著しい発展の
もとに種々提案されており、極めて広範囲な分野
に於いて利用されている。斯かる集積回路化され
た演算増幅器は、通常、入力段部、バイアス回
路、出力段部等に区分し得る構成とされ、入力段
部は一般に差動増幅回路で形成される。従来提案
されている演算増幅器の入力段部に用いられる差
動増幅回路は、構成が比較的複雑であるものが多
く、また、電源電圧の有効利用の点で充分なもの
とは言えなかつた。即ち、斯かる差動増幅回路は
できるだけ低い電源電圧で動作せしめられるのが
望ましく、一般に比較的低い電源電圧が供給され
るものとなるが、そこで適正に処理され得る入力
信号の振幅レベルが、例えば、電源電圧範囲か
ら、少なくとも、トランジスタのベース・エミツ
タ間電圧（ベース・エミツタ間に於けるPN接合
順方向電圧）だけ減じた電圧範囲内に制限される
ものとなされ、、全電源電圧範囲を入力信号の振
幅レベル範囲として有効に利用できるものではな
かつた。その場合、電源電圧自体が比較的低く選
定されているので、、電源電圧に対するトランジ
スタのベース・エミツタ間電圧の割合は比較的大
となり、従つて、適正に処理され得る入力信号の
振幅レベル範囲が、少なくとも、トランジスタの
ベース・エミツタ間電圧だけ減じられてしまうと
いうことは、実際の使用にあたつて比較的小振幅
レベルの入力信号しか供給できないという不都合
を生じている。
れた演算増幅器が、集積回路技術の著しい発展の
もとに種々提案されており、極めて広範囲な分野
に於いて利用されている。斯かる集積回路化され
た演算増幅器は、通常、入力段部、バイアス回
路、出力段部等に区分し得る構成とされ、入力段
部は一般に差動増幅回路で形成される。従来提案
されている演算増幅器の入力段部に用いられる差
動増幅回路は、構成が比較的複雑であるものが多
く、また、電源電圧の有効利用の点で充分なもの
とは言えなかつた。即ち、斯かる差動増幅回路は
できるだけ低い電源電圧で動作せしめられるのが
望ましく、一般に比較的低い電源電圧が供給され
るものとなるが、そこで適正に処理され得る入力
信号の振幅レベルが、例えば、電源電圧範囲か
ら、少なくとも、トランジスタのベース・エミツ
タ間電圧（ベース・エミツタ間に於けるPN接合
順方向電圧）だけ減じた電圧範囲内に制限される
ものとなされ、、全電源電圧範囲を入力信号の振
幅レベル範囲として有効に利用できるものではな
かつた。その場合、電源電圧自体が比較的低く選
定されているので、、電源電圧に対するトランジ
スタのベース・エミツタ間電圧の割合は比較的大
となり、従つて、適正に処理され得る入力信号の
振幅レベル範囲が、少なくとも、トランジスタの
ベース・エミツタ間電圧だけ減じられてしまうと
いうことは、実際の使用にあたつて比較的小振幅
レベルの入力信号しか供給できないという不都合
を生じている。
発明の目的
斯かる点に鑑み本発明は、比較的簡単な構成の
もとに、適正に処理され得る入力信号の振幅レベ
ル範囲として全電源電圧範囲を利用することがで
きるようにした、演算増幅器の入力段部に用いる
に好適な差動増幅回路を提供することを目的とす
る。
もとに、適正に処理され得る入力信号の振幅レベ
ル範囲として全電源電圧範囲を利用することがで
きるようにした、演算増幅器の入力段部に用いる
に好適な差動増幅回路を提供することを目的とす
る。
発明の概要
本発明に係る差動増幅回路は、入力信号が共通
に供給され、夫々が互いに相補関係をなすトラン
ジスタで形成された第１及び第２の差動入力部
と、第１の差動入力部の一対の出力端に夫々接続
されたトランジスタで形成された第１及び第２の
ベース接地形増幅回路と、第１のベース接地形増
幅回路部の出力端と第２の差動入力部の一対の出
力端の一方との間に接続され、ダイオード接続さ
れたトランジスタと、第２のベース接地形増幅回
路部の出力端と第２の差動入力部の一対の出力端
の他方との間に接続され、上述のダイオード接続
されたトランジスタとともにカレント・ミラー回
路部を形成するトランジスタとで構成されて、第
２のベース接地形増幅回路部の出力端から出力信
号が導出されるようになされる。このように構成
されることにより、入力信号が夫々に互いに相補
関係をなすトランジスタで形成された２個の差動
入力部を介して増幅され、全電源電圧範囲内の振
幅レベルを有する入力信号が適正に処理されるこ
とになる。
に供給され、夫々が互いに相補関係をなすトラン
ジスタで形成された第１及び第２の差動入力部
と、第１の差動入力部の一対の出力端に夫々接続
されたトランジスタで形成された第１及び第２の
ベース接地形増幅回路と、第１のベース接地形増
幅回路部の出力端と第２の差動入力部の一対の出
力端の一方との間に接続され、ダイオード接続さ
れたトランジスタと、第２のベース接地形増幅回
路部の出力端と第２の差動入力部の一対の出力端
の他方との間に接続され、上述のダイオード接続
されたトランジスタとともにカレント・ミラー回
路部を形成するトランジスタとで構成されて、第
２のベース接地形増幅回路部の出力端から出力信
号が導出されるようになされる。このように構成
されることにより、入力信号が夫々に互いに相補
関係をなすトランジスタで形成された２個の差動
入力部を介して増幅され、全電源電圧範囲内の振
幅レベルを有する入力信号が適正に処理されるこ
とになる。
実施例
以下、図を参照して本発明の実施例について述
べる。
べる。
第１図は本発明に係る差動増幅回路の一例を示
す。入力端子１及び２には差動入力信号が供給さ
れる対をなす端子であり、入力端子１は相補関係
をなすNPNトランジスタ３及びPNPトランジス
タ４の夫々のベースに共通に接続され、また、入
力端子２は同じく相補関係をなすNPNトランジ
スタ５及びPNPトランジスタ６のベースに共通に
接続される。トランジスタ３及び５の各々のエミ
ツタと接地部間には共通の定電流源７が接続さ
れ、また、各々のコレクタと電源＋Ｂとの間には
抵抗８及び９が夫々接続されて、トランジスタ３
及び５による第１の差動入力部が形成されてい
る。一方、トランジスタ４及び６の各々のエミツ
タと電源＋Ｂ間には共通の定電流源１０が接続さ
れ、また、各々のコレクタと接地部との間には
夫々抵抗１１及び１２が接続されて、トランジス
タ４及び６による第２の差動入力部が形成されて
いる。
す。入力端子１及び２には差動入力信号が供給さ
れる対をなす端子であり、入力端子１は相補関係
をなすNPNトランジスタ３及びPNPトランジス
タ４の夫々のベースに共通に接続され、また、入
力端子２は同じく相補関係をなすNPNトランジ
スタ５及びPNPトランジスタ６のベースに共通に
接続される。トランジスタ３及び５の各々のエミ
ツタと接地部間には共通の定電流源７が接続さ
れ、また、各々のコレクタと電源＋Ｂとの間には
抵抗８及び９が夫々接続されて、トランジスタ３
及び５による第１の差動入力部が形成されてい
る。一方、トランジスタ４及び６の各々のエミツ
タと電源＋Ｂ間には共通の定電流源１０が接続さ
れ、また、各々のコレクタと接地部との間には
夫々抵抗１１及び１２が接続されて、トランジス
タ４及び６による第２の差動入力部が形成されて
いる。
第１の差動入力部の一対の出力端であるトラン
ジスタ３のコレクタと抵抗８との間の接続点及び
トランジスタ５のコレクタと抵抗９との間の接続
点には、夫々ベース接地形増幅回路部を形成する
PNPトランジスタ１３及び１４の夫々のエミツタ
が接続される。これらトランジスタ１３及び１４
の夫々のベースは共通接続され、両者に、PNPト
ランジスタ１５及び１６、抵抗１７及び定電流源
１８により形成される定電圧発生回路に於けるト
ランジスタ１５のベースに得られる定電圧が供給
される。
ジスタ３のコレクタと抵抗８との間の接続点及び
トランジスタ５のコレクタと抵抗９との間の接続
点には、夫々ベース接地形増幅回路部を形成する
PNPトランジスタ１３及び１４の夫々のエミツタ
が接続される。これらトランジスタ１３及び１４
の夫々のベースは共通接続され、両者に、PNPト
ランジスタ１５及び１６、抵抗１７及び定電流源
１８により形成される定電圧発生回路に於けるト
ランジスタ１５のベースに得られる定電圧が供給
される。
そして、第２の差動入力部の一対の出力端の一
方であるトランジスタ４のコレクタと抵抗１１と
の間の接続点とトランジスタ１３のコレクタとの
間に、そのコレクタとベースとが結合されてダイ
オード接続されたNPNトランジスタ１９が接続
され、一方、第２の差動入力部の一対の出力端の
他方であるトランジスタ６のコレクタと抵抗１２
との間の接続点とトランジスタ１４のコレクタと
の間には、NPNトランジスタ２０が接続され
る。これらトランジスタ１９及び２０は、トラン
ジスタ１３及び１４の夫々により形成されるベー
ス接地形増幅回路部の負荷となつており、また、
各々のベースが互いに接続されて、カレント・ミ
ラー回路部を形成している。さらに、トランジス
タ１４のコレクタとトランジスタ２０のコレクタ
との間から、出力端子２１が導出されている。
方であるトランジスタ４のコレクタと抵抗１１と
の間の接続点とトランジスタ１３のコレクタとの
間に、そのコレクタとベースとが結合されてダイ
オード接続されたNPNトランジスタ１９が接続
され、一方、第２の差動入力部の一対の出力端の
他方であるトランジスタ６のコレクタと抵抗１２
との間の接続点とトランジスタ１４のコレクタと
の間には、NPNトランジスタ２０が接続され
る。これらトランジスタ１９及び２０は、トラン
ジスタ１３及び１４の夫々により形成されるベー
ス接地形増幅回路部の負荷となつており、また、
各々のベースが互いに接続されて、カレント・ミ
ラー回路部を形成している。さらに、トランジス
タ１４のコレクタとトランジスタ２０のコレクタ
との間から、出力端子２１が導出されている。
斯かる構成に於いて、電源＋Ｂの電圧をＶbと
し、トランジスタのベース・エミツタ間電圧をＶ
BEとするとき、電源＋Ｂは、Ｖb＞2VBEとなるよ
うに設定される。そして、入力端子１及び２に供
給される差動入力信号の振幅レベルがＶBEからＶ
b−ＶBEまでの電圧範囲にあるときには、トラン
ジスタ３，４，５及び６は全て能動領域動作状態
とされて、トランジスタ３及び４の夫々のコレク
タには入力端子１に供給される入力信号に対して
逆相の電圧出力が得られ、トランジスタ５及び６
の夫々のコレクタには入力端子２に供給される入
力信号に対して逆相の電圧出力が得られる。第１
の差動入力部を形成するトランジスタ３及び５の
夫々のコレクタに得られる互いに逆相の電圧出力
は、トランジスタ１３及び１４のエミツタに、こ
れらのトランジスタ１３及び１４により形成され
るベース接地形増幅回路部の入力信号として供給
され、トランジスタ１３及び１４のコレクタに増
幅出力が得られる。この場合、トランジスタ１３
及び１４に対する負荷であるトランジスタ１９及
び２０はカレント・ミラー回路部を形成してお
り、増大された利得が得られるものとなつてい
る。また、第２の差動入力部を形成するトランジ
スタ４及び６の夫々のコレクタに得られる互いに
逆相の電圧出力は、カレント・ミラー回路部を形
成するトランジスタ１９及び２０の夫々のエミツ
タに供給される。これにもとずき、トランジスタ
１９及び２０を流れる電流が変化せしめられ、ト
ランジスタ１９及び２０の夫々のコレクタ電圧
が、トランジスタ１３及び１４の夫々のコレクタ
に得られる増幅出力と同相の変化をすることにな
る。その結果、トランジスタ１３及び１４の夫々
のコレクタには、トランジスタ１９及び２０の
夫々のコレクタに得られる電圧変化に、ベース接
地形増幅回路部による増幅出力が重畳された如く
の、互いに逆相の出力が得られ、この出力がトラ
ンジスタ１４及び２０のコレクタから取り出され
て、出力端子２１に導出される。このようにし
て、入力端子１及び２に供給される差動入力信号
に応じた増幅出力信号が出力端子２１に得られ
る。
し、トランジスタのベース・エミツタ間電圧をＶ
BEとするとき、電源＋Ｂは、Ｖb＞2VBEとなるよ
うに設定される。そして、入力端子１及び２に供
給される差動入力信号の振幅レベルがＶBEからＶ
b−ＶBEまでの電圧範囲にあるときには、トラン
ジスタ３，４，５及び６は全て能動領域動作状態
とされて、トランジスタ３及び４の夫々のコレク
タには入力端子１に供給される入力信号に対して
逆相の電圧出力が得られ、トランジスタ５及び６
の夫々のコレクタには入力端子２に供給される入
力信号に対して逆相の電圧出力が得られる。第１
の差動入力部を形成するトランジスタ３及び５の
夫々のコレクタに得られる互いに逆相の電圧出力
は、トランジスタ１３及び１４のエミツタに、こ
れらのトランジスタ１３及び１４により形成され
るベース接地形増幅回路部の入力信号として供給
され、トランジスタ１３及び１４のコレクタに増
幅出力が得られる。この場合、トランジスタ１３
及び１４に対する負荷であるトランジスタ１９及
び２０はカレント・ミラー回路部を形成してお
り、増大された利得が得られるものとなつてい
る。また、第２の差動入力部を形成するトランジ
スタ４及び６の夫々のコレクタに得られる互いに
逆相の電圧出力は、カレント・ミラー回路部を形
成するトランジスタ１９及び２０の夫々のエミツ
タに供給される。これにもとずき、トランジスタ
１９及び２０を流れる電流が変化せしめられ、ト
ランジスタ１９及び２０の夫々のコレクタ電圧
が、トランジスタ１３及び１４の夫々のコレクタ
に得られる増幅出力と同相の変化をすることにな
る。その結果、トランジスタ１３及び１４の夫々
のコレクタには、トランジスタ１９及び２０の
夫々のコレクタに得られる電圧変化に、ベース接
地形増幅回路部による増幅出力が重畳された如く
の、互いに逆相の出力が得られ、この出力がトラ
ンジスタ１４及び２０のコレクタから取り出され
て、出力端子２１に導出される。このようにし
て、入力端子１及び２に供給される差動入力信号
に応じた増幅出力信号が出力端子２１に得られ
る。
次に、入力端子１及び２に供給される差動入力
信号の振幅レベルがＶb−ＶBEを越える（但し、
Ｖb以下）場合には、そのＶb−ＶBEを越える部分
に於いて、トランジスタ４もしくは６がカツトオ
フ状態とされ、トランジスタ４及び６で形成され
る第２の差動入力部は入力信号に対応した電圧出
力を生じない。しかし、このとき、第１の差動入
力部を形成するトランジスタ３及び５は能動領域
動作状態にあつて、トランジスタ３及び５の夫々
のコレクタには入力信号に対応した互いに逆相の
電圧出力が得られ、これらがトランジスタ１３及
び１４の夫々で形成されるベース接地形増幅回路
部で増幅されて、トランジスタ１３及び１４の
夫々のコレクタに増幅出力が得られる。そして、
この出力がトランジスタ１４及び２０のコレクタ
から取り出されて、出力端子２１に入力信号に応
じた増幅出力信号が得られる。
信号の振幅レベルがＶb−ＶBEを越える（但し、
Ｖb以下）場合には、そのＶb−ＶBEを越える部分
に於いて、トランジスタ４もしくは６がカツトオ
フ状態とされ、トランジスタ４及び６で形成され
る第２の差動入力部は入力信号に対応した電圧出
力を生じない。しかし、このとき、第１の差動入
力部を形成するトランジスタ３及び５は能動領域
動作状態にあつて、トランジスタ３及び５の夫々
のコレクタには入力信号に対応した互いに逆相の
電圧出力が得られ、これらがトランジスタ１３及
び１４の夫々で形成されるベース接地形増幅回路
部で増幅されて、トランジスタ１３及び１４の
夫々のコレクタに増幅出力が得られる。そして、
この出力がトランジスタ１４及び２０のコレクタ
から取り出されて、出力端子２１に入力信号に応
じた増幅出力信号が得られる。
また、入力端子１及び２に供給される差動入力
信号の振幅レベルがＶBEより低くなる（但し、接
地電位以上）場合には、そのＶBEより低くなる部
分に於いて、トランジスタ３もしくは５がカツト
オフ状態とされ、トランジスタ３及び５で形成さ
れる第１の差動入力部は入力信号に対応した電圧
出力を生じない。しかし、このとき、第２の差動
入力部を形成するトランジスタ４及び６は能動領
域動作状態にあつて、トランジスタ４及び６の
夫々のコレクタには入力信号に対応した互いに逆
相の電圧出力が得られ、これらがカレント・ミラ
ー回路部を形成するトランジスタ１９及び２０の
エミツタに供給される。これによりトランジスタ
１９及び２０を流れる電流が変化せしめられ、そ
れらの夫々のコレクタ、即ち、トランジスタ１３
及び１４の夫々のコレクタに、第２の差動入力部
からの電圧出力に応じた増幅出力が得られ、この
出力がトランジスタ１４及び２０のコレクタから
取り出されて、出力端子２１に入力信号に応じた
増幅出力信号が得られる。
信号の振幅レベルがＶBEより低くなる（但し、接
地電位以上）場合には、そのＶBEより低くなる部
分に於いて、トランジスタ３もしくは５がカツト
オフ状態とされ、トランジスタ３及び５で形成さ
れる第１の差動入力部は入力信号に対応した電圧
出力を生じない。しかし、このとき、第２の差動
入力部を形成するトランジスタ４及び６は能動領
域動作状態にあつて、トランジスタ４及び６の
夫々のコレクタには入力信号に対応した互いに逆
相の電圧出力が得られ、これらがカレント・ミラ
ー回路部を形成するトランジスタ１９及び２０の
エミツタに供給される。これによりトランジスタ
１９及び２０を流れる電流が変化せしめられ、そ
れらの夫々のコレクタ、即ち、トランジスタ１３
及び１４の夫々のコレクタに、第２の差動入力部
からの電圧出力に応じた増幅出力が得られ、この
出力がトランジスタ１４及び２０のコレクタから
取り出されて、出力端子２１に入力信号に応じた
増幅出力信号が得られる。
このようにして、差動入力信号の振幅レベルが
接地電位から電源電位までの電圧範囲内にある限
り、入力信号に対応した増幅出力が得られるので
あり、換言すれば、適正な処理がされ得る入力信
号の振幅レベル範囲として、全電源電圧範囲を利
用することができることになる。
接地電位から電源電位までの電圧範囲内にある限
り、入力信号に対応した増幅出力が得られるので
あり、換言すれば、適正な処理がされ得る入力信
号の振幅レベル範囲として、全電源電圧範囲を利
用することができることになる。
なお、上述の例の回路構成に於いて、電源電圧
を得るに、上述の如く正電源と接地部との組合せ
を利用するのみならず、正電源と負電源との組合
せや接地部と負電源との組合せ等を利用すること
もできる。その場合の動作を考えるには、正電源
と負電源との組合せを利用する場合は、上述に於
ける接地電位を負電源電位に置き換えればよく、
また、接地部と負電源との組合せを利用する場合
は、上述の電源＋Ｂの電位を接地電位に、かつ、
上述の接地電位を負電源電位に置き換えればよ
い。
を得るに、上述の如く正電源と接地部との組合せ
を利用するのみならず、正電源と負電源との組合
せや接地部と負電源との組合せ等を利用すること
もできる。その場合の動作を考えるには、正電源
と負電源との組合せを利用する場合は、上述に於
ける接地電位を負電源電位に置き換えればよく、
また、接地部と負電源との組合せを利用する場合
は、上述の電源＋Ｂの電位を接地電位に、かつ、
上述の接地電位を負電源電位に置き換えればよ
い。
さらに、上述の例に於いて、入力端子１に夫々
のベースが共通に接続されたトランジスタ３とト
ランジスタ４、及び入力端子２に夫々のベースが
共通に接続されたトランジスタ５とトランジスタ
６とは、夫々、相補関係をなすものであるので、
入力端子１及び２を流れる入力バイアス電流が極
めて低減されたものとなる利点がある。
のベースが共通に接続されたトランジスタ３とト
ランジスタ４、及び入力端子２に夫々のベースが
共通に接続されたトランジスタ５とトランジスタ
６とは、夫々、相補関係をなすものであるので、
入力端子１及び２を流れる入力バイアス電流が極
めて低減されたものとなる利点がある。
第２図は本発明に係る他の例を示す。この第２
図に於いて、第１図に示される各部に対応する部
分には、第１図と共通の符号を付して、重複説明
を省略する。この例は、入力端子１とトランジス
タ３及び４との間に、ベースが入力端子１に、コ
レクタが電源＋Ｂに、そして、、エミツタがトラ
ンジスタ３のベースに夫々接続されたNPNトラ
ンジスタ２２及びベースが入力端子１に、コレク
タが接地部に、そして、エミツタがトランジスタ
４のベースに接続されたPNPトランジスタ２３を
夫々配し、また、入力端子２とトランジスタ５及
び６との間に、ベースが入力端子２に、コレクタ
が電源＋Ｂに、そして、エミツタがトランジスタ
５のベースに夫々接続されたNPNトランジスタ
２４及びベースが入力端子２に、コレクタが接地
部に、そして、エミツタがトランジスタ６のベー
スに接続されたPNPトランジスタ２５を夫々配し
て、第１の差動入力部がトランジスタ３，５，２
２及び２４で形成され、第２の差動入力部がトラ
ンジスタ４，６，２３及び２５で形成されるよう
になし、入力端子１及び２から見た入力インピー
ダンスを高めたものである。この例に於いては、
斯かるトランジスタ２２〜２５の採用に伴ない、
電源＋ＢはＶb＞4VBEとなるように設定される。
そして、この例の場合、入力信号の振幅レベルが
2VBEからＶb−2VBEまでの電圧範囲にあるときに
は、第１及び第２の差動入力部を介しての増幅処
理がなされ、入力信号の振幅レベルがＶb−2VBE
を越える場合には、そのＶb−2VBEを越える部分
に於いては第１の差動入力部を介しての増幅処理
がなされ、さらに、入力信号の振幅レベルが
2VBEより低くなる場合には、その2VBEより低く
なる部分に於いては第２の差動入力部を介しての
増幅処理がなされて、適正な処理がされ得る入力
信号の振幅レベル範囲として、全電源電圧範囲を
利用できるものとなつている。
図に於いて、第１図に示される各部に対応する部
分には、第１図と共通の符号を付して、重複説明
を省略する。この例は、入力端子１とトランジス
タ３及び４との間に、ベースが入力端子１に、コ
レクタが電源＋Ｂに、そして、、エミツタがトラ
ンジスタ３のベースに夫々接続されたNPNトラ
ンジスタ２２及びベースが入力端子１に、コレク
タが接地部に、そして、エミツタがトランジスタ
４のベースに接続されたPNPトランジスタ２３を
夫々配し、また、入力端子２とトランジスタ５及
び６との間に、ベースが入力端子２に、コレクタ
が電源＋Ｂに、そして、エミツタがトランジスタ
５のベースに夫々接続されたNPNトランジスタ
２４及びベースが入力端子２に、コレクタが接地
部に、そして、エミツタがトランジスタ６のベー
スに接続されたPNPトランジスタ２５を夫々配し
て、第１の差動入力部がトランジスタ３，５，２
２及び２４で形成され、第２の差動入力部がトラ
ンジスタ４，６，２３及び２５で形成されるよう
になし、入力端子１及び２から見た入力インピー
ダンスを高めたものである。この例に於いては、
斯かるトランジスタ２２〜２５の採用に伴ない、
電源＋ＢはＶb＞4VBEとなるように設定される。
そして、この例の場合、入力信号の振幅レベルが
2VBEからＶb−2VBEまでの電圧範囲にあるときに
は、第１及び第２の差動入力部を介しての増幅処
理がなされ、入力信号の振幅レベルがＶb−2VBE
を越える場合には、そのＶb−2VBEを越える部分
に於いては第１の差動入力部を介しての増幅処理
がなされ、さらに、入力信号の振幅レベルが
2VBEより低くなる場合には、その2VBEより低く
なる部分に於いては第２の差動入力部を介しての
増幅処理がなされて、適正な処理がされ得る入力
信号の振幅レベル範囲として、全電源電圧範囲を
利用できるものとなつている。
なお、電源電圧を得るに正電源と負電源の組合
せや接地部と負電源との組合せ等を利用すること
ができること、及び、入力バイアス電流が低減さ
れる利点があること等、第１図に示される例と同
様である。
せや接地部と負電源との組合せ等を利用すること
ができること、及び、入力バイアス電流が低減さ
れる利点があること等、第１図に示される例と同
様である。
発明の効果
以上の説明から明らかな如く、本発明に係る差
動増幅回路によれば、適正に処理され得る差動入
力信号の振幅レベル範囲として、全電源電圧範囲
を利用することができ、差動入力信号の振幅レベ
ル範囲を拡大することができる。従つて、本発明
に係る差動増幅回路は、比較的低い電源電圧のも
とでの動作が望まれる演算増幅器の入力段部を構
成すべく用いるに好適である。さらに、本発明に
係る差動増幅回路は構成が簡単であり、また、入
力部が相補トランジスタで形成されるので、本発
明に係る差動増幅回路を入力段部に用いることに
より、全体の構成が比較的簡単で、入力バイアス
電流が極めて小とされ、しかも、入力信号の振幅
レベルに対する制限が緩和される、優れた演算増
幅器を得ることができる。
動増幅回路によれば、適正に処理され得る差動入
力信号の振幅レベル範囲として、全電源電圧範囲
を利用することができ、差動入力信号の振幅レベ
ル範囲を拡大することができる。従つて、本発明
に係る差動増幅回路は、比較的低い電源電圧のも
とでの動作が望まれる演算増幅器の入力段部を構
成すべく用いるに好適である。さらに、本発明に
係る差動増幅回路は構成が簡単であり、また、入
力部が相補トランジスタで形成されるので、本発
明に係る差動増幅回路を入力段部に用いることに
より、全体の構成が比較的簡単で、入力バイアス
電流が極めて小とされ、しかも、入力信号の振幅
レベルに対する制限が緩和される、優れた演算増
幅器を得ることができる。
第１図は本発明に係る差動増幅回路の一例を示
す接続図、第２図は本発明に係る差動増幅回路の
他の例を示す接続図である。 図中、１及び２は入力端子、３，５，２２及び
２４は第１の差動入力部を形成するNPNトラン
ジスタ、４，６，２３及び２５は第２の差動入力
部を形成するPNPトランジスタ、１３及び１４は
夫々ベース接地形増幅回路部を形成するPNPトラ
ンジスタ、１９及び２０はカレレント・ミラー回
路部を形成するNPNトランジスタ、２１は出力
端子である。
す接続図、第２図は本発明に係る差動増幅回路の
他の例を示す接続図である。 図中、１及び２は入力端子、３，５，２２及び
２４は第１の差動入力部を形成するNPNトラン
ジスタ、４，６，２３及び２５は第２の差動入力
部を形成するPNPトランジスタ、１３及び１４は
夫々ベース接地形増幅回路部を形成するPNPトラ
ンジスタ、１９及び２０はカレレント・ミラー回
路部を形成するNPNトランジスタ、２１は出力
端子である。
Claims (1)
- １ 入力信号が共通に供給され、夫々が互いに相
補関係をなすトランジスタで形成された第１及び
第２の差動入力部と、上記第１の差動入力部の一
対の出力端に夫々接続されたトランジスタで形成
された第１及び第２のベース接地形増幅回路部
と、上記第１のベース接地形増幅回路部の出力端
と上記第２の差動入力部の一対の出力端の一方と
の間に接続され、ダイオード接続されたトランジ
スタと、上記第２のベース接地形増幅回路部の出
力端と上記第２の差動入力部の一対の出力端の他
方との間に接続され、上記ダイオート接続された
トランジスタとともにカレント・ミラー回路部を
形成するトランジスタとを備えて構成され、上記
第２のベース接地形増幅回路部の出力端から出力
信号が導出されるようになされた差動増幅回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57157246A JPS5945706A (ja) | 1982-09-09 | 1982-09-09 | 差動増幅回路 |
| US06/525,181 US4532479A (en) | 1982-09-09 | 1983-08-23 | Differential amplifier circuit with rail-to-rail capability |
| EP83201271A EP0108428B1 (en) | 1982-09-09 | 1983-09-05 | Differential amplifier circuit with rail-to-rail capability |
| DE8383201271T DE3376175D1 (en) | 1982-09-09 | 1983-09-05 | Differential amplifier circuit with rail-to-rail capability |
| US06/876,641 US4649352A (en) | 1982-09-09 | 1986-06-16 | Differential amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57157246A JPS5945706A (ja) | 1982-09-09 | 1982-09-09 | 差動増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5945706A JPS5945706A (ja) | 1984-03-14 |
| JPS6245724B2 true JPS6245724B2 (ja) | 1987-09-29 |
Family
ID=15645434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57157246A Granted JPS5945706A (ja) | 1982-09-09 | 1982-09-09 | 差動増幅回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US4532479A (ja) |
| EP (1) | EP0108428B1 (ja) |
| JP (1) | JPS5945706A (ja) |
| DE (1) | DE3376175D1 (ja) |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4567384A (en) * | 1982-12-27 | 1986-01-28 | Motorola, Inc. | Voltage offset producing circuit for use with a line receiver or the like |
| US4555673A (en) * | 1984-04-19 | 1985-11-26 | Signetics Corporation | Differential amplifier with rail-to-rail input capability and controlled transconductance |
| JPS61105918A (ja) * | 1984-10-30 | 1986-05-24 | Nec Corp | 差動増幅回路 |
| EP0182201B1 (en) * | 1984-11-12 | 1990-05-23 | Matsushita Electric Industrial Co., Ltd. | Speed control apparatus for a dc motor |
| CA1260080A (en) * | 1986-09-10 | 1989-09-26 | Akira Yukawa | Operational amplifier circuit having wide operating range |
| JP2542623B2 (ja) * | 1987-07-17 | 1996-10-09 | 株式会社東芝 | カレントミラ−回路 |
| CA1312359C (en) * | 1987-09-14 | 1993-01-05 | Stephen P. Webster | Operational amplifier stages |
| US4859961A (en) * | 1988-12-19 | 1989-08-22 | Triouint Semiconductor, Inc. | Wide bandwidth push-pull parallel amplifier |
| US4918398A (en) * | 1989-02-10 | 1990-04-17 | North American Philips Corporation, Signetics Division | Differential amplifier using voltage level shifting to achieve rail-to-rail input capability at very low power supply voltage |
| JPH0386616U (ja) * | 1989-12-22 | 1991-09-02 | ||
| JP2845699B2 (ja) * | 1992-11-30 | 1999-01-13 | 三菱電機株式会社 | 増幅回路 |
| US5399991A (en) * | 1993-01-28 | 1995-03-21 | National Semiconductor Corporation | High speed low power op-amp circuit |
| JPH06326525A (ja) * | 1993-05-17 | 1994-11-25 | Yamaha Corp | 増幅回路 |
| DE69426713T2 (de) * | 1993-06-16 | 2001-09-06 | Koninkl Philips Electronics Nv | Integrierte Logikschaltung mit Logikgattern mit einem einzigen Eingang |
| US5414388A (en) * | 1994-03-03 | 1995-05-09 | National Semiconductor Corporation | Rail to rail operational amplifier input stage |
| US5455535A (en) * | 1994-03-03 | 1995-10-03 | National Semiconductor Corporation | Rail to rail operational amplifier intermediate stage |
| FR2728743B1 (fr) * | 1994-12-21 | 1997-03-14 | Sgs Thomson Microelectronics | Amplificateur a grande excursion de mode commun et a transconductance constante |
| US5604464A (en) * | 1995-07-07 | 1997-02-18 | Advanced Micro Devices, Inc. | Cascode operational amplifier with multiple input stage |
| US5646576A (en) * | 1995-07-24 | 1997-07-08 | Motorola | Output stage of operational amplifier suitable for mounting on a substrate and method of amplifying therewith |
| US5714906A (en) * | 1995-08-14 | 1998-02-03 | Motamed; Ali | Constant transductance input stage and integrated circuit implementations thereof |
| US5646575A (en) * | 1995-09-14 | 1997-07-08 | National Semiconductor Corporation | Composite precision, high-frequency rail-to-rail amplifier |
| US5963085A (en) * | 1998-05-14 | 1999-10-05 | National Semiconductor Corporation | Input to output stage interface with virtual ground circuitry for rail to rail comparator |
| US6404266B1 (en) * | 2000-07-25 | 2002-06-11 | National Semiconductor Corporation | Differential input stage with bias current reduction for latch-up prevention |
| US6313667B1 (en) | 2000-11-01 | 2001-11-06 | National Semiconductor Corporation | Apparatus and method for a turn around stage having reduced power consumption, Class AB behavior, low noise and low offset |
| US6433637B1 (en) | 2001-03-23 | 2002-08-13 | National Semiconductor Corporation | Single cell rail-to-rail input/output operational amplifier |
| US6509795B1 (en) | 2001-09-26 | 2003-01-21 | Texas Instruments Incorporated | CMOS input stage with wide common-mode range |
| US6642789B2 (en) | 2002-03-08 | 2003-11-04 | Texas Instruments Incorporated | Operational amplifier input stage and method |
| US6657495B2 (en) | 2002-04-01 | 2003-12-02 | Texas Instruments Incorporated | Operational amplifier output stage and method |
| US6583669B1 (en) | 2002-04-08 | 2003-06-24 | National Semiconductor Corporation | Apparatus and method for a compact class AB turn-around stage with low noise, low offset, and low power consumption |
| US6856197B1 (en) | 2003-07-28 | 2005-02-15 | Electronic Topologies, Inc. | Symmetrical current amplifier |
| JP4408761B2 (ja) * | 2004-07-15 | 2010-02-03 | Ｎｅｃエレクトロニクス株式会社 | ダイオード回路 |
| US8135768B2 (en) * | 2005-03-02 | 2012-03-13 | Mtekvision Co., Ltd. | Adder with reduced capacitance |
| JP2006295374A (ja) * | 2005-04-07 | 2006-10-26 | Sony Corp | 増幅回路、電圧電流変換回路および送信装置 |
| US7595691B2 (en) * | 2007-09-04 | 2009-09-29 | Himax Technologies Limited | Pre-amplifier for a receiver and a method therefor |
| RU2461955C1 (ru) * | 2011-10-24 | 2012-09-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") | Избирательный усилитель |
| RU2465718C1 (ru) * | 2011-11-02 | 2012-10-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") | Избирательный усилитель |
| RU2479114C1 (ru) * | 2012-02-01 | 2013-04-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") | Избирательный усилитель |
| CN103490736A (zh) * | 2013-08-29 | 2014-01-01 | 苏州苏尔达信息科技有限公司 | 一种四端口差分放大电路 |
| US10177713B1 (en) | 2016-03-07 | 2019-01-08 | Ali Tasdighi Far | Ultra low power high-performance amplifier |
| RU2683851C1 (ru) * | 2018-07-20 | 2019-04-02 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Многоканальный быстродействующий операционный усилитель |
| CN113114142A (zh) * | 2021-04-25 | 2021-07-13 | 联芸科技（杭州）有限公司 | 轨到轨运算放大器及接口电路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3497824A (en) * | 1967-08-18 | 1970-02-24 | Bell Telephone Labor Inc | Differential amplifier |
| JPS5437668A (en) * | 1977-08-31 | 1979-03-20 | Sansui Electric Co | Differential amplifier |
| US4232271A (en) * | 1979-02-05 | 1980-11-04 | National Semiconductor Corporation | Instrumentation amplifier with extended common mode range |
| US4357578A (en) * | 1979-10-05 | 1982-11-02 | Nippon Gakki Seizo Kabushiki Kaisha | Complementary differential amplifier |
| US4377789A (en) * | 1981-03-20 | 1983-03-22 | Rca Corporation | Operational amplifier employing complementary field-effect transistors |
| US4463319A (en) * | 1982-08-02 | 1984-07-31 | General Motors Corporation | Operational amplifier circuit |
-
1982
- 1982-09-09 JP JP57157246A patent/JPS5945706A/ja active Granted
-
1983
- 1983-08-23 US US06/525,181 patent/US4532479A/en not_active Expired - Lifetime
- 1983-09-05 DE DE8383201271T patent/DE3376175D1/de not_active Expired
- 1983-09-05 EP EP83201271A patent/EP0108428B1/en not_active Expired
-
1986
- 1986-06-16 US US06/876,641 patent/US4649352A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4532479A (en) | 1985-07-30 |
| DE3376175D1 (en) | 1988-05-05 |
| US4649352A (en) | 1987-03-10 |
| EP0108428A1 (en) | 1984-05-16 |
| JPS5945706A (ja) | 1984-03-14 |
| EP0108428B1 (en) | 1988-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6245724B2 (ja) | ||
| US4540951A (en) | Amplifier circuit | |
| US4462005A (en) | Current mirror circuit | |
| US5774019A (en) | Low distortion differential amplifier circuit | |
| US4442400A (en) | Voltage-to-current converting circuit | |
| US3914704A (en) | Feedback amplifier | |
| JPS6154286B2 (ja) | ||
| US4524330A (en) | Bipolar circuit for amplifying differential signal | |
| US5977760A (en) | Bipolar operational transconductance amplifier and output circuit used therefor | |
| JP2776318B2 (ja) | 演算増幅回路 | |
| JP2661358B2 (ja) | レベルシフト回路 | |
| EP0486986B1 (en) | Buffer circuit | |
| JP3733188B2 (ja) | パワーアンプ | |
| JPH03112214A (ja) | 電圧比較回路 | |
| JP3036925B2 (ja) | 差動増幅回路 | |
| KR830001979B1 (ko) | 전력 증폭 회로 | |
| JPH0258911A (ja) | 電力増幅回路 | |
| US20010050586A1 (en) | Low supply voltage analog multiplier | |
| JP2661138B2 (ja) | 電流増幅回路 | |
| JPS6121857Y2 (ja) | ||
| JP2600648B2 (ja) | 差動増幅回路 | |
| KR850000581B1 (ko) | 신호 변환 회로 | |
| JP2693861B2 (ja) | 増幅回路 | |
| JPH0666605B2 (ja) | トランスインピーダンス回路 | |
| JPH063868B2 (ja) | 差動型コンパレ−タ回路 |