JP2693861B2 - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JP2693861B2 JP2693861B2 JP2297466A JP29746690A JP2693861B2 JP 2693861 B2 JP2693861 B2 JP 2693861B2 JP 2297466 A JP2297466 A JP 2297466A JP 29746690 A JP29746690 A JP 29746690A JP 2693861 B2 JP2693861 B2 JP 2693861B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- amplifier
- resistors
- negative feedback
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は増幅回路に関し、特にバランスド・トランス
フォーマレス（Balanced Transfomer−less（通常BTLと
言い、以下この略号を使う））方式の増幅回路に関す
る。
フォーマレス（Balanced Transfomer−less（通常BTLと
言い、以下この略号を使う））方式の増幅回路に関す
る。
〔従来の技術〕 いわゆるBTL方式の増幅回路とは、２組の増幅器を用
い、それぞれの増幅器の出力における信号の位相が互い
に逆になる様に駆動し、その出力端子間に負荷を接続す
れば単体増幅器の２倍の出力電圧を負荷に供給でき、負
荷のインピーダンスが同じなら、単体増幅器の４倍の電
力信号を取り出すことができる増幅器のことである。
い、それぞれの増幅器の出力における信号の位相が互い
に逆になる様に駆動し、その出力端子間に負荷を接続す
れば単体増幅器の２倍の出力電圧を負荷に供給でき、負
荷のインピーダンスが同じなら、単体増幅器の４倍の電
力信号を取り出すことができる増幅器のことである。
このような従来のBTL方式増幅回路は、第２図の様な
構成となっている。
構成となっている。
第２図において、本増幅回路は、PNPトランジスタ20
4,207のエミッタに、それぞれ抵抗203,206を介して定電
流源216が接続され、前記PNPトランジスタ204,207のベ
ースをそれぞれ第1,第２の入力とし、またそのコレクタ
をそれぞれ第1,第２の出力とする差動増幅器の前記第１
の入力に、定電流源215とダイオード202を介してコレク
タが接地されたPNPトランジスタ201のエミッタが接続さ
れ、そのベースに入力端子ｃを介して入力信号源224が
接続される。この場合、入力端子ｃは、接地端子ｂを基
準に信号入力が可能なので、直流除去用コンデンサは不
要となる。
4,207のエミッタに、それぞれ抵抗203,206を介して定電
流源216が接続され、前記PNPトランジスタ204,207のベ
ースをそれぞれ第1,第２の入力とし、またそのコレクタ
をそれぞれ第1,第２の出力とする差動増幅器の前記第１
の入力に、定電流源215とダイオード202を介してコレク
タが接地されたPNPトランジスタ201のエミッタが接続さ
れ、そのベースに入力端子ｃを介して入力信号源224が
接続される。この場合、入力端子ｃは、接地端子ｂを基
準に信号入力が可能なので、直流除去用コンデンサは不
要となる。
また、前記差動増幅器の第２の入力には、定電流源21
7とダイオード209を介してコレクタとベースが接地され
たPNPトランジスタ210が接続され、また第１および第２
の出力には、抵抗205,208がそれぞれ負荷として接続さ
れる。さらにこの差動増幅器の第1,第２の出力には、そ
れぞれ帰還抵抗211,212と定電流源218と帰還端子ｆとコ
ンデンサ222とを有する第１の負帰還増幅器220,および
帰還抵抗213,214と定電流源219と帰還端子ｇとコンデン
サ223とを有する第２の負帰還増幅器221の入力が接続さ
れている。これら、第1,第２の負帰還増幅器220,221の
それぞれの出力端子d,eの間に負荷225が接続されてい
る。
7とダイオード209を介してコレクタとベースが接地され
たPNPトランジスタ210が接続され、また第１および第２
の出力には、抵抗205,208がそれぞれ負荷として接続さ
れる。さらにこの差動増幅器の第1,第２の出力には、そ
れぞれ帰還抵抗211,212と定電流源218と帰還端子ｆとコ
ンデンサ222とを有する第１の負帰還増幅器220,および
帰還抵抗213,214と定電流源219と帰還端子ｇとコンデン
サ223とを有する第２の負帰還増幅器221の入力が接続さ
れている。これら、第1,第２の負帰還増幅器220,221の
それぞれの出力端子d,eの間に負荷225が接続されてい
る。
この回路は、入力端子ｃに信号源224より信号が入力
されると、差動増幅器の第1,第２の出力には、それぞれ
反転および非反転の信号が出力され、これらの信号はそ
れぞれ第1,第２の負帰還増幅器220,221にて増幅され、
出力端子d,eに出力される。この時、第1,第２の負帰還
増幅器220,221の電圧利得が同じであれば、出力端子d,e
には、同レベルで逆位相の新が出力され、負荷225には
単体増幅器の４倍の出力電力を得ることができる。
されると、差動増幅器の第1,第２の出力には、それぞれ
反転および非反転の信号が出力され、これらの信号はそ
れぞれ第1,第２の負帰還増幅器220,221にて増幅され、
出力端子d,eに出力される。この時、第1,第２の負帰還
増幅器220,221の電圧利得が同じであれば、出力端子d,e
には、同レベルで逆位相の新が出力され、負荷225には
単体増幅器の４倍の出力電力を得ることができる。
なお、定電流源218,219は、出力端子d,eに直流バイア
スを与えるためのもので、コンデンサ222,223は、第1,
第２の負帰還増幅器220,221の直流電圧利得をもたせな
いためのものである。
スを与えるためのもので、コンデンサ222,223は、第1,
第２の負帰還増幅器220,221の直流電圧利得をもたせな
いためのものである。
この従来のBTL方式増幅回路の場合、信号入力を接地
端子基準で行なうようにするために、出力端子の直流電
圧（通常、電源電圧の1/2の電圧）の設定を、帰還抵抗
に直流電流を流すことによる電圧上昇を利用して行って
いる。このため、負帰還増幅器の直流電圧利得を除去す
るためのコンデンサ222,223が必要となる。このコンデ
ンサ222,223により、増幅回路の周波数特性（特に低
域）が制限されるばかりでなく、IC化を考えた場合、コ
ンデンサの容量値が大きいため、内蔵化が難しく、外付
けにすることになり、ICの端子数と外付部品数が増加
し、小型化，低価格化の障害となっていた。
端子基準で行なうようにするために、出力端子の直流電
圧（通常、電源電圧の1/2の電圧）の設定を、帰還抵抗
に直流電流を流すことによる電圧上昇を利用して行って
いる。このため、負帰還増幅器の直流電圧利得を除去す
るためのコンデンサ222,223が必要となる。このコンデ
ンサ222,223により、増幅回路の周波数特性（特に低
域）が制限されるばかりでなく、IC化を考えた場合、コ
ンデンサの容量値が大きいため、内蔵化が難しく、外付
けにすることになり、ICの端子数と外付部品数が増加
し、小型化，低価格化の障害となっていた。
本発明の目的は、前記問題点を解決し、コンデンサを
使用しないで済むようにした増幅回路を提供することに
ある。
使用しないで済むようにした増幅回路を提供することに
ある。
本発明の構成は、差動トランジスタを構成しコレクタ
にそれぞれ第１及び第２の直流電流源を接続した第１及
び第２のトランジスタと、前記第１及び第２のトランジ
スタの各ベースに一端を接続した直流電位をシフトする
ための２端子を有する第１及び第２の直流レベルシフト
回路と、前記第１及び第２の直流レベルシフト負荷を接
続した増幅回路において、 前記第１及び第２の出力にそれぞれ、第１及び第２の
抵抗の一端がそれぞれ接続され、前記第１及び第２に抵
抗の他端は共通接続されて基準電圧源に接続され、前記
第１及び第２の抵抗の共通接点と前回路の他方の端子に
それぞれエミッタを接続した第３及び第４のトランジス
タとを備え、前記第３又は第４のトランジスタのベース
に入力信号を印加し、前記第１及び第２のトランジスタ
の各コレクタから第１及び第２の出力を得る差動増幅器
と、前記第１及び第２の出力がそれぞれ第１の入力端と
接続され、電圧利得を決定する第１及び第２の帰還抵抗
を第２の入力端と出力端との間にそれぞれ有する第１及
び第２の負帰還増幅器とを備え、 前記第１及び第２の負帰還増幅器の前記出力端間に記
第１及び第２の負帰還増幅器の第２の入力端間にそれぞ
れ第３及び第４の抵抗が接続されることを特徴とする。
にそれぞれ第１及び第２の直流電流源を接続した第１及
び第２のトランジスタと、前記第１及び第２のトランジ
スタの各ベースに一端を接続した直流電位をシフトする
ための２端子を有する第１及び第２の直流レベルシフト
回路と、前記第１及び第２の直流レベルシフト負荷を接
続した増幅回路において、 前記第１及び第２の出力にそれぞれ、第１及び第２の
抵抗の一端がそれぞれ接続され、前記第１及び第２に抵
抗の他端は共通接続されて基準電圧源に接続され、前記
第１及び第２の抵抗の共通接点と前回路の他方の端子に
それぞれエミッタを接続した第３及び第４のトランジス
タとを備え、前記第３又は第４のトランジスタのベース
に入力信号を印加し、前記第１及び第２のトランジスタ
の各コレクタから第１及び第２の出力を得る差動増幅器
と、前記第１及び第２の出力がそれぞれ第１の入力端と
接続され、電圧利得を決定する第１及び第２の帰還抵抗
を第２の入力端と出力端との間にそれぞれ有する第１及
び第２の負帰還増幅器とを備え、 前記第１及び第２の負帰還増幅器の前記出力端間に記
第１及び第２の負帰還増幅器の第２の入力端間にそれぞ
れ第３及び第４の抵抗が接続されることを特徴とする。
次に図面を参照しながら本発明を説明する。
第１図は本発明の一実施例の増幅回路を示す回路図で
ある。
ある。
第１図において、本実施例は、NPNトランジスタ103,1
05のエミッタにそれぞれ抵抗104,106を介して定電流源1
19が接続され、前記NPNトランジスタ103と105のベース
をそれぞれ第1,第２の入力とし、またそのコレクタを第
1,第２の出力とする差動増幅器の第１の入力に、定電流
源115とダイオード102を介してコレクタが接地されたPN
Pトランジスタ101のエミッタが接続され、そのベースに
入力端子ｃを介して入力信号源123が接続される。この
場合、入力端子ｃは従来と同様に接続端子ｂを基準に信
号入力が可能なので、直流電圧除去用コンデンサは不要
になる。また、前記差動増幅器の第２の入力には、定電
流源118とダイオード107を介してコレクタとベースが接
地されたPNPトランジスタ108のエミッタが接続される。
以上説明した入力回路の差動増幅器の第1,第２の出力に
は、定電流源116,117がそれぞれ接続され、帰還抵抗11
0,111を有する第１の負帰還増幅器121,および帰還抵抗1
13と114を有する第２の負帰還増幅器122のそれぞれの入
力と、さらに一端が直流電圧源120に接続された抵抗109
および112がそれぞれ接続されている。ここで、それぞ
れの負帰還増幅器の一つの帰還抵抗110,113の一端は直
流電圧源120に接続され、またそれぞれの出力端子ｄお
よびｅの間に負荷124が接続される。
05のエミッタにそれぞれ抵抗104,106を介して定電流源1
19が接続され、前記NPNトランジスタ103と105のベース
をそれぞれ第1,第２の入力とし、またそのコレクタを第
1,第２の出力とする差動増幅器の第１の入力に、定電流
源115とダイオード102を介してコレクタが接地されたPN
Pトランジスタ101のエミッタが接続され、そのベースに
入力端子ｃを介して入力信号源123が接続される。この
場合、入力端子ｃは従来と同様に接続端子ｂを基準に信
号入力が可能なので、直流電圧除去用コンデンサは不要
になる。また、前記差動増幅器の第２の入力には、定電
流源118とダイオード107を介してコレクタとベースが接
地されたPNPトランジスタ108のエミッタが接続される。
以上説明した入力回路の差動増幅器の第1,第２の出力に
は、定電流源116,117がそれぞれ接続され、帰還抵抗11
0,111を有する第１の負帰還増幅器121,および帰還抵抗1
13と114を有する第２の負帰還増幅器122のそれぞれの入
力と、さらに一端が直流電圧源120に接続された抵抗109
および112がそれぞれ接続されている。ここで、それぞ
れの負帰還増幅器の一つの帰還抵抗110,113の一端は直
流電圧源120に接続され、またそれぞれの出力端子ｄお
よびｅの間に負荷124が接続される。
今、入力端子ｃより入力された信号は、入力回路の差
動増幅器の第１の入力に伝達され、差動増幅器により増
幅されて、第1,第２の出力に反転および非反転信号とし
てそれぞれ出力される。
動増幅器の第１の入力に伝達され、差動増幅器により増
幅されて、第1,第２の出力に反転および非反転信号とし
てそれぞれ出力される。
この時、入力回路の差動増幅器の第１および第２に出
力での増幅度即ち利得電圧Av1およびVv2は、PNPトラン
ジスタ101と108、NPNトランジスタ103と105、ダイオー
ド102と107の特性が同等で抵抗104と106,109と112の値
が同等のものを使用し、定電流源116と117は、定電流源
119の半分に設定したとすると、次の式で表わせる。
力での増幅度即ち利得電圧Av1およびVv2は、PNPトラン
ジスタ101と108、NPNトランジスタ103と105、ダイオー
ド102と107の特性が同等で抵抗104と106,109と112の値
が同等のものを使用し、定電流源116と117は、定電流源
119の半分に設定したとすると、次の式で表わせる。
ここで、I119；定電流119の電流〔Ａ〕 K;ボルツマン定数1.38×10-23〔J/K〕 T;絶対温度〔Ｋ〕 q;電子の電荷量1.6×10-19〔Ｃ〕 尚、抵抗ｎの抵抗値をRn、定電流源ｍの定電流値をIm
とする。
とする。
前記式（１）において、 となる様に、抵抗104,106の値を設定すると、Av1＝Av2
≒R109/2R104となる。したがって、差動増幅器の第１お
よび第２の出力の電圧利得は抵抗104と109,および抵抗1
06と112により自由に決定できることになる。
≒R109/2R104となる。したがって、差動増幅器の第１お
よび第２の出力の電圧利得は抵抗104と109,および抵抗1
06と112により自由に決定できることになる。
次に、前記入力回路の差動増幅器の第１および第２の
出力に出力される信号は、それぞれ第1,第２の負帰還増
幅器121,122に入力され、それぞれ抵抗110,111,および1
13,114で決定される利得で増幅されて、出力端子d,eに
出力される。この時、出力端子d,eの出力信号は位相が
それぞれ180°ずれたものになるため、抵抗110と113,抵
抗111と114を同じ値に設定し、出力端子間d,eに負荷を
接続すれば、従来と同様に単体増幅器の４倍の電力が得
られる。
出力に出力される信号は、それぞれ第1,第２の負帰還増
幅器121,122に入力され、それぞれ抵抗110,111,および1
13,114で決定される利得で増幅されて、出力端子d,eに
出力される。この時、出力端子d,eの出力信号は位相が
それぞれ180°ずれたものになるため、抵抗110と113,抵
抗111と114を同じ値に設定し、出力端子間d,eに負荷を
接続すれば、従来と同様に単体増幅器の４倍の電力が得
られる。
本実施例の回路の場合、差動増幅器の第１および第２
の出力は、直流電位が浮動であるため、直流電圧源120
により抵抗109および112を介して直流電位が与えられて
いる。これにより、第1,第２の負帰還増幅器121,122
は、帰還抵抗110,113の一端が直流電源120に接続できる
ため、直流電流源120の電位を基準に動作することにな
る。即ち、入力回路は、従来通り接地基準で動作する
が、第1,第２の負帰還増幅器は、直流電圧源（通常電源
電圧の1/2の電圧）を基準に動作することになる。
の出力は、直流電位が浮動であるため、直流電圧源120
により抵抗109および112を介して直流電位が与えられて
いる。これにより、第1,第２の負帰還増幅器121,122
は、帰還抵抗110,113の一端が直流電源120に接続できる
ため、直流電流源120の電位を基準に動作することにな
る。即ち、入力回路は、従来通り接地基準で動作する
が、第1,第２の負帰還増幅器は、直流電圧源（通常電源
電圧の1/2の電圧）を基準に動作することになる。
このため、この増幅回路は、入力端子ｃには、従来通
り、接地基準の入力が可能となり、直流除去用コンデン
サがいらないばかりでなく、直流電圧利得除去用コンデ
ンサもなくすことができる。
り、接地基準の入力が可能となり、直流除去用コンデン
サがいらないばかりでなく、直流電圧利得除去用コンデ
ンサもなくすことができる。
以上説明したように、本発明の増幅回路は、差動増幅
器の第１の入力に直流レベルイフト回路を介して、ベー
スに入力信号源が接続されたトランジスタが接続され、
その第２の入力に直流電位を与えた入力回路が従来回路
と同様に接地基準に動作するため、入力端子の直流除去
用コンデンサを削除できるばかりでなく、その差動増幅
器の出力は直流電位が基準電圧源から与えられるため、
負帰還増幅器は基準電圧源を基準に動作し、このため、
直流電圧利得除去用コンデンサも除去することができ、
特にIC化を考えた場合、コンデンサを接続する端子も削
除できるので、ICの小型化，および外付を含んだ低価格
化が可能となる等の効果がある。
器の第１の入力に直流レベルイフト回路を介して、ベー
スに入力信号源が接続されたトランジスタが接続され、
その第２の入力に直流電位を与えた入力回路が従来回路
と同様に接地基準に動作するため、入力端子の直流除去
用コンデンサを削除できるばかりでなく、その差動増幅
器の出力は直流電位が基準電圧源から与えられるため、
負帰還増幅器は基準電圧源を基準に動作し、このため、
直流電圧利得除去用コンデンサも除去することができ、
特にIC化を考えた場合、コンデンサを接続する端子も削
除できるので、ICの小型化，および外付を含んだ低価格
化が可能となる等の効果がある。
第１図は本発明の一実施例によるBTL方式増幅回路を示
す回路図、第２図は従来のBTL方式の増幅回路の回路図
である。 103,105……NPNトランジスタ、101,108,201,204,207,21
0……PNPトランジスタ、102,107,202,209……ダイオー
ド、104,106,109,110,111,112,113,114,203,205,206,20
8,211,212,213,214……抵抗、120……直流電圧源、222,
223……コンデンサ、123,224……信号源、115,116,117,
118,119,215,216,217,218,219……直流電流源、121,12
2,220,221……負帰還増幅器、124,225……負荷、ａ……
電源端子、ｂ……接地端子、ｃ……入力端子、d,e……
出力端子。
す回路図、第２図は従来のBTL方式の増幅回路の回路図
である。 103,105……NPNトランジスタ、101,108,201,204,207,21
0……PNPトランジスタ、102,107,202,209……ダイオー
ド、104,106,109,110,111,112,113,114,203,205,206,20
8,211,212,213,214……抵抗、120……直流電圧源、222,
223……コンデンサ、123,224……信号源、115,116,117,
118,119,215,216,217,218,219……直流電流源、121,12
2,220,221……負帰還増幅器、124,225……負荷、ａ……
電源端子、ｂ……接地端子、ｃ……入力端子、d,e……
出力端子。
Claims (1)
- 【請求項１】差動トランジスタを構成しコレクタにそれ
ぞれ第１及び第２の直流電流源を接続した第１及び第２
のトランジスタと、前記第１及び第２のトランジスタの
各ベースに一端を接続した直流電位をシフトするための
２端子を有する第１及び第２の直流レベルシフト回路
と、前記第１及び第２の直流レベルシフト回路の他方の
端子にそれぞれエミッタを接続した第３及び第４のトラ
ンジスタとを備え、前記第３又は第４のトランジスタの
ベースに入力信号を印加し、前記第１及び第２のトラン
ジスタの各コレクタから第１及び第２の出力を得る差動
増幅器と、前記第１及び第２の出力がそれぞれ第１の入
力端と接続され、電圧利得を決定する第１及び第２の帰
還抵抗を第２の入力端と出力端との間にそれぞれ有する
第１及び第２の負帰還増幅器とを備え、 前記第１及び第２の負帰還増幅器の前記出力端間に負荷
を接続した増幅回路において、 前記第１及び第２の出力にそれぞれ、第１及び第２の抵
抗の一端がそれぞれ接続され、前記第１及び第２の抵抗
の他端は共通接続されて基準電圧源に接続され、前記第
１及び第２の抵抗の共通接点と前記第１及び第２の負帰
還増幅器の第２の入力端間にそれぞれ第３及び第４の抵
抗が接続されることを特徴とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2297466A JP2693861B2 (ja) | 1990-11-02 | 1990-11-02 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2297466A JP2693861B2 (ja) | 1990-11-02 | 1990-11-02 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04170211A JPH04170211A (ja) | 1992-06-17 |
| JP2693861B2 true JP2693861B2 (ja) | 1997-12-24 |
Family
ID=17846861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2297466A Expired - Fee Related JP2693861B2 (ja) | 1990-11-02 | 1990-11-02 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2693861B2 (ja) |
-
1990
- 1990-11-02 JP JP2297466A patent/JP2693861B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04170211A (ja) | 1992-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6245724B2 (ja) | ||
| JP3088262B2 (ja) | 低歪差動増幅回路 | |
| US4797629A (en) | Wide range operational amplifier input stage | |
| JP2559392B2 (ja) | ブリツジ増幅器 | |
| JPH0671186B2 (ja) | 対数増幅回路 | |
| KR0177928B1 (ko) | 광대역 증폭회로 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP2693861B2 (ja) | 増幅回路 | |
| JP2000022451A (ja) | 信号処理回路装置 | |
| US4524330A (en) | Bipolar circuit for amplifying differential signal | |
| US4167708A (en) | Transistor amplifier | |
| JP2665072B2 (ja) | 増幅回路 | |
| US5115204A (en) | Differential amplifier | |
| JPH0527282B2 (ja) | ||
| JPS6121857Y2 (ja) | ||
| JPS61140210A (ja) | 信号処理回路 | |
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JP3470835B2 (ja) | 演算増幅器 | |
| JP3150002B2 (ja) | 出力回路 | |
| JP3360911B2 (ja) | 差動増幅回路 | |
| JP5350882B2 (ja) | 容量増倍回路 | |
| JP2600648B2 (ja) | 差動増幅回路 | |
| JPS6113403B2 (ja) | ||
| JP3063432B2 (ja) | 電圧制御増幅回路 | |
| JP2770455B2 (ja) | インターフェイス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |