JP5350882B2 - 容量増倍回路 - Google Patents
容量増倍回路 Download PDFInfo
- Publication number
- JP5350882B2 JP5350882B2 JP2009118406A JP2009118406A JP5350882B2 JP 5350882 B2 JP5350882 B2 JP 5350882B2 JP 2009118406 A JP2009118406 A JP 2009118406A JP 2009118406 A JP2009118406 A JP 2009118406A JP 5350882 B2 JP5350882 B2 JP 5350882B2
- Authority
- JP
- Japan
- Prior art keywords
- current mirror
- current
- circuit
- transistors
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Networks Using Active Elements (AREA)
Description
図6には、かかる従来回路の一例が示されており、以下、同図を参照しつつ従来回路について説明する。
最初に、この従来回路の回路構成について概説すれば、この従来回路は、第1の電流源4とグランドとの間に直列接続されたPNP型の2つのトランジスタ2,7を有し、2つのトランジスタ2,7の相互の接続点に容量3Aの一端が接続され、この容量3Aの他端は、トランジスタ2のベースに接続されたものとなっている。
そして、トランジスタ1Aのベースには、電源5により所定電圧が印加されたものとなっている。
容量3Aの一端が接続された信号入力端子8Aからの流入電流I1が生ずると、この電流I1は、容量3A、トランジスタ1Aを介してトランジスタ1Aのコレクタ電流となり、第2電流源6の入力段に流れ込むことに対応して、第2電流源6の出力段には、トランジスタ7のベース電流が流れ込むこととなる。
この時、トランジスタ7のエミッタには、ベース電流のhfe倍の電流I10が流れ、信号入力端子8Aからの電流を吸い込むこととなる。
このとき、信号入力端子8Aから見ると容量3に流れる電流が(1+hfe)倍されて流れることになり、信号入力端子8Aからは、見かけ上、(1+hfe)倍の容量値が得られるものとなる。
さらに、従来回路にあっては、信号入力端子に発生するDCオフセット電圧に対する配慮がなされていないという問題がある。
第1及び第2のカレントミラー回路が設けられ、前記第1のカレントミラー回路の入力段と、前記第2のカレントミラー回路の入力段の間に第1及び第2のトランジスタがトーテムポール接続により直列接続されて設けられ、前記第1及び第2のトランジスタの相互の接続点にコンデンサの一端が接続され、前記コンデンサの他端には入力信号が印加可能とされる一方、
前記第1及び第2のトランジスタによる前記コンデンサの駆動を可能とするよう前記第1及び第2のトランジスタを駆動する駆動回路が設けられ、
前記駆動回路と電源との間に流れる電流をカレントミラーする第3のカレントミラー回路と、前記駆動回路とアースとの間に流れる電流をカレントミラーする第4のカレントミラー回路が設けられ、
前記第1及び第2のカレントミラー回路の各々の出力段と、前記第3及び第4のカレントミラー回路の各々の出力段は、相互に接続されて信号出力可能とされると共に、前記コンデンサの他端に接続されてなり、
前記第1及び第2のカレントミラー回路は、前記コンデンサに流れる電流に対して所望倍された電流が出力段に得られるようカレントミラー比が設定されてなる一方、
前記第3及び第4のカレントミラー回路は、前記入力信号が印加される前記コンデンサの他端に所望の直流電圧が得られるようカレントミラー比が設定されてなるものである。
また、上記本発明の目的を達成するため、本発明に係る容量増倍回路は、
第1及び第2のカレントミラー回路が設けられ、前記第1のカレントミラー回路の入力段と、前記第2のカレントミラー回路の入力段の間に第1及び第2のトランジスタがトーテムポール接続により直列接続されて設けられ、前記第1及び第2のトランジスタの相互の接続点にコンデンサの一端が接続され、前記コンデンサの他端には入力信号が印加可能とされる一方、
前記第1及び第2のトランジスタによる前記コンデンサの駆動を可能とするよう前記第1及び第2のトランジスタを駆動する駆動回路が設けられ、
前記駆動回路と電源との間に流れる電流をカレントミラーする第3のカレントミラー回路と、前記駆動回路とアースとの間に流れる電流をカレントミラーする第4のカレントミラー回路が設けられ、
前記第2のカレントミラー回路の出力段は第5のカレントミラー回路の入力段に、前記第1のカレントミラー回路の出力段は第6のカレントミラー回路の入力段に、それぞれ接続され、
前記第3及び第4のカレントミラー回路の各々の出力段と、前記第5及び第6のカレントミラー回路の各々の出力段は、相互に接続されて信号出力可能とされると共に、前記コンデンサの他端に接続されてなり、
前記第1及び第2のカレントミラー回路並びに前記第5及び第6のカレントミラー回路は、前記コンデンサに流れる電流に対して(1/所望倍数)の電流が、前記第5及び第6のカレントミラー回路の出力段に得られるようカレントミラー比が設定されてなる一方、
前記第3及び第4のカレントミラー回路は、前記入力信号が印加される前記コンデンサの他端に所望の直流電圧が得られるようカレントミラー比が設定されてなるものも好適である。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態の容量増倍回路の第1の構成例について、図1を参照しつつ説明する。
この容量増倍回路は、容量(図1においては「C1」と表記)3と、プッシュプル接続されて設けられた第1及び第2のトランジスタ1,13と、駆動回路30と、第1及び第2のカレントミラー回路(図1においては、それぞれ「CUR−1」、「CUR−2」と表記)21,22とを主たる構成要素として構成されてなるものである。
まず、容量3は、その一端が信号入力端子8に接続される一方、他端は、プッシュプル接続された第1及び第2のトランジスタ1,13の相互の接続点に接続されたものとなっている。
本発明の実施の形態においては、第1のトランジスタ1に、NPN型トランジスタが、第2のトランジスタ13に、PNP型トランジスタが、それぞれ用いられており、第1のトランジスタ1のエミッタと第2のトランジスタ13のエミッタが相互に接続されたものとなっている。
本発明の実施の形態における第3のトランジスタ15には、NPN型のトランジスタが、第4のトランジスタ16には、PNP型トランジスタが、それぞれ用いられており、第3のトランジスタ15のエミッタと第4のトランジスタ16のエミッタが相互に接続されて電源電圧Vccとグランド(GND)との間に直列接続されて設けられたものとなっている。
すなわち、第3のトランジスタ15は、第1の抵抗器(図1においては「R1」と表記)17を介してコレクタに電源電圧Vccが印加されるようになっている一方、コレクタとベースとが相互に接続されてダイオード接続状態とされると共に、第1のトランジスタ1のベースに接続されたものとなっている。
第1及び第2のカレントミラー回路21,22は、公知・周知の回路構成を有してなり、いずれもカレントミラー比が1:Nに設定されており、それぞれの出力段は、信号出力端子26に接続されると共に、信号入力端子8に接続されている。
まず、電源電圧Vccとグランドとの間に直列接続された第1の抵抗器17、第3及び第4のトランジスタ15,16、第2の抵抗器18によって、電源電圧Vccとグランドとの間には、一定の電流が流れ、それによって、第3及び第4のトランジスタ15,16には、それぞれ一定の電圧が発生する。
第3及び第4のトランジスタ15,16にそれぞれ発生した一定電圧は、対応する第1のトランジスタ1、第2のトランジスタ2のベースを介してそれぞれのエミッタに供給される結果、容量3が第1及び第2のトランジスタ1,13によってドライブされることとなる。
そして、第2のトランジスタ13に流れる電流I1は、コレクタを介して第2のカレントミラー回路22の入力段に流れ込み、その結果、第2のカレントミラー回路22の出力段には、入力段に流れ込んだ電流I1のN倍の電流I10が精度良く出力されることとなる。すなわち、信号入力端子8から第2のカレントミラー回路22の出力段に電流I10が流れ込むこととなる。
かかる状態を、信号入力端子8から見ると(1+N)倍の電流が信号入力端子8に流れたと等価な状態となり、その結果、容量3は、(1+N)倍に見えて信号出力端子26から信号出力を得ることができることとなる。
なお、第1及び第2のカレントミラー回路21,22のカレントミラー比は、上述の例に限定されるものではないことは勿論であり、適宜設定され得るものである。
なお、図1に示された構成要素と同一の構成要素については、同一の符号を付してその詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第2の構成例は、図1に示された第1の構成例に、さらに、第3及び第4のカレントミラー回路(図2においては、それぞれ「CUR−3」、「CUR−4」と表記)23,24を設け、第3及び第4のトランジスタ15,16に流れる電流をカレントミラーする構成としたものである。
そして、第3のカレントミラー回路23の出力段は、信号出力端子26に接続されている。
第3及び第4のカレントミラー回路23,24は、第1及び第2のカレントミラー回路21,22同様、従来同様の回路構成を有してなり、いずれも1:Nのカレントミラー比が設定されたものとなっている。
なお、第1及び第2のトランジスタ1,13並びに第1及び第2のカレントミラー回路21,23における電流の流れは、図1に示された第1の構成例と基本的に同様であり、その結果、信号入力端子8から見た容量3は、(1+N)倍に見える点は、第1の構成例の場合と変わるところはないので、ここでの再度の詳細な説明は省略することとする。
この第2の構成例は、次述するように信号入力端子8のDC電圧オフセットの調整を可能とした点に特徴を有するものとなっている。
さらには、信号入力端子8側にインピーダンスがある場合、信号入力端子8の出力DC電圧にオフセットが発生することがある。
すなわち、第3のカレントミラー回路23の出力段に所望の大きさの電流I3が、また、第4のカレントミラー回路24の出力段に所望の大きさの電流I4が、それぞれ得られるように、第3及び第4のカレントミラー回路23,24のカレントミラー比を設定し、それぞれI3、I4を得ることで、信号入力端子8におけるDC電圧を所望のDC電圧とし、上述のような不要なDCオフセットを無くすことが可能となる。
なお、第1及び第2のカレントミラー回路21,22のカレントミラー比、第3及び第4のカレントミラー回路23,24のカレントミラー比は、上述の例に限定されるものではないことは勿論であり、適宜設定され得るものである。
なお、図1、又は、図2に示された構成要素と同一の構成要素については、同一の符号を付してその詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第3の構成例は、図1に示された第1の構成例に、さらに、第3及び第4のカレントミラー回路(図2においては、それぞれ「CUR−3」、「CUR−4」と表記)23A,24Aを設け、第1のカレントミラー回路21の出力段に第3のカレントミラー回路23Aを、第2のカレントミラー回路22の出力段に第4のカレントミラー回路24Aを、それぞれ接続する構成としたものである。
そして、第1のカレントミラー回路21の出力段は、第4のカレントミラー回路24Aの入力段に接続され、第4のカレントミラー回路24Aの出力段は、信号出力端子26に接続されたものとなっている。
次に、かかる構成における動作について説明する。
この第3の構成例においても、信号入力端子8から見た回路動作の基本は、第1及び第2のカレントミラー回路21,22のカレントミラー比が異なるものの、図1に示された第1の構成例と同様である。
すなわち、容量3側から第2のトランジスタ13へ流れる電流I1に対応して第2のカレントミラー回路22の出力段には、その(N−1)倍の電流が流れると共に、その電流が第3のカレントミラー回路23Aにカレントミラーされて、I20として、信号入力端子8へ流れ込む電流となる。
この第3の構成例においては、第1及び第2のカレントミラー回路21,22のカレントミラー比をN:N−1とし、第3及び第4のカレントミラー回路23A,24Aのカレントミラー比を1:1としたが、これに限定される必要はなく、例えば、第1及び第2のカレントミラー回路21,22のカレントミラー比を1:1とし、第3及び第4のカレントミラー回路23A,24Aのカレントミラー比をN:N−1としても好適である。すなわち、出力電流I20、I10が所望の電流となるように、カレントミラー比を、第1及び第2のカレントミラー回路21,22と、第3及び第4のカレントミラー回路23A,24Aに適宜按分すると良い。
なお、第1及び第2のカレントミラー回路21,22のカレントミラー比、第3及び第4のカレントミラー回路23A,24Aのカレントミラー比は、上述の例に限定されるものではないことは勿論であり、適宜設定され得るものである。
なお、図1、又は、図2に示された構成要素と同一の構成要素については、同一の符号を付してその詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第4の構成例は、図2に示された第2の構成例に対して、図3に示された第3の構成例を適用したものである。
一方、第2のカレントミラー回路22の出力段は、第5のカレントミラー回路27の入力段に接続され、第5のカレントミラー回路27の出力段は、信号出力端子26に接続されたものとなっている。
すなわち、第4の構成例においては、第3の構成例同様、信号入力端子8から容量3が1/N倍に見えて信号出力端子26から信号出力を得ることができるものである。
また、かかる第4の構成例においては、第2の構成例同様、第3及び第4のカレントミラー回路23,24により、第1及び第2のカレントミラー回路21,22に流れ込む電流に重畳されるDCオフセット電流や、第1及び第2のカレントミラー回路21,22自体において発生するDCオフセット電流や、信号入力端子8に生ずるDC電圧オフセットを抑圧できるようになっている。
なお、第1及び第2のカレントミラー回路21,22のカレントミラー比、第3及び第4のカレントミラー回路23,24のカレントミラー比は、第5及び第6のカレントミラー回路27,28のカレントミラー比は、上述の例に限定されるものではないことは勿論であり、適宜設定され得るものである。
図5において、横軸は周波数を、縦軸はゲインを、それぞれ表している。
このシミュレーションは、図1に示された第1の構成例において、容量3の容量値を20pFとし、信号入力端子8との間に2KΩの抵抗器を接続し、信号入力端子8に入力信号源を接続し、N=10とした場合のものであり、図5においては、実線によって示された特性線で示されている。
これら2つの特性線を比較すると、双方ともほぼ同一の特性となっていることが理解できる。
すなわち、220pFのコンデンサを用いたCR回路に対して、図1に示された第1の構成例の容量増倍回路によって20pFの容量値が(N+1)倍されて220pF相当の特性が得られていることが確認できる。
3…容量
8…信号入力端子
13…第2のトランジスタ
15…第3のトランジスタ
16…第4のトランジスタ
21…第1のカレントミラー回路
22…第2のカレントミラー回路
23…第3のカレントミラー回路
24…第4のカレントミラー回路
26…信号出力端子
27…第5のカレントミラー回路
28…第6のカレントミラー回路
30…駆動回路
Claims (2)
- 第1及び第2のカレントミラー回路が設けられ、前記第1のカレントミラー回路の入力段と、前記第2のカレントミラー回路の入力段の間に第1及び第2のトランジスタがトーテムポール接続により直列接続されて設けられ、前記第1及び第2のトランジスタの相互の接続点にコンデンサの一端が接続され、前記コンデンサの他端には入力信号が印加可能とされる一方、
前記第1及び第2のトランジスタによる前記コンデンサの駆動を可能とするよう前記第1及び第2のトランジスタを駆動する駆動回路が設けられ、
前記駆動回路と電源との間に流れる電流をカレントミラーする第3のカレントミラー回路と、前記駆動回路とアースとの間に流れる電流をカレントミラーする第4のカレントミラー回路が設けられ、
前記第1及び第2のカレントミラー回路の各々の出力段と、前記第3及び第4のカレントミラー回路の各々の出力段は、相互に接続されて信号出力可能とされると共に、前記コンデンサの他端に接続されてなり、
前記第1及び第2のカレントミラー回路は、前記コンデンサに流れる電流に対して所望倍された電流が出力段に得られるようカレントミラー比が設定されてなる一方、
前記第3及び第4のカレントミラー回路は、前記入力信号が印加される前記コンデンサの他端に所望の直流電圧が得られるようカレントミラー比が設定されてなることを特徴とする容量増倍回路。 - 第1及び第2のカレントミラー回路が設けられ、前記第1のカレントミラー回路の入力段と、前記第2のカレントミラー回路の入力段の間に第1及び第2のトランジスタがトーテムポール接続により直列接続されて設けられ、前記第1及び第2のトランジスタの相互の接続点にコンデンサの一端が接続され、前記コンデンサの他端には入力信号が印加可能とされる一方、
前記第1及び第2のトランジスタによる前記コンデンサの駆動を可能とするよう前記第1及び第2のトランジスタを駆動する駆動回路が設けられ、
前記駆動回路と電源との間に流れる電流をカレントミラーする第3のカレントミラー回路と、前記駆動回路とアースとの間に流れる電流をカレントミラーする第4のカレントミラー回路が設けられ、
前記第2のカレントミラー回路の出力段は第5のカレントミラー回路の入力段に、前記第1のカレントミラー回路の出力段は第6のカレントミラー回路の入力段に、それぞれ接続され、
前記第3及び第4のカレントミラー回路の各々の出力段と、前記第5及び第6のカレントミラー回路の各々の出力段は、相互に接続されて信号出力可能とされると共に、前記コンデンサの他端に接続されてなり、
前記第1及び第2のカレントミラー回路並びに前記第5及び第6のカレントミラー回路は、前記コンデンサに流れる電流に対して(1/所望倍数)の電流が、前記第5及び第6のカレントミラー回路の出力段に得られるようカレントミラー比が設定されてなる一方、
前記第3及び第4のカレントミラー回路は、前記入力信号が印加される前記コンデンサの他端に所望の直流電圧が得られるようカレントミラー比が設定されてなることを特徴とする容量増倍回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009118406A JP5350882B2 (ja) | 2009-05-15 | 2009-05-15 | 容量増倍回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009118406A JP5350882B2 (ja) | 2009-05-15 | 2009-05-15 | 容量増倍回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010268267A JP2010268267A (ja) | 2010-11-25 |
JP5350882B2 true JP5350882B2 (ja) | 2013-11-27 |
Family
ID=43364876
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009118406A Active JP5350882B2 (ja) | 2009-05-15 | 2009-05-15 | 容量増倍回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5350882B2 (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0241013A (ja) * | 1988-08-01 | 1990-02-09 | Hitachi Ltd | インピーダンス回路 |
-
2009
- 2009-05-15 JP JP2009118406A patent/JP5350882B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010268267A (ja) | 2010-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5774019A (en) | Low distortion differential amplifier circuit | |
JP3697679B2 (ja) | 安定化電源回路 | |
JP4887131B2 (ja) | 電力増幅器 | |
JP5578048B2 (ja) | 映像信号出力回路 | |
KR0177928B1 (ko) | 광대역 증폭회로 | |
WO1993017494A1 (en) | Differential current amplifier circuit | |
JP5350882B2 (ja) | 容量増倍回路 | |
JP5350889B2 (ja) | 抵抗増倍回路 | |
US6801090B1 (en) | High performance differential amplifier | |
US10404222B2 (en) | Bootstrapped application arrangement and application to the unity gain follower | |
JPH11346125A (ja) | Srpp回路 | |
JP4272335B2 (ja) | 半導体集積回路 | |
JP2005064766A (ja) | 可変利得増幅器 | |
JP2765257B2 (ja) | 増幅回路 | |
JP2665072B2 (ja) | 増幅回路 | |
JP5762231B2 (ja) | 演算増幅器 | |
JP2007019850A (ja) | Dcオフセットキャンセル回路およびこれを用いた表示装置 | |
JP2006060455A (ja) | 定電流ミラー回路 | |
JP2693861B2 (ja) | 増幅回路 | |
JP3470835B2 (ja) | 演算増幅器 | |
JPS61140210A (ja) | 信号処理回路 | |
JP3381100B2 (ja) | 増幅器 | |
JP2001244758A (ja) | バッファ回路およびホールド回路 | |
JP3150002B2 (ja) | 出力回路 | |
JP4483424B2 (ja) | フィルタ回路および増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120330 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130312 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130611 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130702 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130813 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130822 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5350882 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |