JP4272335B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP4272335B2 JP4272335B2 JP2000225232A JP2000225232A JP4272335B2 JP 4272335 B2 JP4272335 B2 JP 4272335B2 JP 2000225232 A JP2000225232 A JP 2000225232A JP 2000225232 A JP2000225232 A JP 2000225232A JP 4272335 B2 JP4272335 B2 JP 4272335B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- terminal
- bipolar transistor
- resistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Bipolar Integrated Circuits (AREA)
- Control Of Voltage And Current In General (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、差動増幅回路等の半導体集積回路に関する。
【０００２】
【従来の技術】
各種センサの信号を増幅する場合に、よく差動増幅回路が使用されるが、その用途によっては電源投入直後から正常に動作することが求められる。そのため、差動増幅回路が時定数（τ）の大きなＣ結合した応用回路からなる場合、例えば、特開平６−１０４６６０号公報に開示されたような急速充電回路を別途追加することで対応していた。
【０００３】
図７は急速充放電回路を有する従来の差動増幅回路を示す回路図である。同図において、交流信号源ＳＩＧ１から入力信号を受ける端子Ｐ０は、キャパシタＣ２を介して端子Ｐ１に接続される。端子Ｐ１は抵抗Ｒ２４の一端に接続される。抵抗Ｒ２４の他端はキャパシタＣ３の一方電極、抵抗Ｒ２５の一端及びバッファＢＦ１の入力に接続される。抵抗Ｒ２５の他端は抵抗Ｒ２６の一端及び基準電圧源３１の正極に接続され、抵抗Ｒ２６の他端はバッファＢＦ２の入力に接続され、キャパシタＣ３の他方電極は接地される。基準電圧源３１は正極から基準電圧ＶＲＥＦ１を付与し、負極は接地される。
【０００４】
オペアンプＯＰ２の反転入力は抵抗Ｒ２２を介してバッファＢＦ１の出力を受け、非反転入力は抵抗Ｒ２３を介してバッファＢＦ２の出力を受けるともに、抵抗Ｒ２７を介して基準電圧源３１の正極に接続される。なお、バッファＢＦ１，ＢＦ２はオペアンプＯＰ２の入力インピーダンスが回路の構成上高くないを考慮して、オペアンプＯＰ２の反転入力及び非反転入力に配置されている。
【０００５】
そして、オペアンプＯＰ２の出力が出力端子Ｐ２に接続されるとともに抵抗ＲＦＢを介して反転入力に帰還する。これら交流信号源ＳＩＧ１，キャパシタＣ２，Ｃ３、抵抗Ｒ２２〜Ｒ２７，ＲＦＢ、基準電圧源３１、オペアンプＯＰ２、バッファＢＦ１，ＢＦ２によって、差動増幅部が構成される。
【０００６】
入力バッファ部６におけるキャパシタＣ３とバランス抵抗Ｒ２４とによりＬＰＦ（ローパスフィルタ）が構成され、キャパシタＣ２とバランス抵抗Ｒ２４及び抵抗Ｒ２５の合成抵抗によりＨＰＦ（ハイパスフィルタ）が構成される。すなわち、上記ＬＰＦと上記ＨＰＦとの組合せによって一種のＢＰＦ（バンドパスフィルタ）となる。また、抵抗Ｒ２６は抵抗Ｒ２５によるバッファＢＦ１の入力部のバイアス電流分の誤差を補償するために設けられており、抵抗Ｒ２５の抵抗値と同値に設定される。
【０００７】
上記した入力バッファ部６における抵抗Ｒ２４，Ｒ２５，及びＲ２６は例えば、５ＫΩ，８００ＫΩ，及び８００ＫΩに設定され、キャパシタＣ２及びＣ３はそれぞれ１μＦ及び５ｐＦに設定される。
【０００８】
一方、端子Ｐ１に急速充放電回路５が接続される。急速充放電回路５はオペアンプＯＰ１、ＮＰＮバイポーラトランジスタＱ５、キャパシタＣ１１、抵抗Ｒ１１及び抵抗ＲＰＤから構成され、電源電圧Ｖcc，接地レベル間にキャパシタＣ１１、抵抗Ｒ１１及び抵抗ＲＰＤが直列に接続される。抵抗Ｒ１１，抵抗ＲＰＤ間のノードＮ１１にＮＰＮバイポーラトランジスタＱ５のベースが接続される。
【０００９】
オペアンプＯＰ１は反転入力に端子Ｐ１が接続され、非反転入力に基準電圧源３２の正極が接続され、出力が端子Ｐ１に接続されるとともに反転入力に帰還する。基準電圧源３２は正極から基準電圧ＶＲＥＦ２を付与し負極は接地される。基準電圧源３２の基準電圧ＶＲＥＦ２は電源投入直後に早期到達を所望する電圧であり、例えば、基準電圧ＶＲＥＦ１と同じ電圧等が考えられる。
【００１０】
基準電圧源３１，３２として、例えば、電源電圧Ｖccに基づき基準電圧ＶＲＥＦ１，ＶＲＥＦ２を生成するバンドギャップ（BAND GAP）回路が用いられる。バンドギャップ回路は電源電圧Ｖccとほぼ同時に安定した電圧まで立ち上がる基準電圧ＶＲＥＦ１，ＶＲＥＦ２を生成することができる。
【００１１】
ＮＰＮバイポーラトランジスタＱ５はエミッタが接地され、コレクタがオペアンプＯＰ１に接続されることによりオペアンプＯＰ１の駆動電流源として機能する。すなわち、ＮＰＮバイポーラトランジスタＱ５がオン状態のときオペアンプＯＰ１はイネーブル（動作可能）状態となり、オフ状態のときオペアンプＯＰ１はディスイネーブル（動作不能）状態となる。
【００１２】
このような構成の差動増幅回路は、交流信号源ＳＩＧ１から得られる交流信号に基づきオペアンプＯＰ２によって差動増幅動作を実行する。この際、交流信号がキャパシタＣ２を介して端子Ｐ１に与えられるが、キャパシタＣ２の容量値及び抵抗Ｒ２５の抵抗値が大きいと、端子Ｐ１の電位が端子Ｐ０の電位に追従するのに時間を要してしまうため、電源投入直後から正常に差動増幅動作を行うことが困難となる。なぜならば、キャパシタＣ２を充放電するための電流が抵抗Ｒ２５を経由するからである。
【００１３】
急速充放電回路５は上記不具合を解消するために追加された回路であり、キャパシタＣ１１，抵抗Ｒ１１，ＲＰＤによって、電源投入直後の所定期間のみノードＮ１１のＮＰＮバイポーラトランジスタＱ５のベースエミッタ間電位ＶBE（０．６〜０．７Ｖ）を上回るように設計されている。
【００１４】
したがって、ＮＰＮバイポーラトランジスタＱ５は、電源投入直後から所定期間オン状態となってオペアンプＯＰ１をイネーブル状態とし、オペアンプＯＰ１の出力によって端子Ｐ１は基準電圧ＶＲＥＦ２にかけて急速に充放電される。
【００１５】
その後、ＮＰＮバイポーラトランジスタＱ５がオフ状態となるとオペアンプＯＰ１をディスイネーブル状態となり、オペアンプＯＰ１の出力はハイインピーダンス状態なり、急速充放電回路５による急速充放電動作は終了する。
【００１６】
このように、急速充放電回路５は、電源投入直後の所定期間において、端子Ｐ１を急速に基準電圧ＶＲＥＦ２に充放電動作を実行することにより、差動増幅回路は、電源投入直後から正常に差動増幅動作を行うことができる。
【００１７】
【発明が解決しようとする課題】
従来の急速充放電回路を有する差動増幅回路は以上のように構成されており、急速充放電回路をオペアンプを用いて構成している。オペアンプは内部に位相補償用コンデンサ等を必要とし、チップサイズを縮小することに不適な回路素子であるため、差動増幅回路の集積化を損ねてしまうという問題点があった。
【００１８】
この発明は上記問題点を解決するためになされたもので、集積度を損ねることとなく、電源投入直後から正常な動作が可能な半導体集積回路を得ることを目的とする。
【００１９】
【課題を解決するための手段】
この発明に係る請求項１記載の半導体集積回路は、入力信号に基づきその電位が設定される端子を有し、該端子の電位に基づき所定の信号処理を行う信号処理部と、前記端子に接続され、電源投入直後の所定期間において前記端子を所定電位に向けて電位設定する電位設定回路とを備え、前記電位設定回路は、前記所定電位を付与する電圧源と、エミッタが前記端子に接続され、コレクタが前記所定電位を受ける第１のバイポーラトランジスタと、コレクタが前記端子に接続され、エミッタが前記所定電位を受ける第２のバイポーラトランジスタと、前記第１及び第２のバイポーラトランジスタに電源投入直後の前記所定期間、前記第１及び第２のバイポーラトランジスタがオン状態となるベース電位を供給するベース電位供給手段とを備え、前記信号処理部は、互いに差動対をなす第１及び第２の入力を有するオペアンプを用いた差動増幅部を含み、前記差動増幅部は、前記第１及び第２の入力に設けられる第１及び第２のバッファと、前記第１及び第２のバッファの入力の少なくとも一方に一端が接続され他端がフローティング状態にされるダミー抵抗をさらに備え、前記ダミー抵抗の抵抗値は、前記第１及び第２のバッファの入力部にそれぞれ設けられる抵抗の抵抗値が同程度になるように設定される。
【００２０】
また、請求項２の発明は、請求項１記載の半導体集積回路であって、前記第１及び第２のバイポーラトランジスタはそれぞれ第１及び第２の抵抗を介して前記ベース電位を受ける。
【００２２】
【発明の実施の形態】
＜実施の形態１＞
図１はこの発明の実施の形態１である差動増幅回路における急速充放電回路の内部構成を示す回路図である。なお、端子Ｐ１に接続される信号処理部である差動増幅部の構成は図７で示した従来構成と同様である。したがって、実施の形態１の差動増幅回路は、図７の回路構成において、端子Ｐ１の電位設定回路である急速充放電回路５が図１で示す急速充放電回路１に置き換わった構成となる。
【００２３】
同図に示すように、実施の形態１の急速充放電回路１は、ＮＰＮバイポーラトランジスタＱ１，Ｑ２、抵抗Ｒ１，Ｒ２、キャパシタＣ１及び基準電圧源３２から構成される。
【００２４】
電源電圧Ｖcc，接地レベル間にキャパシタＣ１及び抵抗Ｒ１が直列に接続され、キャパシタＣ１，抵抗Ｒ１間のノードＮ１が抵抗Ｒ２を介してＮＰＮバイポーラトランジスタＱ１及びＱ２のベースに共通接続される。
【００２５】
ＮＰＮバイポーラトランジスタＱ１は、コレクタが端子Ｐ１に接続され、エミッタが基準電圧源３２の正極に接続される。一方、ＮＰＮバイポーラトランジスタＱ２は、エミッタが端子Ｐ１に接続され、コレクタが基準電圧源３２の正極に接続される。基準電圧源３２は正極から基準電圧ＶＲＥＦ２を付与し負極は接地される。
【００２６】
キャパシタＣ１，抵抗Ｒ１及びＲ２からなる微分回路は、電源投入直後の所定期間（微分回路によって決定される時間）において、ＮＰＮバイポーラトランジスタＱ１，Ｑ２がオン状態となるベース電位を与え、所定時間経過後は接地レベルのベース電位を与えるベース電位供給手段として機能する。
【００２７】
以下、電源投入直後の所定期間における急速充放電回路１の動作について説明する。この期間において、端子Ｐ１の電位が基準電圧ＶＲＥＦ２より高い場合、ＮＰＮバイポーラトランジスタＱ１が正常状態でオンし、ＮＰＮバイポーラトランジスタＱ２が逆状態でオンする。
【００２８】
その結果、ＮＰＮバイポーラトランジスタＱ１のコレクタ電流及びＮＰＮバイポーラトランジスタＱ２のエミッタ電流によって端子Ｐ１から急速に放電することにより、端子Ｐ１を基準電圧ＶＲＥＦ２に向けて電位設定する。なお、逆状態とはコレクタとエミッタとが互いに逆の働きをする場合を意味する。
【００２９】
一方、端子Ｐ１の電位が基準電圧ＶＲＥＦ２より低い場合、ＮＰＮバイポーラトランジスタＱ２が正常状態でオンし、ＮＰＮバイポーラトランジスタＱ１が逆状態でオンする。したがって、端子Ｐ１をＮＰＮバイポーラトランジスタＱ１のエミッタ電流及びＮＰＮバイポーラトランジスタＱ２のコレクタ電流によって端子Ｐ１を急速に充電することにより、端子Ｐ１を基準電圧ＶＲＥＦ２に向けて電位設定する。
【００３０】
このように、実施の形態１の急速充放電回路１は、電源投入直後の所定期間において、端子Ｐ１を基準電圧ＶＲＥＦ２に向けて急速に充放電する動作を実行することにより、差動増幅回路は、電源投入直後から正常に差動増幅動作を行うことができる。
【００３１】
さらに、急速充放電回路１の回路構成は、オペアンプを用いることなく、主要部をＮＰＮバイポーラトランジスタＱ１，Ｑ２で構成するという比較的簡単な回路構成で実現することができるため、差動増幅回路のチップサイズの縮小が可能となり、集積度の向上を図ることができる。
【００３２】
加えて、ＮＰＮバイポーラトランジスタＱ１，Ｑ２はコレクタ飽和電圧（０．１〜０．３Ｖ程度）以上の電位差がコレクタ・エミッタ間に生じれば、オン動作を維持することができるため、端子Ｐ１の電位を基準電圧ＶＲＥＦ２の極近傍まで短時間で近づけることができる。
【００３３】
＜実施の形態２＞
実施の形態１の急速充放電回路１では、逆状態でオンするＮＰＮバイポーラトランジスタに関し、以下の不具合が生じる。
【００３４】
ＮＰＮバイポーラトランジスタでは、逆状態でオン動作してエミッタからコレクタに電流が流れる場合、その際の電流増幅率ｈFEは“１”前後となり、正常状態でオン動作するＮＰＮバイポーラトランジスタの電流増幅率ｈFEである５０〜３００に比べかなり低くなるため、ベース電流を無駄に消費してしまう。無駄なベース電流の消費は微分回路（キャパシタＣ１，抵抗Ｒ１，Ｒ２）によって設定する上記所定時間（電源投入直後にＮＰＮバイポーラトランジスタＱ１，Ｑ２をオン状態にさせる時間）にも大幅な計算誤差をもたらす不具合があった。
【００３５】
図３はＮＰＮバイポーラトランジスタの一般的な構造を示す断面図である。同図に示すように、Ｐ型基板１１上にＰ分離層１２によって分離されたＮエピタキシャル層１３が設けられる。このＮエピタキシャル層１３の表面内にＰベース領域１４及びＮ+コレクタ領域１５が選択的に形成され、Ｐベース領域１４の表面内にＮエミッタ領域１６が選択的に形成される。そして、Ｎ+コレクタ領域１５、Ｐベース領域１４及びＮエミッタ領域１６にコレクタ端子２１、ベース端子２２及びエミッタ端子２３がそれぞれ設けられる。図３で示す構造では、Ｎエミッタ領域１６、Ｐベース領域１４及びＮ+コレクタ領域１５からなるＮＰＮバイポーラトランジスタが構成される。
【００３６】
ＮＰＮバイポーラトランジスタは一般的に図３で示す構造を呈しているため、コレクタ電位がベース電位よりも低下すると、Ｐベース領域１４、Ｎエピタキシャル層１３及びＰ型基板１１からなるＰＮＰ寄生バイポーラトランジスタＴ１１が動作する。図４は本来のＮＰＮバイポーラトランジスタＱ１１に寄生するＰＮＰ寄生バイポーラトランジスタＴ１１を示す回路図である。同図において、ＮＰＮバイポーラトランジスタＱ１１はＮエミッタ領域１６、Ｐベース領域１４及びＮ+コレクタ領域１５からなるＮＰＮバイポーラトランジスタを意味する。
【００３７】
上記したＰＮＰ寄生バイポーラトランジスタＴ１１が動作するとリーク電流の増大を招くため、ＮＰＮバイポーラトランジスタＱ１１のアナログスイッチとしての効果を劣化させてしまう不具合があった。
【００３８】
このような逆状態でオン動作を行うバイポーラトランジスタによる不具合の解消を図ったのが実施の形態２の差動増幅回路である。
【００３９】
図２はこの発明の実施の形態２である差動増幅回路における急速充放電回路の構成を示す回路図である。なお、端子Ｐ１に接続される差動増幅部の構成は図７で示した従来構成と同様である。したがって、実施の形態２の差動増幅回路は、図７で示す回路構成において、急速充放電回路５が図２で示す急速充放電回路２に置き換わった回路構成となる。
【００４０】
図２に示すように、急速充放電回路２のＮＰＮバイポーラトランジスタＱ１及びＱ２はそれぞれバランス抵抗Ｒ３及びＲ４を介して抵抗Ｒ２の一端と接続される。なお、他の構成は図１で示した実施の形態１の急速充放電回路１と同様であるため、説明を省略する。
【００４１】
このような構成において、実施の形態２の急速充放電回路２は、実施の形態１の急速充放電回路１と同様、電源投入直後の所定期間において、端子Ｐ１を急速に基準電圧ＶＲＥＦ２に充放電する動作を実行することにより、差動増幅回路は、電源投入直後から正常に差動増幅動作を行うことができ、実施の形態１の差動増幅回路と同様の効果を奏する。
【００４２】
さらに、実施の形態２の急速充放電回路２は、バランス抵抗Ｒ３，Ｒ４によって、ＮＰＮバイポーラトランジスタＱ１，Ｑ２のうち逆状態でオン動作するバイポーラトランジスタに流れるベース電流を、ベース電流がバランス抵抗Ｒ３，Ｒ４を流れることによる電圧降下によって効果的に抑制することにより、逆状態でオン動作を行うバイポーラトランジスタに関する上述した不具合を解消することができる。
【００４３】
以下、不具合を解消する点について具体例を挙げて詳述する。図１で示した実施の形態１の構成で、ＮＰＮバイポーラトランジスタＱ１，Ｑ２用の共通ベース電流ＩBが１０ｍＡで、端子Ｐ１から基準電圧源３２へ電流が流れる際に、正常状態でオン動作を行うＮＰＮバイポーラトランジスタＱ１の電流増幅率ｈFEが「１００」で、逆状態でオン動作を行うＮＰＮバイポーラトランジスタＱ２の電流増幅率ｈFEが「１」である仮定条件を設定する。
【００４４】
この仮定条件のとき、共通ベース電流ＩBのほとんど全てである９．９ｍＡがＮＰＮバイポーラトランジスタＱ２のベース電流ＩB（Ｑ２）となり、ＮＰＮバイポーラトランジスタＱ１のベース電流ＩB（Ｑ１）は“０”に近い０．１ｍＡとなる。よって、端子Ｐ１から基準電圧源３２へ放電される電流量も１９．９ｍＡとなる。
【００４５】
一方、実施の形態２の構成で、バランス抵抗Ｒ３及びＲ４の抵抗値を共に２０Ωとすると、実施の形態１の同様の仮定条件のとき、共通ベース電流ＩBの大半がバランス抵抗Ｒ４を流れると、バランス抵抗Ｒ４による電圧降下で約０．２Ｖ低下するため、相対的にＮＰＮバイポーラトランジスタＱ１のベース電位がＮＰＮバイポーラトランジスタＱ２より高くなり、ＮＰＮバイポーラトランジスタＱ１のベース電流として共通ベース電流ＩBの一部が流れだし、ＮＰＮバイポーラトランジスタＱ１，Ｑ２のベース電位との関連でＩB（Ｑ２）とＩB（Ｑ１）とは所定の電流量でバランスする。
【００４６】
仮に、ＩB（Ｑ１）＝１ｍＡ、ＩB（Ｑ２）＝９ｍＡでバランスした場合、ＮＰＮバイポーラトランジスタＱ１によって１００ｍＡの電流を放電することができ、ＮＰＮバイポーラトランジスタＱ２によって９ｍＡの電流を放電することができる。したがって、端子Ｐ１から基準電圧源３２へ放電される電流量も１０９ｍＡとなるため、共通ベース電流ＩBを実施の形態１に比べて５倍以上に有効に活用することができる。
【００４７】
さらに、逆状態でオン動作するバイポーラトランジスタＱ２に、より少ないベース電流を供給することにより、バイポーラトランジスタＱ２に付随する寄生バイポーラトランジスタの動作を効果的に抑制することができる。特に、寄生バイポーラトランジスタは高温時に動作し易いため、実施の形態２の差動増幅回路は高温時の動作特性の劣化の改善を図ることができる。
【００４８】
＜実施の形態３＞
図５はこの発明の実施の形態３である差動増幅回路の構成を示す回路図である。同図に示す急速充放電回路３は、実施の形態１の急速充放電回路１、実施の形態２の急速充放電回路２あるいは従来の急速充放電回路５のいずれであっても良い。
【００４９】
図５に示すように、差動増幅部における入力バッファ部６において、新たに設けられたダミー抵抗Ｒ５の一端がバッファＢＦ２の入力に接続され、他端がフローティング状態となっている。このダミー抵抗Ｒ５の抵抗値はバッファＢＦ１の入力部に接続される抵抗Ｒ２４の抵抗値と同じ抵抗値に設定される。
【００５０】
図６は、抵抗Ｒ２４〜Ｒ２６及びＲ５として用いられる拡散抵抗の一般的な構造を示す断面図である。同図に示すように、Ｐ型基板１１上にＰ分離層１２によって分離されたＮエピタキシャル層１３が設けられる。Ｎエピタキシャル層１３の表面内に選択的にＮ拡散領域１７及び拡散抵抗領域１８が設けられる。拡散抵抗領域１８の両端部に抵抗端子２４，２５が設けられる。
【００５１】
したがって、抵抗端子２４，２５間の拡散抵抗領域１８である拡散抵抗Ｒ１８が形成される。この拡散抵抗Ｒ１８が図５の抵抗Ｒ２４〜Ｒ２６、Ｒ５等として用いられる。また、Ｎ拡散領域１７には電源端子２６が設けられ、電源端子２６にＮエピタキシャル層１３の電位固定用の電源電圧Ｖccが印加される。
【００５２】
このように、拡散抵抗を用いる場合、拡散抵抗領域１８とＮエピタキシャル層１３とによって寄生ダイオードＤ１１が生じる構造となっている。Ｎエピタキシャル層１３が電源電圧Ｖccに固定されて寄生ダイオードＤ１１は逆バイアスされているため、通常は、電源から寄生ダイオードＤ１１を介して拡散抵抗Ｒ１８にリーク電流が流れることはない。
【００５３】
しかし、百数十度の高温状態となると、徐々にリーク電流が流れだし、ＨＰＦの時定数を高くするために抵抗Ｒ２５（Ｒ２６）の抵抗値を大きな値に設定していると、寄生ダイオードＤ１１を介したリーク電流の影響が問題となってくる。
【００５４】
実施の形態３の差動増幅回路は、抵抗Ｒ２５及び抵抗Ｒ２６の抵抗値は同一に設定されている上、新たに追加したダミー抵抗Ｒ５の抵抗値が抵抗Ｒ２４の抵抗値と同一値に設定されているため、バッファＢＦ１の入力部の抵抗Ｒ２４，Ｒ２５に生じるリーク電流と、バッファＢＦ２の入力部の抵抗Ｒ２６，Ｒ５に生じるリーク電流とが等しくなる。
【００５５】
すなわち、実施の形態３の差動増幅回路では、抵抗Ｒ２４によるリーク電流を新たに設けたダミー抵抗Ｒ５のリーク電流によって補償することにより、バッファＢＦ１，ＢＦ２を介して与えられるオペアンプＯＰ２への反転入力と非反転入力とによる差動入力にリーク電流による悪影響が生じない。その結果、実施の形態３の差動増幅回路は、高温時においても動作特性が劣化することはないとい効果を奏する。
【００５６】
なお、ダミー抵抗Ｒ５の他端はフローティング状態であるため、高温時に抵抗Ｒ２４と同程度のリーク電流が生じるだけであり、差動増幅回路の通常の動作には全く関与しない。
【００５７】
【発明の効果】
以上説明したように、この発明における請求項１記載の半導体集積回路は、電源投入直後の所定期間において、所定電位と端子の電位との大小関係によって、第１及び第２のバイポーラトランジスタのうち一方が正常状態、他方が逆状態（エミッタとコレクタが逆に用いられる）でオン動作することにより、上記端子を所定電位に向けて電位設定することができる。
【００５８】
電位設定回路中の主要な構成要素は、第１及び第２のバイポーラトランジスタであるため、比較的簡単な回路構成で実現することができ、半導体集積回路のチップサイズの縮小が可能となり、集積度の向上を図ることができる。
【００５９】
また、第１及び第２のバイポーラトランジスタは端子の電位と所定電位との電位差がコレクタ飽和電圧以上であればオン動作が可能であるため、より急速に端子の電位を所定電位の極近傍まで近づけることができる。
加えて、請求項１記載の半導体集積回路は、ダミー抵抗の存在により、第１及び第２のバッファの入力に設けられる抵抗にリーク電流が流れる場合に、第１及び第２のバッファの入力に同程度のリーク電流が発生するため、オペアンプの第１及び第２の入力による差動入力に悪影響が生じることはなく、リーク電流によって差動増幅部の動作特性が劣化することはない。
【００６０】
請求項２記載の半導体集積回路において、第１及び第２のバイポーラトランジスタは第１及び第２の抵抗を介してベース電位を受けるため、第１及び第２の抵抗をベース電流が流れることによる電圧降下によって、第１及び第２の抵抗が存在しない場合にくらべて、正常状態でオン動作するバイポーラトランジスタに、より多くのベース電流が供給される。
【００６１】
その結果、逆状態でオン動作するバイポーラトランジスタより大きな電流増幅率を有する、正常状態でオン動作するバイポーラトランジスタに、より多くのベース電流を供給することにより、ベース電流を有効に活用することができる。
【００６２】
加えて、逆状態でオン動作するバイポーラトランジスタに、より少ないベース電流を供給することにより、逆状態でオン動作するバイポーラトランジスタに付随する寄生バイポーラトランジスタの動作を効果的に抑制することができる。
【図面の簡単な説明】
【図１】 実施の形態１の差動増幅回路における急速充放電回路の内部構成を示す回路図である。
【図２】 実施の形態２の差動増幅回路における急速充放電回路の構成を示す回路図である。
【図３】 ＮＰＮバイポーラトランジスタの一般的な構造を示す断面図である。
【図４】 寄生バイポーラトランジスタを示す回路図である。
【図５】 この発明の実施の形態３である差動増幅回路の構成を示す回路図である。
【図６】 拡散抵抗の一般的な構造を示す断面図である。
【図７】 急速充電回路を有する従来の差動増幅回路を示す回路図である。
【符号の説明】
１〜３ 急速充放電回路、Ｑ１，Ｑ２ ＮＰＮバイポーラトランジスタ、Ｒ３，Ｒ４ バランス抵抗、Ｒ５ ダミー抵抗。
【発明の属する技術分野】
この発明は、差動増幅回路等の半導体集積回路に関する。
【０００２】
【従来の技術】
各種センサの信号を増幅する場合に、よく差動増幅回路が使用されるが、その用途によっては電源投入直後から正常に動作することが求められる。そのため、差動増幅回路が時定数（τ）の大きなＣ結合した応用回路からなる場合、例えば、特開平６−１０４６６０号公報に開示されたような急速充電回路を別途追加することで対応していた。
【０００３】
図７は急速充放電回路を有する従来の差動増幅回路を示す回路図である。同図において、交流信号源ＳＩＧ１から入力信号を受ける端子Ｐ０は、キャパシタＣ２を介して端子Ｐ１に接続される。端子Ｐ１は抵抗Ｒ２４の一端に接続される。抵抗Ｒ２４の他端はキャパシタＣ３の一方電極、抵抗Ｒ２５の一端及びバッファＢＦ１の入力に接続される。抵抗Ｒ２５の他端は抵抗Ｒ２６の一端及び基準電圧源３１の正極に接続され、抵抗Ｒ２６の他端はバッファＢＦ２の入力に接続され、キャパシタＣ３の他方電極は接地される。基準電圧源３１は正極から基準電圧ＶＲＥＦ１を付与し、負極は接地される。
【０００４】
オペアンプＯＰ２の反転入力は抵抗Ｒ２２を介してバッファＢＦ１の出力を受け、非反転入力は抵抗Ｒ２３を介してバッファＢＦ２の出力を受けるともに、抵抗Ｒ２７を介して基準電圧源３１の正極に接続される。なお、バッファＢＦ１，ＢＦ２はオペアンプＯＰ２の入力インピーダンスが回路の構成上高くないを考慮して、オペアンプＯＰ２の反転入力及び非反転入力に配置されている。
【０００５】
そして、オペアンプＯＰ２の出力が出力端子Ｐ２に接続されるとともに抵抗ＲＦＢを介して反転入力に帰還する。これら交流信号源ＳＩＧ１，キャパシタＣ２，Ｃ３、抵抗Ｒ２２〜Ｒ２７，ＲＦＢ、基準電圧源３１、オペアンプＯＰ２、バッファＢＦ１，ＢＦ２によって、差動増幅部が構成される。
【０００６】
入力バッファ部６におけるキャパシタＣ３とバランス抵抗Ｒ２４とによりＬＰＦ（ローパスフィルタ）が構成され、キャパシタＣ２とバランス抵抗Ｒ２４及び抵抗Ｒ２５の合成抵抗によりＨＰＦ（ハイパスフィルタ）が構成される。すなわち、上記ＬＰＦと上記ＨＰＦとの組合せによって一種のＢＰＦ（バンドパスフィルタ）となる。また、抵抗Ｒ２６は抵抗Ｒ２５によるバッファＢＦ１の入力部のバイアス電流分の誤差を補償するために設けられており、抵抗Ｒ２５の抵抗値と同値に設定される。
【０００７】
上記した入力バッファ部６における抵抗Ｒ２４，Ｒ２５，及びＲ２６は例えば、５ＫΩ，８００ＫΩ，及び８００ＫΩに設定され、キャパシタＣ２及びＣ３はそれぞれ１μＦ及び５ｐＦに設定される。
【０００８】
一方、端子Ｐ１に急速充放電回路５が接続される。急速充放電回路５はオペアンプＯＰ１、ＮＰＮバイポーラトランジスタＱ５、キャパシタＣ１１、抵抗Ｒ１１及び抵抗ＲＰＤから構成され、電源電圧Ｖcc，接地レベル間にキャパシタＣ１１、抵抗Ｒ１１及び抵抗ＲＰＤが直列に接続される。抵抗Ｒ１１，抵抗ＲＰＤ間のノードＮ１１にＮＰＮバイポーラトランジスタＱ５のベースが接続される。
【０００９】
オペアンプＯＰ１は反転入力に端子Ｐ１が接続され、非反転入力に基準電圧源３２の正極が接続され、出力が端子Ｐ１に接続されるとともに反転入力に帰還する。基準電圧源３２は正極から基準電圧ＶＲＥＦ２を付与し負極は接地される。基準電圧源３２の基準電圧ＶＲＥＦ２は電源投入直後に早期到達を所望する電圧であり、例えば、基準電圧ＶＲＥＦ１と同じ電圧等が考えられる。
【００１０】
基準電圧源３１，３２として、例えば、電源電圧Ｖccに基づき基準電圧ＶＲＥＦ１，ＶＲＥＦ２を生成するバンドギャップ（BAND GAP）回路が用いられる。バンドギャップ回路は電源電圧Ｖccとほぼ同時に安定した電圧まで立ち上がる基準電圧ＶＲＥＦ１，ＶＲＥＦ２を生成することができる。
【００１１】
ＮＰＮバイポーラトランジスタＱ５はエミッタが接地され、コレクタがオペアンプＯＰ１に接続されることによりオペアンプＯＰ１の駆動電流源として機能する。すなわち、ＮＰＮバイポーラトランジスタＱ５がオン状態のときオペアンプＯＰ１はイネーブル（動作可能）状態となり、オフ状態のときオペアンプＯＰ１はディスイネーブル（動作不能）状態となる。
【００１２】
このような構成の差動増幅回路は、交流信号源ＳＩＧ１から得られる交流信号に基づきオペアンプＯＰ２によって差動増幅動作を実行する。この際、交流信号がキャパシタＣ２を介して端子Ｐ１に与えられるが、キャパシタＣ２の容量値及び抵抗Ｒ２５の抵抗値が大きいと、端子Ｐ１の電位が端子Ｐ０の電位に追従するのに時間を要してしまうため、電源投入直後から正常に差動増幅動作を行うことが困難となる。なぜならば、キャパシタＣ２を充放電するための電流が抵抗Ｒ２５を経由するからである。
【００１３】
急速充放電回路５は上記不具合を解消するために追加された回路であり、キャパシタＣ１１，抵抗Ｒ１１，ＲＰＤによって、電源投入直後の所定期間のみノードＮ１１のＮＰＮバイポーラトランジスタＱ５のベースエミッタ間電位ＶBE（０．６〜０．７Ｖ）を上回るように設計されている。
【００１４】
したがって、ＮＰＮバイポーラトランジスタＱ５は、電源投入直後から所定期間オン状態となってオペアンプＯＰ１をイネーブル状態とし、オペアンプＯＰ１の出力によって端子Ｐ１は基準電圧ＶＲＥＦ２にかけて急速に充放電される。
【００１５】
その後、ＮＰＮバイポーラトランジスタＱ５がオフ状態となるとオペアンプＯＰ１をディスイネーブル状態となり、オペアンプＯＰ１の出力はハイインピーダンス状態なり、急速充放電回路５による急速充放電動作は終了する。
【００１６】
このように、急速充放電回路５は、電源投入直後の所定期間において、端子Ｐ１を急速に基準電圧ＶＲＥＦ２に充放電動作を実行することにより、差動増幅回路は、電源投入直後から正常に差動増幅動作を行うことができる。
【００１７】
【発明が解決しようとする課題】
従来の急速充放電回路を有する差動増幅回路は以上のように構成されており、急速充放電回路をオペアンプを用いて構成している。オペアンプは内部に位相補償用コンデンサ等を必要とし、チップサイズを縮小することに不適な回路素子であるため、差動増幅回路の集積化を損ねてしまうという問題点があった。
【００１８】
この発明は上記問題点を解決するためになされたもので、集積度を損ねることとなく、電源投入直後から正常な動作が可能な半導体集積回路を得ることを目的とする。
【００１９】
【課題を解決するための手段】
この発明に係る請求項１記載の半導体集積回路は、入力信号に基づきその電位が設定される端子を有し、該端子の電位に基づき所定の信号処理を行う信号処理部と、前記端子に接続され、電源投入直後の所定期間において前記端子を所定電位に向けて電位設定する電位設定回路とを備え、前記電位設定回路は、前記所定電位を付与する電圧源と、エミッタが前記端子に接続され、コレクタが前記所定電位を受ける第１のバイポーラトランジスタと、コレクタが前記端子に接続され、エミッタが前記所定電位を受ける第２のバイポーラトランジスタと、前記第１及び第２のバイポーラトランジスタに電源投入直後の前記所定期間、前記第１及び第２のバイポーラトランジスタがオン状態となるベース電位を供給するベース電位供給手段とを備え、前記信号処理部は、互いに差動対をなす第１及び第２の入力を有するオペアンプを用いた差動増幅部を含み、前記差動増幅部は、前記第１及び第２の入力に設けられる第１及び第２のバッファと、前記第１及び第２のバッファの入力の少なくとも一方に一端が接続され他端がフローティング状態にされるダミー抵抗をさらに備え、前記ダミー抵抗の抵抗値は、前記第１及び第２のバッファの入力部にそれぞれ設けられる抵抗の抵抗値が同程度になるように設定される。
【００２０】
また、請求項２の発明は、請求項１記載の半導体集積回路であって、前記第１及び第２のバイポーラトランジスタはそれぞれ第１及び第２の抵抗を介して前記ベース電位を受ける。
【００２２】
【発明の実施の形態】
＜実施の形態１＞
図１はこの発明の実施の形態１である差動増幅回路における急速充放電回路の内部構成を示す回路図である。なお、端子Ｐ１に接続される信号処理部である差動増幅部の構成は図７で示した従来構成と同様である。したがって、実施の形態１の差動増幅回路は、図７の回路構成において、端子Ｐ１の電位設定回路である急速充放電回路５が図１で示す急速充放電回路１に置き換わった構成となる。
【００２３】
同図に示すように、実施の形態１の急速充放電回路１は、ＮＰＮバイポーラトランジスタＱ１，Ｑ２、抵抗Ｒ１，Ｒ２、キャパシタＣ１及び基準電圧源３２から構成される。
【００２４】
電源電圧Ｖcc，接地レベル間にキャパシタＣ１及び抵抗Ｒ１が直列に接続され、キャパシタＣ１，抵抗Ｒ１間のノードＮ１が抵抗Ｒ２を介してＮＰＮバイポーラトランジスタＱ１及びＱ２のベースに共通接続される。
【００２５】
ＮＰＮバイポーラトランジスタＱ１は、コレクタが端子Ｐ１に接続され、エミッタが基準電圧源３２の正極に接続される。一方、ＮＰＮバイポーラトランジスタＱ２は、エミッタが端子Ｐ１に接続され、コレクタが基準電圧源３２の正極に接続される。基準電圧源３２は正極から基準電圧ＶＲＥＦ２を付与し負極は接地される。
【００２６】
キャパシタＣ１，抵抗Ｒ１及びＲ２からなる微分回路は、電源投入直後の所定期間（微分回路によって決定される時間）において、ＮＰＮバイポーラトランジスタＱ１，Ｑ２がオン状態となるベース電位を与え、所定時間経過後は接地レベルのベース電位を与えるベース電位供給手段として機能する。
【００２７】
以下、電源投入直後の所定期間における急速充放電回路１の動作について説明する。この期間において、端子Ｐ１の電位が基準電圧ＶＲＥＦ２より高い場合、ＮＰＮバイポーラトランジスタＱ１が正常状態でオンし、ＮＰＮバイポーラトランジスタＱ２が逆状態でオンする。
【００２８】
その結果、ＮＰＮバイポーラトランジスタＱ１のコレクタ電流及びＮＰＮバイポーラトランジスタＱ２のエミッタ電流によって端子Ｐ１から急速に放電することにより、端子Ｐ１を基準電圧ＶＲＥＦ２に向けて電位設定する。なお、逆状態とはコレクタとエミッタとが互いに逆の働きをする場合を意味する。
【００２９】
一方、端子Ｐ１の電位が基準電圧ＶＲＥＦ２より低い場合、ＮＰＮバイポーラトランジスタＱ２が正常状態でオンし、ＮＰＮバイポーラトランジスタＱ１が逆状態でオンする。したがって、端子Ｐ１をＮＰＮバイポーラトランジスタＱ１のエミッタ電流及びＮＰＮバイポーラトランジスタＱ２のコレクタ電流によって端子Ｐ１を急速に充電することにより、端子Ｐ１を基準電圧ＶＲＥＦ２に向けて電位設定する。
【００３０】
このように、実施の形態１の急速充放電回路１は、電源投入直後の所定期間において、端子Ｐ１を基準電圧ＶＲＥＦ２に向けて急速に充放電する動作を実行することにより、差動増幅回路は、電源投入直後から正常に差動増幅動作を行うことができる。
【００３１】
さらに、急速充放電回路１の回路構成は、オペアンプを用いることなく、主要部をＮＰＮバイポーラトランジスタＱ１，Ｑ２で構成するという比較的簡単な回路構成で実現することができるため、差動増幅回路のチップサイズの縮小が可能となり、集積度の向上を図ることができる。
【００３２】
加えて、ＮＰＮバイポーラトランジスタＱ１，Ｑ２はコレクタ飽和電圧（０．１〜０．３Ｖ程度）以上の電位差がコレクタ・エミッタ間に生じれば、オン動作を維持することができるため、端子Ｐ１の電位を基準電圧ＶＲＥＦ２の極近傍まで短時間で近づけることができる。
【００３３】
＜実施の形態２＞
実施の形態１の急速充放電回路１では、逆状態でオンするＮＰＮバイポーラトランジスタに関し、以下の不具合が生じる。
【００３４】
ＮＰＮバイポーラトランジスタでは、逆状態でオン動作してエミッタからコレクタに電流が流れる場合、その際の電流増幅率ｈFEは“１”前後となり、正常状態でオン動作するＮＰＮバイポーラトランジスタの電流増幅率ｈFEである５０〜３００に比べかなり低くなるため、ベース電流を無駄に消費してしまう。無駄なベース電流の消費は微分回路（キャパシタＣ１，抵抗Ｒ１，Ｒ２）によって設定する上記所定時間（電源投入直後にＮＰＮバイポーラトランジスタＱ１，Ｑ２をオン状態にさせる時間）にも大幅な計算誤差をもたらす不具合があった。
【００３５】
図３はＮＰＮバイポーラトランジスタの一般的な構造を示す断面図である。同図に示すように、Ｐ型基板１１上にＰ分離層１２によって分離されたＮエピタキシャル層１３が設けられる。このＮエピタキシャル層１３の表面内にＰベース領域１４及びＮ+コレクタ領域１５が選択的に形成され、Ｐベース領域１４の表面内にＮエミッタ領域１６が選択的に形成される。そして、Ｎ+コレクタ領域１５、Ｐベース領域１４及びＮエミッタ領域１６にコレクタ端子２１、ベース端子２２及びエミッタ端子２３がそれぞれ設けられる。図３で示す構造では、Ｎエミッタ領域１６、Ｐベース領域１４及びＮ+コレクタ領域１５からなるＮＰＮバイポーラトランジスタが構成される。
【００３６】
ＮＰＮバイポーラトランジスタは一般的に図３で示す構造を呈しているため、コレクタ電位がベース電位よりも低下すると、Ｐベース領域１４、Ｎエピタキシャル層１３及びＰ型基板１１からなるＰＮＰ寄生バイポーラトランジスタＴ１１が動作する。図４は本来のＮＰＮバイポーラトランジスタＱ１１に寄生するＰＮＰ寄生バイポーラトランジスタＴ１１を示す回路図である。同図において、ＮＰＮバイポーラトランジスタＱ１１はＮエミッタ領域１６、Ｐベース領域１４及びＮ+コレクタ領域１５からなるＮＰＮバイポーラトランジスタを意味する。
【００３７】
上記したＰＮＰ寄生バイポーラトランジスタＴ１１が動作するとリーク電流の増大を招くため、ＮＰＮバイポーラトランジスタＱ１１のアナログスイッチとしての効果を劣化させてしまう不具合があった。
【００３８】
このような逆状態でオン動作を行うバイポーラトランジスタによる不具合の解消を図ったのが実施の形態２の差動増幅回路である。
【００３９】
図２はこの発明の実施の形態２である差動増幅回路における急速充放電回路の構成を示す回路図である。なお、端子Ｐ１に接続される差動増幅部の構成は図７で示した従来構成と同様である。したがって、実施の形態２の差動増幅回路は、図７で示す回路構成において、急速充放電回路５が図２で示す急速充放電回路２に置き換わった回路構成となる。
【００４０】
図２に示すように、急速充放電回路２のＮＰＮバイポーラトランジスタＱ１及びＱ２はそれぞれバランス抵抗Ｒ３及びＲ４を介して抵抗Ｒ２の一端と接続される。なお、他の構成は図１で示した実施の形態１の急速充放電回路１と同様であるため、説明を省略する。
【００４１】
このような構成において、実施の形態２の急速充放電回路２は、実施の形態１の急速充放電回路１と同様、電源投入直後の所定期間において、端子Ｐ１を急速に基準電圧ＶＲＥＦ２に充放電する動作を実行することにより、差動増幅回路は、電源投入直後から正常に差動増幅動作を行うことができ、実施の形態１の差動増幅回路と同様の効果を奏する。
【００４２】
さらに、実施の形態２の急速充放電回路２は、バランス抵抗Ｒ３，Ｒ４によって、ＮＰＮバイポーラトランジスタＱ１，Ｑ２のうち逆状態でオン動作するバイポーラトランジスタに流れるベース電流を、ベース電流がバランス抵抗Ｒ３，Ｒ４を流れることによる電圧降下によって効果的に抑制することにより、逆状態でオン動作を行うバイポーラトランジスタに関する上述した不具合を解消することができる。
【００４３】
以下、不具合を解消する点について具体例を挙げて詳述する。図１で示した実施の形態１の構成で、ＮＰＮバイポーラトランジスタＱ１，Ｑ２用の共通ベース電流ＩBが１０ｍＡで、端子Ｐ１から基準電圧源３２へ電流が流れる際に、正常状態でオン動作を行うＮＰＮバイポーラトランジスタＱ１の電流増幅率ｈFEが「１００」で、逆状態でオン動作を行うＮＰＮバイポーラトランジスタＱ２の電流増幅率ｈFEが「１」である仮定条件を設定する。
【００４４】
この仮定条件のとき、共通ベース電流ＩBのほとんど全てである９．９ｍＡがＮＰＮバイポーラトランジスタＱ２のベース電流ＩB（Ｑ２）となり、ＮＰＮバイポーラトランジスタＱ１のベース電流ＩB（Ｑ１）は“０”に近い０．１ｍＡとなる。よって、端子Ｐ１から基準電圧源３２へ放電される電流量も１９．９ｍＡとなる。
【００４５】
一方、実施の形態２の構成で、バランス抵抗Ｒ３及びＲ４の抵抗値を共に２０Ωとすると、実施の形態１の同様の仮定条件のとき、共通ベース電流ＩBの大半がバランス抵抗Ｒ４を流れると、バランス抵抗Ｒ４による電圧降下で約０．２Ｖ低下するため、相対的にＮＰＮバイポーラトランジスタＱ１のベース電位がＮＰＮバイポーラトランジスタＱ２より高くなり、ＮＰＮバイポーラトランジスタＱ１のベース電流として共通ベース電流ＩBの一部が流れだし、ＮＰＮバイポーラトランジスタＱ１，Ｑ２のベース電位との関連でＩB（Ｑ２）とＩB（Ｑ１）とは所定の電流量でバランスする。
【００４６】
仮に、ＩB（Ｑ１）＝１ｍＡ、ＩB（Ｑ２）＝９ｍＡでバランスした場合、ＮＰＮバイポーラトランジスタＱ１によって１００ｍＡの電流を放電することができ、ＮＰＮバイポーラトランジスタＱ２によって９ｍＡの電流を放電することができる。したがって、端子Ｐ１から基準電圧源３２へ放電される電流量も１０９ｍＡとなるため、共通ベース電流ＩBを実施の形態１に比べて５倍以上に有効に活用することができる。
【００４７】
さらに、逆状態でオン動作するバイポーラトランジスタＱ２に、より少ないベース電流を供給することにより、バイポーラトランジスタＱ２に付随する寄生バイポーラトランジスタの動作を効果的に抑制することができる。特に、寄生バイポーラトランジスタは高温時に動作し易いため、実施の形態２の差動増幅回路は高温時の動作特性の劣化の改善を図ることができる。
【００４８】
＜実施の形態３＞
図５はこの発明の実施の形態３である差動増幅回路の構成を示す回路図である。同図に示す急速充放電回路３は、実施の形態１の急速充放電回路１、実施の形態２の急速充放電回路２あるいは従来の急速充放電回路５のいずれであっても良い。
【００４９】
図５に示すように、差動増幅部における入力バッファ部６において、新たに設けられたダミー抵抗Ｒ５の一端がバッファＢＦ２の入力に接続され、他端がフローティング状態となっている。このダミー抵抗Ｒ５の抵抗値はバッファＢＦ１の入力部に接続される抵抗Ｒ２４の抵抗値と同じ抵抗値に設定される。
【００５０】
図６は、抵抗Ｒ２４〜Ｒ２６及びＲ５として用いられる拡散抵抗の一般的な構造を示す断面図である。同図に示すように、Ｐ型基板１１上にＰ分離層１２によって分離されたＮエピタキシャル層１３が設けられる。Ｎエピタキシャル層１３の表面内に選択的にＮ拡散領域１７及び拡散抵抗領域１８が設けられる。拡散抵抗領域１８の両端部に抵抗端子２４，２５が設けられる。
【００５１】
したがって、抵抗端子２４，２５間の拡散抵抗領域１８である拡散抵抗Ｒ１８が形成される。この拡散抵抗Ｒ１８が図５の抵抗Ｒ２４〜Ｒ２６、Ｒ５等として用いられる。また、Ｎ拡散領域１７には電源端子２６が設けられ、電源端子２６にＮエピタキシャル層１３の電位固定用の電源電圧Ｖccが印加される。
【００５２】
このように、拡散抵抗を用いる場合、拡散抵抗領域１８とＮエピタキシャル層１３とによって寄生ダイオードＤ１１が生じる構造となっている。Ｎエピタキシャル層１３が電源電圧Ｖccに固定されて寄生ダイオードＤ１１は逆バイアスされているため、通常は、電源から寄生ダイオードＤ１１を介して拡散抵抗Ｒ１８にリーク電流が流れることはない。
【００５３】
しかし、百数十度の高温状態となると、徐々にリーク電流が流れだし、ＨＰＦの時定数を高くするために抵抗Ｒ２５（Ｒ２６）の抵抗値を大きな値に設定していると、寄生ダイオードＤ１１を介したリーク電流の影響が問題となってくる。
【００５４】
実施の形態３の差動増幅回路は、抵抗Ｒ２５及び抵抗Ｒ２６の抵抗値は同一に設定されている上、新たに追加したダミー抵抗Ｒ５の抵抗値が抵抗Ｒ２４の抵抗値と同一値に設定されているため、バッファＢＦ１の入力部の抵抗Ｒ２４，Ｒ２５に生じるリーク電流と、バッファＢＦ２の入力部の抵抗Ｒ２６，Ｒ５に生じるリーク電流とが等しくなる。
【００５５】
すなわち、実施の形態３の差動増幅回路では、抵抗Ｒ２４によるリーク電流を新たに設けたダミー抵抗Ｒ５のリーク電流によって補償することにより、バッファＢＦ１，ＢＦ２を介して与えられるオペアンプＯＰ２への反転入力と非反転入力とによる差動入力にリーク電流による悪影響が生じない。その結果、実施の形態３の差動増幅回路は、高温時においても動作特性が劣化することはないとい効果を奏する。
【００５６】
なお、ダミー抵抗Ｒ５の他端はフローティング状態であるため、高温時に抵抗Ｒ２４と同程度のリーク電流が生じるだけであり、差動増幅回路の通常の動作には全く関与しない。
【００５７】
【発明の効果】
以上説明したように、この発明における請求項１記載の半導体集積回路は、電源投入直後の所定期間において、所定電位と端子の電位との大小関係によって、第１及び第２のバイポーラトランジスタのうち一方が正常状態、他方が逆状態（エミッタとコレクタが逆に用いられる）でオン動作することにより、上記端子を所定電位に向けて電位設定することができる。
【００５８】
電位設定回路中の主要な構成要素は、第１及び第２のバイポーラトランジスタであるため、比較的簡単な回路構成で実現することができ、半導体集積回路のチップサイズの縮小が可能となり、集積度の向上を図ることができる。
【００５９】
また、第１及び第２のバイポーラトランジスタは端子の電位と所定電位との電位差がコレクタ飽和電圧以上であればオン動作が可能であるため、より急速に端子の電位を所定電位の極近傍まで近づけることができる。
加えて、請求項１記載の半導体集積回路は、ダミー抵抗の存在により、第１及び第２のバッファの入力に設けられる抵抗にリーク電流が流れる場合に、第１及び第２のバッファの入力に同程度のリーク電流が発生するため、オペアンプの第１及び第２の入力による差動入力に悪影響が生じることはなく、リーク電流によって差動増幅部の動作特性が劣化することはない。
【００６０】
請求項２記載の半導体集積回路において、第１及び第２のバイポーラトランジスタは第１及び第２の抵抗を介してベース電位を受けるため、第１及び第２の抵抗をベース電流が流れることによる電圧降下によって、第１及び第２の抵抗が存在しない場合にくらべて、正常状態でオン動作するバイポーラトランジスタに、より多くのベース電流が供給される。
【００６１】
その結果、逆状態でオン動作するバイポーラトランジスタより大きな電流増幅率を有する、正常状態でオン動作するバイポーラトランジスタに、より多くのベース電流を供給することにより、ベース電流を有効に活用することができる。
【００６２】
加えて、逆状態でオン動作するバイポーラトランジスタに、より少ないベース電流を供給することにより、逆状態でオン動作するバイポーラトランジスタに付随する寄生バイポーラトランジスタの動作を効果的に抑制することができる。
【図面の簡単な説明】
【図１】 実施の形態１の差動増幅回路における急速充放電回路の内部構成を示す回路図である。
【図２】 実施の形態２の差動増幅回路における急速充放電回路の構成を示す回路図である。
【図３】 ＮＰＮバイポーラトランジスタの一般的な構造を示す断面図である。
【図４】 寄生バイポーラトランジスタを示す回路図である。
【図５】 この発明の実施の形態３である差動増幅回路の構成を示す回路図である。
【図６】 拡散抵抗の一般的な構造を示す断面図である。
【図７】 急速充電回路を有する従来の差動増幅回路を示す回路図である。
【符号の説明】
１〜３ 急速充放電回路、Ｑ１，Ｑ２ ＮＰＮバイポーラトランジスタ、Ｒ３，Ｒ４ バランス抵抗、Ｒ５ ダミー抵抗。
Claims (2)
- 入力信号に基づきその電位が設定される端子を有し、該端子の電位に基づき所定の信号処理を行う信号処理部と、
前記端子に接続され、電源投入直後の所定期間において前記端子を所定電位に向けて電位設定する電位設定回路とを備え、
前記電位設定回路は、
前記所定電位を付与する電圧源と、
エミッタが前記端子に接続され、コレクタが前記所定電位を受ける第１のバイポーラトランジスタと、
コレクタが前記端子に接続され、エミッタが前記所定電位を受ける第２のバイポーラトランジスタと、
前記第１及び第２のバイポーラトランジスタに電源投入直後の前記所定期間、前記第１及び第２のバイポーラトランジスタがオン状態となるベース電位を供給するベース電位供給手段とを備え、
前記信号処理部は、互いに差動対をなす第１及び第２の入力を有するオペアンプを用いた差動増幅部を含み、
前記差動増幅部は、
前記第１及び第２の入力に設けられる第１及び第２のバッファと、
前記第１及び第２のバッファの入力の少なくとも一方に一端が接続され他端がフローティング状態にされるダミー抵抗をさらに備え、前記ダミー抵抗の抵抗値は、前記第１及び第２のバッファの入力部にそれぞれ設けられる抵抗の抵抗値が同程度になるように設定される、
半導体集積回路。 - 請求項１記載の半導体集積回路であって、
前記第１及び第２のバイポーラトランジスタはそれぞれ第１及び第２の抵抗を介して前記ベース電位を受ける、
半導体集積回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000225232A JP4272335B2 (ja) | 2000-07-26 | 2000-07-26 | 半導体集積回路 |
| US09/739,775 US6396319B2 (en) | 2000-07-26 | 2000-12-20 | Semiconductor integrated circuit with quick charging/discharging circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000225232A JP4272335B2 (ja) | 2000-07-26 | 2000-07-26 | 半導体集積回路 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002043872A JP2002043872A (ja) | 2002-02-08 |
| JP2002043872A5 JP2002043872A5 (ja) | 2006-03-23 |
| JP4272335B2 true JP4272335B2 (ja) | 2009-06-03 |
Family
ID=18719043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000225232A Expired - Fee Related JP4272335B2 (ja) | 2000-07-26 | 2000-07-26 | 半導体集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6396319B2 (ja) |
| JP (1) | JP4272335B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7081196B2 (en) * | 2001-05-10 | 2006-07-25 | Mark Cullen | Treatment of crude oil fractions, fossil fuels, and products thereof with sonic energy |
| JP2004235577A (ja) | 2003-01-31 | 2004-08-19 | Nec Electronics Corp | 電圧制御可変容量素子 |
| JP4723546B2 (ja) * | 2007-09-18 | 2011-07-13 | シチズンホールディングス株式会社 | 変調回路 |
| US20100075537A1 (en) * | 2008-09-23 | 2010-03-25 | Mcintire James F | Connector for terminating a ribbon cable |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3968437A (en) * | 1972-11-15 | 1976-07-06 | U.S. Philips Corporation | Receiver including an automatic tuning correction suppression circuit coupled to a tuning member |
| JPH01280905A (ja) | 1988-05-06 | 1989-11-13 | Mitsubishi Petrochem Co Ltd | センサアンプ |
| US5349242A (en) * | 1990-11-15 | 1994-09-20 | Kabushiki Kaisha Toshiba | Bidirectional switch circuit with automatic return-current path selector |
| JPH0522043A (ja) | 1991-07-09 | 1993-01-29 | Mitsubishi Electric Corp | 入力バイアス回路 |
| JPH06104660A (ja) | 1992-09-17 | 1994-04-15 | Fujitsu Ltd | 交流増幅回路 |
| DE69406942T2 (de) * | 1993-09-16 | 1998-03-19 | Quality Semiconductor Inc | Abtastprüfungsschaltung mit schnellem übertragungsgateschalter |
| US5832305A (en) * | 1996-12-02 | 1998-11-03 | Ncr Corporation | Multiple stage analog bi-directional selector utilizing coupled pairs of bi-polar junction transistors connected to pull-up resistors |
| TW359025B (en) * | 1997-10-07 | 1999-05-21 | Winbond Electronics Corp | Static discharge protection circuit having silicon control rectifier |
| TW380314B (en) * | 1998-01-23 | 2000-01-21 | United Microelectronics Corp | Bi-directional transistor device |
-
2000
- 2000-07-26 JP JP2000225232A patent/JP4272335B2/ja not_active Expired - Fee Related
- 2000-12-20 US US09/739,775 patent/US6396319B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002043872A (ja) | 2002-02-08 |
| US20020014911A1 (en) | 2002-02-07 |
| US6396319B2 (en) | 2002-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2669389B2 (ja) | 電圧電流変換回路 | |
| JP4272335B2 (ja) | 半導体集積回路 | |
| JP4031043B2 (ja) | 温度補償を有する基準電圧源 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP4413225B2 (ja) | 電流ミラー | |
| US4300103A (en) | Push-pull amplifier | |
| JPH0370204A (ja) | 電流差分及び動作増幅器組合せ回路 | |
| JPH0851324A (ja) | バッファアンプ | |
| JPH04127703A (ja) | 演算増幅回路 | |
| JP2607970B2 (ja) | オフセットキャンセル回路 | |
| JP2647725B2 (ja) | 電圧比較器 | |
| JP3600187B2 (ja) | エミッタフォロワ回路 | |
| JP3400354B2 (ja) | 電流源回路 | |
| JP3784910B2 (ja) | 出力回路 | |
| JP3747591B2 (ja) | 半導体回路 | |
| JP3181849B2 (ja) | 可変コンダクタンス回路 | |
| JP2001177375A (ja) | リップルフィルタ回路とこれを用いた増幅器 | |
| JP3484922B2 (ja) | アーリー効果補正回路 | |
| JP5350882B2 (ja) | 容量増倍回路 | |
| JPH06260925A (ja) | レベルシフト回路 | |
| JPH11202004A (ja) | コンパレータ回路 | |
| JP3317922B2 (ja) | 半導体装置内蔵用のスイッチ回路 | |
| JP5350889B2 (ja) | 抵抗増倍回路 | |
| JP3826463B2 (ja) | サンプルホールド回路 | |
| JPH04278611A (ja) | 定電流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060206 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060206 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080522 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080711 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080711 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090224 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090227 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140306 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |