JP4031043B2 - 温度補償を有する基準電圧源 - Google Patents
温度補償を有する基準電圧源 Download PDFInfo
- Publication number
- JP4031043B2 JP4031043B2 JP53074097A JP53074097A JP4031043B2 JP 4031043 B2 JP4031043 B2 JP 4031043B2 JP 53074097 A JP53074097 A JP 53074097A JP 53074097 A JP53074097 A JP 53074097A JP 4031043 B2 JP4031043 B2 JP 4031043B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- current
- reference voltage
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
第1の抵抗、並びにベース及び前記第1の接続端子と端子2の共通端子との間に直列に接続したコレクタ−エミッタ通路を有する第1のトランジスタと、
前記第1の共通端子と第2の接続端子との間に接続した第2の抵抗と、
前記第2の接続端子と第2の共通端子との間に接続したコレクタ−エミッタ通路及び前記第1のトランジスタのベースに結合したベースを有するダイオード接続したダイオード2のトランジスタと、
前記第1の共通端子と第1の接続端子との間に接続した第3の抵抗と、
前記第1の共通端子と出力端子との間に接続した第4の抵抗と、
ベース、エミッタ及びコレクタを有し、これらが第1の接続端子、第2の共通端子及び出力端子にそれぞれ結合されている第3のトランジスタとを具える基準電圧源に関するものである。
このような基準電圧源は、国際公開番号WO/95/27938として公開された国際出願から既知であり、特にその公報の第11図から既知である。この既知の基準電圧源は、第3の抵抗に直列に接続した半導体接合を有している。この第3のトランジスタは、第1の接続端子と第2の接続端子との間の電圧差をほぼ零にする差動増幅器として動作している。この結果、第2の接続端子は、第1のトランジスタ、第2の抵抗及び第2のトランジスタにより構成される第1の電流ミラーの入力端子としてみなすことができ、その出力端子は第1の接続端子により形成される。第1の電流ミラーは、第1の抵抗の両端間に現れる第1及び第2のトランジスタのベース−エミッタ接合間の電圧差により生ずる正のTCを有する電流伝達特性を有する。差動増幅器、第2の抵抗及び半導体接合を有する回路形態は、第1のトランジスタを流れる電流と第2のトランジスタを流れる電流との間に所定の比率を与えることになる。この回路形態は、電流伝達特性が負のTCを有する第2の電流ミラーとして動作する。2個の電流ミラーの組合せの結果として、2個の温度係数が合成され、第1の共通端子又は第2の共通端子の電流の和は第1及び第2の抵抗並びに第1及び第2のトランジスタの電流密度間の比率を適切に選択することにより符号及び値が調整されるTCを有している。この電流和は第4の抵抗も流れる。従って、所定の温度範囲にわたってほぼ零のTCを有する電圧を出力端子26に発生させることができる。
本発明の目的は、性能が改善された基準電圧源を提供することにある。この目的のため、本発明による基準電圧源は、冒頭部で述べた型式の基準電圧源において、第1の共通端子、第2の共通端子、第1の接続端子、第2の接続端子、及び出力端子と、
第1の抵抗、並びにベース及び前記第1の接続端子と端子2の共通端子との間に直列に接続したコレクタ−エミッタ通路を有する第1のトランジスタと、
前記第1の共通端子と第2の接続端子との間に接続した第2の抵抗と、
前記第2の接続端子と第2の共通端子との間に接続したコレクタ−エミッタ通路及び前記第1のトランジスタのベースに結合したベースを有するダイオード接続したダイオード2のトランジスタと、
前記1の共通端子と第1の接続端子との間に接続した第3の抵抗と、
前記第1の共通端子と出力端子との間に接続第4の抵抗と、
ベース、エミッタ及びコレクタを有し、これらが第1の接続端子、第2の共通端子及び出力端子にそれぞれ結合されている第3のトランジスタとを具える基準電圧源において、さらに、ベース、エミッタ及びコレクタを有する第4のトランジスタを具え、前記第3のトランジスタが前記第4のトランジスタのエミッタに結合したベースを有し、第4のトランジスタが第1の接続端子に接続したベースを有し、第4のトランジスタが前記出力端子に接続したコレクタを有することを特徴とする。
第4のトランジスタのベース−エミッタ接合は、既知の基準電圧源の第3の抵抗に直列に接続した半導体接合の機能を果たす。これは、この回路形態の基本動作に影響を及ぼすことはない。第4のトランジスタは第3のトランジスタと一緒になって高電流ゲインを有するダーリントン回路を形成する。この高電流ゲインは、基準電圧源の出力インピダンスを一層小さくするように寄与する。第1の接続端子の負荷の減少により、当面の基準電圧及びTCに関して一層精度が高くなる。
基準電圧源の実施例は、第4のトランジスタが、電流伝導素子を介して前記第2の共通端子に結合したエミッタを有することを特徴とする。この電流伝導素子は電流源又は抵抗とすることができ、この素子によりバイアス電流が第4のトランジスタに供給される。この結果、第4トランジスタのベース電流の拡散効果が比較的小さくなり、精度が改善される。
基準電圧源の別の実施例は、電流伝導素子が、前記第4のトランジスタのエミッタと第2の共通端子との間に接続したコレクタ−エミッタ通路を有すると共に前記第2のトランジスタのベースに接続したベースを有する第5のトランジスタを具えることを特徴とする。この第5のトランジスタは、電流強度が第2のトランジスタを流れる電流と関連する電流を有する電流源として動作する。この結果、第4のトランジスタのベース電流は第1及び第2のトランジスタのベース電流の和と関係し、発生する基準電圧の拡がりが減少する。
以下添付図面に基づき本発明を詳細に説明する。
図1は従来の基準電圧源の基本回路を示す。
図2は従来の基準電圧源の基本回路を示す。
図3は従来の基準電圧源を示す。
図4は従来の基準電圧源を示す。
図5は本発明による基準電圧源の実施例を示す。
図6は本発明による基準電圧源の実施例を示す。
上記図面において、同様な機能及び目的を有する素子には同一符号を付することにする。
図1は本発明の基礎となる従来の基準電圧源の一般的な回路構成を示す。第1の共通端子2、第2の共通端子4、第1の接続端子6、及び第2の接続端子8が設けられている。第1の半導体接合部10及び第1の抵抗12を第1の接続端子6と第2の共通端子4との間に直列に接続する。第2の半導体接合部14を第2の接続端子8と第2の共通端子4との間に接続する。第2の抵抗16を第2の接続端子8と第1の共通端子2との間に接続する。第3の抵抗30に直列に接続した第3の半導体接合部18を第1の接続端子6と第1の共通端子2との間に接続する。さらに、非反転端子22及び反転端子24並びに出力部26を有する差動増幅器20を設け、これら入力部のうちの一方の入力部を第1の接続端子6に接続し他方の入力部を第2の接続端子8に結合し、出力部は第1の共通端子2に結合する。第2の共通端子4は接地されている電源端子32に接続する。第1の電流I1は第1の共通端子2から第2の接続端子8を介して第2の共通端子4に流れる。第2の電流I2は第1の共通端子2から第2の接続端子6を介して第2の共通端子4に流れる。和電流I1+I2を差動増幅器20の出力部26から第1の共通端子2に供給し、この和電流は第2の共通端子4を経て第1の電源端子32に流れる。非反転端子22及び反転端子24への入力電流は無視することができる。差動増幅器20は第1の接続端子6と第2の接続端子8との間の電圧差を極めて小さくする。
以下の検討において、第3の抵抗30の値は零Ωであるとする。第2の抵抗16の両端間の電圧は、第3の半導体接合部18の接合電圧Vbe3に等しい。従って、第2の抵抗16を流れる電流I1は以下の式により規定される。
ここで、R2は第2の抵抗16の抵抗値である。電流I2は以下の式に従う。
ここで、VTは熱ポテンシャル(kT/q)であり、R1は第1の抵抗12の抵抗値であり、A1は第1の半導体接合部10の面積であり、A2は第2の半導体接合部14の面積である。式(2)は既知である。別の細部については、例えばIEEE Journal of Solid State Circuit,Vol.SC-8,No.3,June 1973,pp.222-226,「A Precision Reference Voltage Source」を参照されたい。
既知のように、接合電圧Vbe3は負の温度係数TCを有しているから、式(1)は負の温度係数(TC)を有する電流伝達特性を有する第1の電流ミラー効果を表すものとみなすことができる。式(2)は正の温度係数TCを有する第2の電流ミラーの動作を表す。温度Tが上昇すると、接合電圧Vbe3つまり第1の電流I1は減少する。一方、第1の電流I1の減少は、比I2/I1の正の温度係数TCによる第2の電流の増加により補償される。従って、和電流I1+I2は正又は負、或いはほぼ零のTCを有することができる。第3の半導体接合部18に対して直列に第3の抵抗30を配置することにより、第1の電流ミラーの比較的大きな負のTCを減少することができる。正のTCを有する第2の電流I2は第3の抵抗30を流れ、第3の抵抗の両端間に正のTCを有する電圧降下が発生する。この電圧降下の正のTCは接合部電圧Vbe3の負のTCを減少させる。第3の半導体接合部18は、ある範囲内で自由に選択できるTCを有する基準電圧源及び自由に選択できる正規の電圧を有する基準電圧源を実現できる付加的な自由度を与える。
第1の半導体接合部10、第2の半導体接合部14及び第3の半導体接合部18はダイオードとして図示したが、コレクタとベースとの相互接続したトランジスタで構成することができる。第1の半導体接合部10、第2の半導体接合部14及び第3の半導体接合部18の降下は別の態様で得ることもできる。図2は図1の回路の変形例を示す。図2において、第1の半導体接合部10は第1のトランジスタ34のベース−エミッタ接合とし、そのコレクタは第1の接続端子6に結合し、そのエミッタは第1の抵抗12に接続する。第2の半導体接合部14はダイオード接続したダイオード2のトランジスタ36のベース−エミッタ接合とし、のベースは第1トランジスタ34のベースに接続しそのコレクタは第2の接続端子8に結合する。
ほぼ零のTCを有する和電流I1+I2を得る必要がある場合、第1電流I1の減少は比I2/I1の正の温度係数TCによる第2の電流の増加を補償する。従って、和電流I1+I2はほぼ零のTCが与えられることができる。一方、意図的に全補償以下に設定することもでき、この場合和電流は正のTCを有することになる。図3はこのような回路装置を示す。この回路は図1の変形に基づいているが、図2に示す変形も同様に適当である。差動増幅器20の出力部26は第4の抵抗58を介して第1の共通端子2に接続する。第1の電源端子32からスタートし、出力部26の電圧は、第2の半導体接合部14の接合部電圧Vbe14と、第3の抵抗30の電圧降下Ur30と、第3の半導体接合部18の接合部電圧Vbe18と、第4の抵抗58の電圧降下Ur58との和に等しいことが見い出される。前述したように、正のTCを有する電流I2が第3の抵抗30を流れる。同様に正のTCを有する和電流I1+I2が第4の抵抗58を流れる。従って、第3の抵抗30及び第4の抵抗58の両端間の電圧和は、2個の半導体接合部の負のTCを補償する正のTCを有することができる。従って、TCがほぼ零で抵抗12,16,30及び58の選択により決定できる大きさの電圧を出力部26に発生することができる。
図3の差動増幅器20は、図2に示す変形例に基づく場合相当簡単にすることができる。この結果を図4に示す。差動増幅器20は第3のトランジスタ70を有し、そのエミッタ、ベース及びコレクタを第1の電源端子32、第2接続端子6及び非反転出力部26にそれぞれ接続する。出力部26は第5の抵抗72を介して第2の電源端子54に接続する。一方、第5の抵抗の代わりに、電圧源を用いることもできる。第3のトランジスタ70のベースは反転入力部として機能する。第3のトランジスタ70のエミッタは非反転入力部として機能し、第2のトランジスタ36のベース−エミッタ接合部を介して第2の接続端子8に結合して第3のトランジスタ70のベース−エミッタオフセット電圧を補償する。
図5は本発明による基準電圧源を示す。半導体接合部18の機能は第4のトランジスタのベース−エミッタ接合により行い、このトランジスタのベースは第1の接続端子6に接続し、エミッタは第3のトランジスタ70のベースに接続し、コレクタは出力部26に接続する。半導体接合部18は省略し、第3の抵抗30は第1の接続端子6と第1の共通端子2との間に直接接続する。この構成の結果として、第3のトランジスタのベースと第1の共通端子2との間の電圧差は同一に維持される。第4トランジスタ80のエミッタの電圧は第2の接続端子8の電圧に等しくなる。従って、2個の非線型電流ミラーに基づく上述した解析は有効である。第3のトランジスタ70及び第4のトランジスタ80は一緒になって、高電流ゲインを有するダーリントントランジスタを構成する。この結果第1接続端子6の負荷は大幅に減少するので、発生する基準電圧の精度が増大する。さらに、より大きい電流ゲインにより、出力端子26の出力インピダンスは減少し、この結果として基準電圧Vzは出力部26を流れる電流I2の変化にほとんど依存しない。これらの性能によりこの基準電圧源は電子ツェナダイオードとして用いるのに極めて好適になり、その場合出力部26及び第1の電源端子32はツェナダイオードの接続端子としてみなすべきである。基準電圧VZは抵抗を適当に選択することにより自由に選択することができる。下側の限界は約2.7Vであり、その場合第4の抵抗58の値はほぼ零になる。上側の限界は第3トランジスタ70の最大許容コレクタ−エミッタ電圧により決められる。
所望の場合、第4トランジスタ80のエミッタと第1の電源端子32との間に接続した選択的な電流源82により第4のトランジスタ80の電流を固定することができる。この目的のため、電流源の代わりに抵抗を用いることができることに注意されたい。図6は、電流源が第5のトランジスタ84を有する実施例を示し、このトランジスタのベース、エミッタ及びコレクタはそれぞれ第2トランジスタ36のベース、第1の電源端子32及び第4トランジスタ80のエミッタに接続する。この結果、良好に規定されたバイアス電流が第4トランジスタ80を流れる。
以下の値は単なる目安であり、基準電圧源の設計に用いられる素子を示す。比較的小さい抵抗値及び関連する電流枝路の対応する電流レベルを用いて同様な結果を得ることができる。
トランジスタ36,7080及び84のエミッタ領域は互いに等しくし、トランジスタ34のエミッタ領域はトランジスタ36の領域の4倍にする。
この場合、TCは基準温度TREFでほぼ零になる。TCがほぼ零になる基準温度は例えば27°のような別の値を与えることができる。
【図面の簡単な説明】
図1は従来の基準電圧源の基本回路を示す。
図2は従来の基準電圧源の基本回路を示す。
図3は従来の基準電圧源を示す。
図4は従来の基準電圧源を示す。
図5は本発明による基準電圧源の実施例を示す。
図6は本発明による基準電圧源の実施例を示す。
Claims (3)
- 第1の共通端子、第2の共通端子、第1の接続端子、第2の接続端子、及び出力端子と、
前記第1の接続端子と前記第2の共通端子との間に直列に接続したコレクタ−エミッタ通路を有する第1のトランジスタ及び第1の抵抗と、
前記第1の共通端子と前記第2の接続端子との間に接続した第2の抵抗と、
前記第2の接続端子と前記第2の共通端子との間に接続したコレクタ−エミッタ通路及び前記第1のトランジスタのベースに結合したベースを有するダイオード接続した第2のトランジスタと、
前記第1の共通端子と前記第1の接続端子との間に接続した第3の抵抗と、
前記第1の共通端子と前記出力端子との間に接続した第4の抵抗と、
ベース、前記第2の共通端子に結合されたエミッタ及び前記出力端子に結合されたコレクタを有する第3のトランジスタと、
前記第1の接続端子に接続されたベース,前記第3のトランジスタのベースに結合されたエミッタ及び前記出力端子に結合されたコレクタを有する第4トランジスタとを具えることを特徴とする基準電圧源。 - 請求項1に記載の基準電圧源において、前記第4のトランジスタのエミッタと前記第2の共通端子との簡に電流伝導素子を介挿したことを特徴とする基準電圧源。
- 請求項2に記載の基準電圧源において、前記電流伝導素子を、前記第4のトランジスタのエミッタと前記第2の共通端子との間に接続されたコレクタ−エミッタ通路を有すると共に前記第2のトランジスタのベースに接続されたベースを有する第5のトランジスタで構成したことを特徴とする基準電圧源。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL96200517.9 | 1996-02-28 | ||
EP96200517 | 1996-02-28 | ||
PCT/IB1997/000064 WO1997032245A1 (en) | 1996-02-28 | 1997-01-31 | Reference voltage source with temperature compensation |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11505053A JPH11505053A (ja) | 1999-05-11 |
JP4031043B2 true JP4031043B2 (ja) | 2008-01-09 |
Family
ID=8223725
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP53074097A Expired - Fee Related JP4031043B2 (ja) | 1996-02-28 | 1997-01-31 | 温度補償を有する基準電圧源 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5808507A (ja) |
EP (1) | EP0856168A1 (ja) |
JP (1) | JP4031043B2 (ja) |
KR (1) | KR19990008200A (ja) |
WO (1) | WO1997032245A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5949277A (en) * | 1997-10-20 | 1999-09-07 | Vlsi Technology, Inc. | Nominal temperature and process compensating bias circuit |
US6181142B1 (en) * | 1998-07-21 | 2001-01-30 | Ade Corporation | Nonlinear current mirror for loop-gain control |
DE19844741C1 (de) * | 1998-09-29 | 2000-06-08 | Siemens Ag | Schaltungsanordnung zur Arbeitspunktstabilisierung eines Transistors |
US6184743B1 (en) * | 1998-11-12 | 2001-02-06 | International Business Machines Corporation | Bandgap voltage reference circuit without bipolar transistors |
RU2461048C1 (ru) * | 2011-06-08 | 2012-09-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") | Источник опорного напряжения |
US9088252B2 (en) * | 2013-03-05 | 2015-07-21 | Richwave Technology Corp. | Fixed voltage generating circuit |
US20140253087A1 (en) * | 2013-03-05 | 2014-09-11 | Richwave Technology Corp. | Fixed voltage generating circuit |
RU2541915C1 (ru) * | 2014-03-18 | 2015-02-20 | Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) | Источник опорного напряжения, определяемого удвоенной шириной запрещённой зоны |
US11233538B2 (en) * | 2014-03-25 | 2022-01-25 | Lantiq Beteiligungs-GmbH & Co. KG | Interference mitigation |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3979610A (en) * | 1975-01-27 | 1976-09-07 | International Telephone And Telegraph Corporation | Power regulator circuit |
GB2020437B (en) * | 1978-04-14 | 1982-08-04 | Seiko Instr & Electronics | Voltage detecting circuit |
US4491780A (en) * | 1983-08-15 | 1985-01-01 | Motorola, Inc. | Temperature compensated voltage reference circuit |
US5038053A (en) * | 1990-03-23 | 1991-08-06 | Power Integrations, Inc. | Temperature-compensated integrated circuit for uniform current generation |
US5198701A (en) * | 1990-12-24 | 1993-03-30 | Davies Robert B | Current source with adjustable temperature variation |
CA2066929C (en) * | 1991-08-09 | 1996-10-01 | Katsuji Kimura | Temperature sensor circuit and constant-current circuit |
US5258703A (en) * | 1992-08-03 | 1993-11-02 | Motorola, Inc. | Temperature compensated voltage regulator having beta compensation |
EP0632357A1 (en) * | 1993-06-30 | 1995-01-04 | STMicroelectronics S.r.l. | Voltage reference circuit with programmable temperature coefficient |
EP0711432B1 (en) * | 1994-04-08 | 1999-07-28 | Koninklijke Philips Electronics N.V. | Reference voltage source for biassing a plurality of current source transistors with temperature-compensated current supply |
-
1997
- 1997-01-31 KR KR1019970707725A patent/KR19990008200A/ko not_active Application Discontinuation
- 1997-01-31 EP EP97900705A patent/EP0856168A1/en not_active Ceased
- 1997-01-31 JP JP53074097A patent/JP4031043B2/ja not_active Expired - Fee Related
- 1997-01-31 WO PCT/IB1997/000064 patent/WO1997032245A1/en not_active Application Discontinuation
- 1997-02-28 US US08/808,592 patent/US5808507A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR19990008200A (ko) | 1999-01-25 |
WO1997032245A1 (en) | 1997-09-04 |
EP0856168A1 (en) | 1998-08-05 |
JPH11505053A (ja) | 1999-05-11 |
US5808507A (en) | 1998-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3322685B2 (ja) | 定電圧回路および定電流回路 | |
US4714872A (en) | Voltage reference for transistor constant-current source | |
JPH0648449B2 (ja) | 高精度バンドギヤツプ電圧基準回路 | |
EP0072589B1 (en) | Current stabilizing arrangement | |
JP3487657B2 (ja) | 基準電流源 | |
US5334929A (en) | Circuit for providing a current proportional to absolute temperature | |
JP4031043B2 (ja) | 温度補償を有する基準電圧源 | |
US6288525B1 (en) | Merged NPN and PNP transistor stack for low noise and low supply voltage bandgap | |
US5528128A (en) | Reference voltage source for biassing a plurality of current source transistors with temperature-compensated current supply | |
US20020021116A1 (en) | Current source with low temperature dependence | |
US4216394A (en) | Leakage current compensation circuit | |
GB2355552A (en) | Electronic circuit for supplying a reference current | |
JPH0421215B2 (ja) | ||
JPWO2002031968A1 (ja) | 高周波増幅装置 | |
US4300103A (en) | Push-pull amplifier | |
JPH0225561B2 (ja) | ||
JPH05235661A (ja) | 定電流源回路 | |
JP4130856B2 (ja) | 電流源回路 | |
JP2638771B2 (ja) | 基準電圧発生装置 | |
JPH04338812A (ja) | 基準電圧発生回路 | |
JPH0828627B2 (ja) | 増幅回路 | |
JP2532900Y2 (ja) | リミッタ回路 | |
JP3547895B2 (ja) | 定電流発生回路 | |
JPH0316646B2 (ja) | ||
JP3052819B2 (ja) | 電圧電流変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040128 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040128 |
|
A72 | Notification of change in name of applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A721 Effective date: 20040128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070117 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070209 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070209 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071002 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071018 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |