JPH0225561B2 - - Google Patents
Info
- Publication number
- JPH0225561B2 JPH0225561B2 JP57145737A JP14573782A JPH0225561B2 JP H0225561 B2 JPH0225561 B2 JP H0225561B2 JP 57145737 A JP57145737 A JP 57145737A JP 14573782 A JP14573782 A JP 14573782A JP H0225561 B2 JPH0225561 B2 JP H0225561B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- output voltage
- voltage
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003321 amplification Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Description
〔発明の技術分野〕
この発明は、トランジスタ回路やIC回路に使
用されるバイアス回路の改良に関する。 〔発明の技術的背景とその問題点〕 周知のように、例えばトランジスタ回路等に通
常よく使用されるバイアス回路は、第１図に示す
ように構成されている。すなわち、第１図中１１
は直流電圧源で、その−（マイナス）端は接地さ
れ、＋（プラス）端は直流電流源１２、図示極性の
ダイオードD1及び抵抗R1を直列に介して接地さ
れている。そして、上記直流電流源１２とダイオ
ードD1との接続点が、出力端子１３及び負荷回
路１４を介して接地されるものである。この場
合、上記ダイオードD1はトランジスタをダイオ
ード接続したものでもよく、また上記直流電流源
１２は単に抵抗であつても、トランジスタと抵抗
とを組み合せて構成される定電流回路であつても
よいものである。 ここで、上記直流電流源１２の出力電流をI1、
負荷回路１４に流れる負荷電流をIL、ダイオード
D1の順方向電圧をVFとすると、出力電圧VOUTは、 VOUT＝VF＋（I1−IL）R1 となる。上式において、ダイオードD1の順方向
電流をID1とし、逆方向飽和電流をISD1とすると、 VF＝VTln（ID1／ISD1）＝VTln（I1−IL／ISD1） 但し、 VT：熱電圧＝KT／ｑ Ｋ：ボルツマン定数 Ｔ：絶対温度 ｑ：電子の電荷 となる。 ∴VOUT＝VT ln（I1−IL／ISD1）＋（I1−IL）R1……(1
) そして、周囲温度が27〔℃〕の場合、上記VT≒
26〔ｍＶ〕であり、例えばI1＝100〔μA〕、R1＝３
〔ＫΩ〕、ISD1＝2.03×10-10〔μA〕として、無負荷
時（つまりIL＝０〔Ａ〕）の場合の出力電圧VOUT
（０）を、上記(1)式から求めると、 VOUT（０）＝VT ln（I1／ISD1）＋I1R1 ＝0.026ln（100×10-6／2.03×10-16）＋100×10-6×
３×103 ≒0.700＋0.300＝1000〔Ｖ〕 となる。次に、負荷電流ILが50〔μA〕流れた場合
の出力電圧VOUT（50）を、上記(1)式から算出する
と、 VOUT（50）＝0.026ln（（100−50）×10-6／2.03×10-1
6） ＋（100−50）×10-6×３×103 ≒0.682＋0.150＝0.832〔Ｖ〕 となる。すなわち、このバイアス回路では、無負
荷時の出力電圧VOUT（０）が1.000〔Ｖ〕であるの
に対し、負荷電流ILが直流電流源１２の出力電流
I1の半分である50〔μA〕流れた場合に、出力電圧
VOUT（50）は0.832〔Ｖ〕となり、結局0.168〔Ｖ〕
も低下するものである。つまり、第１図に示すバ
イアス回路は、負荷変動による出力電圧VOUTの
変動が大きいという問題がある。 そこで、従来より負荷変動が大きい場合には、
第２図に示すように、トランジスタQ1，Q2を組
み合わせたバイアス回路が用いられている。この
場合、トランジスタQ1のベース電流IB1と負荷電
流ILとが IB1≪IL と考え、トランジスタQ1のベース−エミツタ間
電圧、エミツタ電流及び逆方向飽和電流をそれぞ
れVBE1、IE1、ISQ1とすると、出力電圧VOUTは、 VOUT＝VBE1＋IE1R1 ＝VT ln（IE1／ISQ1）＋IE1R1 ……(2) となる。そして、トランジスタQ1，Q2のエミツ
タ接地電流増幅率をそれぞれβ1、β2とすると、 IE1＝I1（１＋１／β1）−IL／１＋β2（１＋１／β1） となる。ここでβ2が非常に大きいとすると、 IE1≒I1（１＋１／β1） ……(3) となり、エミツタ電流IE1は負荷電流ILの影響を受
けなくなるものである。このため、上記(2)式で表
わされる出力電圧VOUTも負荷電流ILに影響されな
くなるものである。 ここで、第２図に示すバイアス回路において、
上記(3)式が成立するためには、トランジスタQ2
のエミツタ接地電流増幅率β2が非常に大きいとい
う条件が必要となる。すなわち、第２図に示すバ
イアス回路の出力電圧VOUTが負荷電流ILの変動に
応じて変化する率は、トランジスタQ2の電流増
幅作用に大きく依存することになる。ところで、
トランジスタQ2に電流増幅作用を持たせるため
には、トランジスタQ2のベース−エミツタ間を
順方向にバイアスする必要がある。このため、直
流電圧源１１の出力電圧VCCは、 VCC≧VOUT＋VBE2 但し、 VBE2：トランジスタQ2のベースエミツタ間電圧 とする必要があり、電力消費量が多いという問題
がある。なお、この点に対し、第１図に示すバイ
アス回路の直流電圧源１１の出力電圧VCCは VCC≧VOUT でよいものである。 〔発明の目的〕 この発明は上記事情を考慮してなされたもの
で、低電圧で動作可能で、しかも負荷電流の変動
に対して出力電圧の変動率の少ない極めて良好な
バイアス回路を提供することを目的とする。 〔発明の概要〕 すなわち、この発明に係るバイアス回路は、第
１のトランジスタと、この第１のトランジスタの
エミツタ及びコレクタ電極にエミツタ及びベース
電極がそれぞれ接続されコレクタ電極が第１の基
準電位点に接続された第２のトランジスタと、前
記第１及び第２のトランジスタの各エミツタ電極
同志の接続点と第２の基準電位点との間に介在さ
れる第１の抵抗と、前記第１のトランジスタのコ
レクタ電極とベース電極との間に介在される第２
の抵抗と、前記第１のトランジスタのコレクタ電
極、前記第２のトランジスタのベース電極及び前
記第２の抵抗の共通接続点と前記第１の基準電位
点との間に介在される電流供給回路とを具備し、
前記第１のトランジスタのベース電極から出力を
得るようにしてなることを特徴とするものであ
る。 〔発明の実施例〕 以下、この発明の一実施例について図面を参照
して詳細に説明する。すなわち、第３図におい
て、２１は直流電圧源で、その−（マイナス）端
は接地され、＋（プラス）端は直流電流源２２を介
してNPN形のトランジスタQ3のコレクタに接続
されるとともに、他のNPN形のトランジスタQ4
のコレクタに接続されている。これらトランジス
タQ3，Q4のエミツタは互いに接続され、そのエ
ミツタ共通接続点は抵抗R2を介して接地されて
いる。また、上記トランジスタQ3のコレクタと
直流電流源２２との接続点は、上記トランジスタ
Q4のベースに接続されるとともに、抵抗R3を介
してトランジスタQ3のベースに接続されている。
そして、上記トランジスタQ2のベースと抵抗R3
との接続点は、出力端子２３及び負荷回路２４を
介して接地されている。 上記のような構成において、その出力電圧
VOUTを求める。この場合、解析を容易にするた
めに、トランジスタQ3，Q4の各エミツタ接地電
流増幅率β3、β4は非常に大きく、コレクタ電流
IC3、IC4（エミツタ電流IE3、IE4）に対してベース
電流IB3、IB4は無視できるものとする。すなわち、 IE3≒IC3、IE4≒IC4 とする。また、負荷電流ILに対しても各トランジ
スタQ3，Q4のベース電流IB3、IB4は無視できる程
小さいと考える。さらに、トランジスタQ3，Q4
の諸特性は完全に同一であるとする。そして、ト
ランジスタQ3のベース−エミツタ間電圧をVBE3
とすると、出力電圧VOUTは、 VOUT＝VBE3＋（IE3＋IE4）R2 となる。ここで、IE4／IE3＝Ｋとし、上記直流電
流源２２の出力電流をI2とすると、 IE3＝I2−LL IE4＝Ｋ（I2−IL） となる。そして、トランジスタQ4のベース−エ
ミツタ間電圧をVBE4とし、上記トランジスタQ5
のベース−エミツタ間電圧VBE3との差電圧ΔVBE
を求めると、 ΔVBE＝VBE4−VBE3＝VT lnK＝ILR3 となり、 となる ここで、トランジスタQ3の逆方向飽和電流を
I3Q3とすると、上記出力電圧VOUTは、 となる。そして、上記(4)式において、IL＞I2の場
合、抵抗R3の値を適宜選定することにより、負
荷回路２４が接続された場合の負荷時出力電圧
VOUT(L)と、無負荷時（つまりIL＝０のときの）出
力電圧VOUT（０）とを等しくすることができる。
すなわち、無負荷時出力電圧VOUT（０）は、上記
(4)式において、IL＝０を代入することにより、 VOUT(0)＝VT ln（I2／ISQ3）＋2I2R2 となる。そして、VOUT（０）＝VOUT（Ｌ）として抵
抗R3を求めると、 となる。ここで、I2＝100〔μA〕、IL＝50〔μA〕、R2
＝1.5〔ＫΩ〕として、VOUT(0)＝VOUT(L)となるため
の抵抗R3の値を、上記(5)式から算出すると R3＝0.026／50×10-6ln｛0.026ln（100／100−50）／
（100−50）×10-6×1.5×103）＋100＋50／100−50｝
≒611〔Ω〕 となる。 ここにおいて、先に第１図に示した従来のバイ
アス回路で、 I1＝100〔μA〕、ISD1＝2.03×10-10〔μA〕 R1＝３〔ＫΩ〕 とした場合と、第３図に示す実施例で I2＝100〔μA〕、ISQ1＝2.03×10-10〔μA〕 R2＝1.5〔ＫΩ〕、R3＝611〔Ω〕 とした場合とにおいて、、負荷電流ILを−90〔μA〕
〜90〔μA〕の範囲で10〔μA〕毎に変化させた場合
の出力電圧VOUTの値を、前記(1)式及び(4)式を用
いて計算した値を次表に示す。
用されるバイアス回路の改良に関する。 〔発明の技術的背景とその問題点〕 周知のように、例えばトランジスタ回路等に通
常よく使用されるバイアス回路は、第１図に示す
ように構成されている。すなわち、第１図中１１
は直流電圧源で、その−（マイナス）端は接地さ
れ、＋（プラス）端は直流電流源１２、図示極性の
ダイオードD1及び抵抗R1を直列に介して接地さ
れている。そして、上記直流電流源１２とダイオ
ードD1との接続点が、出力端子１３及び負荷回
路１４を介して接地されるものである。この場
合、上記ダイオードD1はトランジスタをダイオ
ード接続したものでもよく、また上記直流電流源
１２は単に抵抗であつても、トランジスタと抵抗
とを組み合せて構成される定電流回路であつても
よいものである。 ここで、上記直流電流源１２の出力電流をI1、
負荷回路１４に流れる負荷電流をIL、ダイオード
D1の順方向電圧をVFとすると、出力電圧VOUTは、 VOUT＝VF＋（I1−IL）R1 となる。上式において、ダイオードD1の順方向
電流をID1とし、逆方向飽和電流をISD1とすると、 VF＝VTln（ID1／ISD1）＝VTln（I1−IL／ISD1） 但し、 VT：熱電圧＝KT／ｑ Ｋ：ボルツマン定数 Ｔ：絶対温度 ｑ：電子の電荷 となる。 ∴VOUT＝VT ln（I1−IL／ISD1）＋（I1−IL）R1……(1
) そして、周囲温度が27〔℃〕の場合、上記VT≒
26〔ｍＶ〕であり、例えばI1＝100〔μA〕、R1＝３
〔ＫΩ〕、ISD1＝2.03×10-10〔μA〕として、無負荷
時（つまりIL＝０〔Ａ〕）の場合の出力電圧VOUT
（０）を、上記(1)式から求めると、 VOUT（０）＝VT ln（I1／ISD1）＋I1R1 ＝0.026ln（100×10-6／2.03×10-16）＋100×10-6×
３×103 ≒0.700＋0.300＝1000〔Ｖ〕 となる。次に、負荷電流ILが50〔μA〕流れた場合
の出力電圧VOUT（50）を、上記(1)式から算出する
と、 VOUT（50）＝0.026ln（（100−50）×10-6／2.03×10-1
6） ＋（100−50）×10-6×３×103 ≒0.682＋0.150＝0.832〔Ｖ〕 となる。すなわち、このバイアス回路では、無負
荷時の出力電圧VOUT（０）が1.000〔Ｖ〕であるの
に対し、負荷電流ILが直流電流源１２の出力電流
I1の半分である50〔μA〕流れた場合に、出力電圧
VOUT（50）は0.832〔Ｖ〕となり、結局0.168〔Ｖ〕
も低下するものである。つまり、第１図に示すバ
イアス回路は、負荷変動による出力電圧VOUTの
変動が大きいという問題がある。 そこで、従来より負荷変動が大きい場合には、
第２図に示すように、トランジスタQ1，Q2を組
み合わせたバイアス回路が用いられている。この
場合、トランジスタQ1のベース電流IB1と負荷電
流ILとが IB1≪IL と考え、トランジスタQ1のベース−エミツタ間
電圧、エミツタ電流及び逆方向飽和電流をそれぞ
れVBE1、IE1、ISQ1とすると、出力電圧VOUTは、 VOUT＝VBE1＋IE1R1 ＝VT ln（IE1／ISQ1）＋IE1R1 ……(2) となる。そして、トランジスタQ1，Q2のエミツ
タ接地電流増幅率をそれぞれβ1、β2とすると、 IE1＝I1（１＋１／β1）−IL／１＋β2（１＋１／β1） となる。ここでβ2が非常に大きいとすると、 IE1≒I1（１＋１／β1） ……(3) となり、エミツタ電流IE1は負荷電流ILの影響を受
けなくなるものである。このため、上記(2)式で表
わされる出力電圧VOUTも負荷電流ILに影響されな
くなるものである。 ここで、第２図に示すバイアス回路において、
上記(3)式が成立するためには、トランジスタQ2
のエミツタ接地電流増幅率β2が非常に大きいとい
う条件が必要となる。すなわち、第２図に示すバ
イアス回路の出力電圧VOUTが負荷電流ILの変動に
応じて変化する率は、トランジスタQ2の電流増
幅作用に大きく依存することになる。ところで、
トランジスタQ2に電流増幅作用を持たせるため
には、トランジスタQ2のベース−エミツタ間を
順方向にバイアスする必要がある。このため、直
流電圧源１１の出力電圧VCCは、 VCC≧VOUT＋VBE2 但し、 VBE2：トランジスタQ2のベースエミツタ間電圧 とする必要があり、電力消費量が多いという問題
がある。なお、この点に対し、第１図に示すバイ
アス回路の直流電圧源１１の出力電圧VCCは VCC≧VOUT でよいものである。 〔発明の目的〕 この発明は上記事情を考慮してなされたもの
で、低電圧で動作可能で、しかも負荷電流の変動
に対して出力電圧の変動率の少ない極めて良好な
バイアス回路を提供することを目的とする。 〔発明の概要〕 すなわち、この発明に係るバイアス回路は、第
１のトランジスタと、この第１のトランジスタの
エミツタ及びコレクタ電極にエミツタ及びベース
電極がそれぞれ接続されコレクタ電極が第１の基
準電位点に接続された第２のトランジスタと、前
記第１及び第２のトランジスタの各エミツタ電極
同志の接続点と第２の基準電位点との間に介在さ
れる第１の抵抗と、前記第１のトランジスタのコ
レクタ電極とベース電極との間に介在される第２
の抵抗と、前記第１のトランジスタのコレクタ電
極、前記第２のトランジスタのベース電極及び前
記第２の抵抗の共通接続点と前記第１の基準電位
点との間に介在される電流供給回路とを具備し、
前記第１のトランジスタのベース電極から出力を
得るようにしてなることを特徴とするものであ
る。 〔発明の実施例〕 以下、この発明の一実施例について図面を参照
して詳細に説明する。すなわち、第３図におい
て、２１は直流電圧源で、その−（マイナス）端
は接地され、＋（プラス）端は直流電流源２２を介
してNPN形のトランジスタQ3のコレクタに接続
されるとともに、他のNPN形のトランジスタQ4
のコレクタに接続されている。これらトランジス
タQ3，Q4のエミツタは互いに接続され、そのエ
ミツタ共通接続点は抵抗R2を介して接地されて
いる。また、上記トランジスタQ3のコレクタと
直流電流源２２との接続点は、上記トランジスタ
Q4のベースに接続されるとともに、抵抗R3を介
してトランジスタQ3のベースに接続されている。
そして、上記トランジスタQ2のベースと抵抗R3
との接続点は、出力端子２３及び負荷回路２４を
介して接地されている。 上記のような構成において、その出力電圧
VOUTを求める。この場合、解析を容易にするた
めに、トランジスタQ3，Q4の各エミツタ接地電
流増幅率β3、β4は非常に大きく、コレクタ電流
IC3、IC4（エミツタ電流IE3、IE4）に対してベース
電流IB3、IB4は無視できるものとする。すなわち、 IE3≒IC3、IE4≒IC4 とする。また、負荷電流ILに対しても各トランジ
スタQ3，Q4のベース電流IB3、IB4は無視できる程
小さいと考える。さらに、トランジスタQ3，Q4
の諸特性は完全に同一であるとする。そして、ト
ランジスタQ3のベース−エミツタ間電圧をVBE3
とすると、出力電圧VOUTは、 VOUT＝VBE3＋（IE3＋IE4）R2 となる。ここで、IE4／IE3＝Ｋとし、上記直流電
流源２２の出力電流をI2とすると、 IE3＝I2−LL IE4＝Ｋ（I2−IL） となる。そして、トランジスタQ4のベース−エ
ミツタ間電圧をVBE4とし、上記トランジスタQ5
のベース−エミツタ間電圧VBE3との差電圧ΔVBE
を求めると、 ΔVBE＝VBE4−VBE3＝VT lnK＝ILR3 となり、 となる ここで、トランジスタQ3の逆方向飽和電流を
I3Q3とすると、上記出力電圧VOUTは、 となる。そして、上記(4)式において、IL＞I2の場
合、抵抗R3の値を適宜選定することにより、負
荷回路２４が接続された場合の負荷時出力電圧
VOUT(L)と、無負荷時（つまりIL＝０のときの）出
力電圧VOUT（０）とを等しくすることができる。
すなわち、無負荷時出力電圧VOUT（０）は、上記
(4)式において、IL＝０を代入することにより、 VOUT(0)＝VT ln（I2／ISQ3）＋2I2R2 となる。そして、VOUT（０）＝VOUT（Ｌ）として抵
抗R3を求めると、 となる。ここで、I2＝100〔μA〕、IL＝50〔μA〕、R2
＝1.5〔ＫΩ〕として、VOUT(0)＝VOUT(L)となるため
の抵抗R3の値を、上記(5)式から算出すると R3＝0.026／50×10-6ln｛0.026ln（100／100−50）／
（100−50）×10-6×1.5×103）＋100＋50／100−50｝
≒611〔Ω〕 となる。 ここにおいて、先に第１図に示した従来のバイ
アス回路で、 I1＝100〔μA〕、ISD1＝2.03×10-10〔μA〕 R1＝３〔ＫΩ〕 とした場合と、第３図に示す実施例で I2＝100〔μA〕、ISQ1＝2.03×10-10〔μA〕 R2＝1.5〔ＫΩ〕、R3＝611〔Ω〕 とした場合とにおいて、、負荷電流ILを−90〔μA〕
〜90〔μA〕の範囲で10〔μA〕毎に変化させた場合
の出力電圧VOUTの値を、前記(1)式及び(4)式を用
いて計算した値を次表に示す。
【表】
この表から明らかなように、第１図に示す従来
のバイアス回路では、負荷電流ILが−50〔μA〕〜
50〔μA〕の範囲で出力電圧VOUTが＋0.161〔Ｖ〕〜
0.168〔Ｖ〕の範囲で変動しているのに対し、第３
図に示す実施例では出力電圧VOUTが＋0.009〔Ｖ〕
〜−0.003〔Ｖ〕のわずかな範囲しか変動していな
いものである。このため、従来のものに比して負
荷電流ILの変動に対して出力電圧VOUTの変動が極
めて少なくなるものである。 次、上記直流電圧源２１の出力電圧VCCの範囲
を、第２図に示す従来のバイアス回路の直流電圧
源１１の出力電圧VCCと比較する。すなわち、第
３図に示す実施例の出力電圧VCCは VCC≧VOUT＋ILR3 であり、第２図に示す従来のバイアス回路の直流
電圧源１１の出力電圧VCCは、 VCC≧VOUT＋TBE2＝VOUT＋VT ln（IL／ISQ2） 但し、 ISQ2：トランジスタQ2の送方向飽和電流 となる。 ここで、VOUT＝１〔Ｖ〕、IL＝50〔μA〕、R3＝611
〔Ω〕、ISQ2＝2.03×10-10〔μA〕とすると、第３図
に示す実施例における直流電圧源２１の最低出力
電圧VCCは約1.031〔Ｖ〕となり、第２図に示す従
来のバイアス回路における直流電圧源１１の最低
出力電圧VCCは約1.682〔Ｖ〕となる。ただし、直
流電流源１２，２２の電圧降下分は無視してい
る。すなわち、第３図に示す実施例の方が従来の
ものに比して、直流電圧源２１の最低出力電圧
VCCが少なくて済むものである。 したがつて、上記実施例のような構成によれ
ば、負荷電流ILの変動に対して出力電圧VOUTの変
動が極めて少なく、かつ電力消費量も少なく済む
ものである。 ここで、第４図は上記実施例の変形例を示すも
ので、トランジスタQ3，Q4をPNP形とした状態
を示すものである。この場合、直流電圧源２１及
び直流電流源２２の極性を第３図と逆にすること
により実現でき、上記実施例と同様な効果を得る
ことができるものである。また、上記実施例では
トランジスタQ3，Q4を同一特性のものとして説
明したが、例えばトランジスタQ3に対してトラ
ンジスタQ4のエミツタ面積を変えたりして、必
要に応じて特性に違いを持たせるようにすること
もできる。さらに、第３図に示す回路中に適宜抵
抗等を介在させて各部の電圧制御を行なうように
してもよいことはもちろんである。 また、第５図は上記実施例をカレントミラー回
路に応用した一例を示すもので、トランジスタ
Q11乃至Qnの各ベース電流の和が負荷電流ILとな
るものである。この場合、先に説明したように、
負荷電流ILつまりトランジスタQ3のベース電流の
変動に対して出力電圧VOUTの変動が極めめて少
ないので、各トランジスタQ3，Q4，Q11乃至Q1o
のエミツタ接地電流増幅率βに依存されることが
少ないすぐれたカレントミラー回路を実現するこ
とができる。 なお、この発明は上記実施例に限定されるもの
ではなく、この外その要旨を逸脱しない範囲で
種々変形して実施することができる。 〔発明の効果〕 したがつて、以上詳述したようにこの発明によ
れば、低電圧で動作可動で、しかも負荷電流の変
動に対して出力電圧の変動率の少ない極めて良好
なバイアス回路を提供することができる。
のバイアス回路では、負荷電流ILが−50〔μA〕〜
50〔μA〕の範囲で出力電圧VOUTが＋0.161〔Ｖ〕〜
0.168〔Ｖ〕の範囲で変動しているのに対し、第３
図に示す実施例では出力電圧VOUTが＋0.009〔Ｖ〕
〜−0.003〔Ｖ〕のわずかな範囲しか変動していな
いものである。このため、従来のものに比して負
荷電流ILの変動に対して出力電圧VOUTの変動が極
めて少なくなるものである。 次、上記直流電圧源２１の出力電圧VCCの範囲
を、第２図に示す従来のバイアス回路の直流電圧
源１１の出力電圧VCCと比較する。すなわち、第
３図に示す実施例の出力電圧VCCは VCC≧VOUT＋ILR3 であり、第２図に示す従来のバイアス回路の直流
電圧源１１の出力電圧VCCは、 VCC≧VOUT＋TBE2＝VOUT＋VT ln（IL／ISQ2） 但し、 ISQ2：トランジスタQ2の送方向飽和電流 となる。 ここで、VOUT＝１〔Ｖ〕、IL＝50〔μA〕、R3＝611
〔Ω〕、ISQ2＝2.03×10-10〔μA〕とすると、第３図
に示す実施例における直流電圧源２１の最低出力
電圧VCCは約1.031〔Ｖ〕となり、第２図に示す従
来のバイアス回路における直流電圧源１１の最低
出力電圧VCCは約1.682〔Ｖ〕となる。ただし、直
流電流源１２，２２の電圧降下分は無視してい
る。すなわち、第３図に示す実施例の方が従来の
ものに比して、直流電圧源２１の最低出力電圧
VCCが少なくて済むものである。 したがつて、上記実施例のような構成によれ
ば、負荷電流ILの変動に対して出力電圧VOUTの変
動が極めて少なく、かつ電力消費量も少なく済む
ものである。 ここで、第４図は上記実施例の変形例を示すも
ので、トランジスタQ3，Q4をPNP形とした状態
を示すものである。この場合、直流電圧源２１及
び直流電流源２２の極性を第３図と逆にすること
により実現でき、上記実施例と同様な効果を得る
ことができるものである。また、上記実施例では
トランジスタQ3，Q4を同一特性のものとして説
明したが、例えばトランジスタQ3に対してトラ
ンジスタQ4のエミツタ面積を変えたりして、必
要に応じて特性に違いを持たせるようにすること
もできる。さらに、第３図に示す回路中に適宜抵
抗等を介在させて各部の電圧制御を行なうように
してもよいことはもちろんである。 また、第５図は上記実施例をカレントミラー回
路に応用した一例を示すもので、トランジスタ
Q11乃至Qnの各ベース電流の和が負荷電流ILとな
るものである。この場合、先に説明したように、
負荷電流ILつまりトランジスタQ3のベース電流の
変動に対して出力電圧VOUTの変動が極めめて少
ないので、各トランジスタQ3，Q4，Q11乃至Q1o
のエミツタ接地電流増幅率βに依存されることが
少ないすぐれたカレントミラー回路を実現するこ
とができる。 なお、この発明は上記実施例に限定されるもの
ではなく、この外その要旨を逸脱しない範囲で
種々変形して実施することができる。 〔発明の効果〕 したがつて、以上詳述したようにこの発明によ
れば、低電圧で動作可動で、しかも負荷電流の変
動に対して出力電圧の変動率の少ない極めて良好
なバイアス回路を提供することができる。
第１図及び第２図はそれぞれ従来のバイアス回
路を示す回路構成図、第３図はこの発明に係るバ
イアス回路の一実施例を示す回路構成図、第４図
及び第５図はそれぞれ同実施例の変形例を示す回
路構成図である。 １１……直流電圧源、１２……直流電流源、１
３……出力端子、１４……負荷回路、２１……直
流電圧、２２……直流電流源、２３……出力端
子、２４……負荷回路。
路を示す回路構成図、第３図はこの発明に係るバ
イアス回路の一実施例を示す回路構成図、第４図
及び第５図はそれぞれ同実施例の変形例を示す回
路構成図である。 １１……直流電圧源、１２……直流電流源、１
３……出力端子、１４……負荷回路、２１……直
流電圧、２２……直流電流源、２３……出力端
子、２４……負荷回路。
Claims (1)
- １ 第１のトランジスタと、この第１のトランジ
スタのエミツタ及びコレクタ電極にエミツタ及び
ベース電極がそれぞれ接続されコレクタ電極が第
１の基準電位点に接続された第２のトランジスタ
と、前記第１及び第２のトランジスタの各エミツ
タ電極同志の接続点と第２の基準電位点との間に
介在される第１の抵抗と、前記第１のトランジス
タのコレクタ電極とベース電極との間に介在され
る第２の抵抗と、前記第１のトランジスタのコレ
クタ電極、前記第２のトランジスタのベース電極
及び前記第２の抵抗の共通接続点と前記第１の基
準電位点との間に介在される電流供給回路とを具
備し、前記第１のトランジスタのベース電極から
出力を得るようにしてなることを特徴とするバイ
アス回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57145737A JPS5934703A (ja) | 1982-08-23 | 1982-08-23 | バイアス回路 |
| DE8383304803T DE3369892D1 (en) | 1982-08-23 | 1983-08-19 | A bias voltage supply circuit |
| EP83304803A EP0104752B1 (en) | 1982-08-23 | 1983-08-19 | A bias voltage supply circuit |
| US06/525,706 US4571536A (en) | 1982-08-23 | 1983-08-23 | Semiconductor voltage supply circuit having constant output voltage characteristic |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57145737A JPS5934703A (ja) | 1982-08-23 | 1982-08-23 | バイアス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5934703A JPS5934703A (ja) | 1984-02-25 |
| JPH0225561B2 true JPH0225561B2 (ja) | 1990-06-04 |
Family
ID=15391971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57145737A Granted JPS5934703A (ja) | 1982-08-23 | 1982-08-23 | バイアス回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4571536A (ja) |
| EP (1) | EP0104752B1 (ja) |
| JP (1) | JPS5934703A (ja) |
| DE (1) | DE3369892D1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5934703A (ja) * | 1982-08-23 | 1984-02-25 | Toshiba Corp | バイアス回路 |
| DE3577952D1 (de) * | 1984-11-12 | 1990-06-28 | Matsushita Electric Ind Co Ltd | Geschwindigkeitsregelgeraet fuer einen gleichstrommotor. |
| US4945259A (en) * | 1988-11-10 | 1990-07-31 | Burr-Brown Corporation | Bias voltage generator and method |
| FR2639761B1 (fr) * | 1988-11-30 | 1996-03-01 | Thomson Csf | Alimentation regulee en tension, notamment pour tubes hyperfrequences |
| US5004971A (en) * | 1990-04-05 | 1991-04-02 | Gazelle Microcircuits, Inc. | Floating transistor switch |
| CN102856892B (zh) * | 2012-04-18 | 2016-03-30 | 张宏志 | 一种电源 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3809928A (en) * | 1962-09-07 | 1974-05-07 | Texas Instruments Inc | Integrated structure amplifier with thermal feedback |
| US3660694A (en) * | 1970-09-25 | 1972-05-02 | Gordon Eng Co | Current source |
| US4057789A (en) * | 1974-06-19 | 1977-11-08 | International Business Machines Corporation | Reference voltage source for memory cells |
| US3939434A (en) * | 1974-08-23 | 1976-02-17 | Tektronix, Inc. | Wideband DC current amplifier |
| US4059793A (en) * | 1976-08-16 | 1977-11-22 | Rca Corporation | Semiconductor circuits for generating reference potentials with predictable temperature coefficients |
| JPS5934703A (ja) * | 1982-08-23 | 1984-02-25 | Toshiba Corp | バイアス回路 |
-
1982
- 1982-08-23 JP JP57145737A patent/JPS5934703A/ja active Granted
-
1983
- 1983-08-19 DE DE8383304803T patent/DE3369892D1/de not_active Expired
- 1983-08-19 EP EP83304803A patent/EP0104752B1/en not_active Expired
- 1983-08-23 US US06/525,706 patent/US4571536A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5934703A (ja) | 1984-02-25 |
| EP0104752B1 (en) | 1987-02-25 |
| EP0104752A1 (en) | 1984-04-04 |
| US4571536A (en) | 1986-02-18 |
| DE3369892D1 (en) | 1987-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4059793A (en) | Semiconductor circuits for generating reference potentials with predictable temperature coefficients | |
| JPH05206755A (ja) | 基準電圧発生回路 | |
| JPH0225561B2 (ja) | ||
| JPH0682308B2 (ja) | 電流源回路配置 | |
| EP0080620B1 (en) | Band gap voltage regulator circuit | |
| US4204133A (en) | Temperature-sensitive control circuits | |
| US4251778A (en) | Circuit with electrically controlled gain | |
| JPH0338607B2 (ja) | ||
| JP2825396B2 (ja) | 電流源回路 | |
| JPH0527139B2 (ja) | ||
| JPH0330888B2 (ja) | ||
| JPH0413692Y2 (ja) | ||
| US6204655B1 (en) | Voltage-controlled current source with variable supply current | |
| JP2550241B2 (ja) | フローティング電源回路 | |
| JP2848330B2 (ja) | カレントミラー回路 | |
| JPH067379Y2 (ja) | 基準電圧源回路 | |
| JPH0828627B2 (ja) | 増幅回路 | |
| JPH0434567Y2 (ja) | ||
| JPH0666044B2 (ja) | 集積化電源装置 | |
| JPH06236219A (ja) | 定電流回路 | |
| JPH0477329B2 (ja) | ||
| JPH0476714A (ja) | 定電圧発生回路 | |
| JPH022545B2 (ja) | ||
| JPH0425567B2 (ja) | ||
| JPH05102772A (ja) | 非線型増幅器 |