JPH022545B2 - - Google Patents
Info
- Publication number
- JPH022545B2 JPH022545B2 JP15098880A JP15098880A JPH022545B2 JP H022545 B2 JPH022545 B2 JP H022545B2 JP 15098880 A JP15098880 A JP 15098880A JP 15098880 A JP15098880 A JP 15098880A JP H022545 B2 JPH022545 B2 JP H022545B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- resistor
- current
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 4
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
- G01R19/16576—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing DC or AC voltage with one threshold
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
【発明の詳細な説明】
この発明は検出すべき電圧をしきい電圧と比較
してその大小関係を検出する電圧検出回路に関す
る。
してその大小関係を検出する電圧検出回路に関す
る。
検出すべき電圧をしきい電圧と比較してその大
小関係を検出する場合、従来ではそのしきい電圧
をツエナーダイオード等の定電圧素子によつて得
ている。ところがツエナーダイオードのツエナー
電圧にはバラツキがあるとともに、温度によつて
変動するため常に安定した検出出力を得ることが
できず、またしきい電圧を任意に設定することが
できないという欠点がある。
小関係を検出する場合、従来ではそのしきい電圧
をツエナーダイオード等の定電圧素子によつて得
ている。ところがツエナーダイオードのツエナー
電圧にはバラツキがあるとともに、温度によつて
変動するため常に安定した検出出力を得ることが
できず、またしきい電圧を任意に設定することが
できないという欠点がある。
この発明は上記のような事情を考慮してなされ
たものであり、その目的とするところは、しきい
電圧にバラツキが生じることなくまた温度によつ
て変動することがなく、もつて常に安定した検出
出力を得ることができるとともにしきい電圧を任
意に設定することができる電圧検出回路を提供す
ることにある。
たものであり、その目的とするところは、しきい
電圧にバラツキが生じることなくまた温度によつ
て変動することがなく、もつて常に安定した検出
出力を得ることができるとともにしきい電圧を任
意に設定することができる電圧検出回路を提供す
ることにある。
以下図面を参照してこの発明の一実施例を説明
する。第１図において安定化された一定電圧Vcc
印加点と接地電位点との間には、電圧Vccを分割
するための一対の抵抗１，２が直列接続される。
する。第１図において安定化された一定電圧Vcc
印加点と接地電位点との間には、電圧Vccを分割
するための一対の抵抗１，２が直列接続される。
上記Vcc印加点には抵抗３の一端が接続され、
この抵抗３の他端はダイオード４のアノード、
npn型トランジスタ５のベースに接続される。上
記ダイオード４のカソードはpnp型トランジスタ
６のエミツタに接続される。上記トランジスタ６
のベースは上記一対の抵抗１，２の直列接続点に
接続されるとともに、コレクタは接地電位点に接
続される。そしてこれら抵抗３、ダイオード４お
よび２個のトランジスタ５，６からなる回路は上
記抵抗１，２の直列接続点の電位を、トランジス
タ６のベース・エミツタ間電圧VBE6、ダイオード
４の順方向降下電圧VFそれぞれの分だけレベル
アツプし、またトランジスタ５のベース・エミツ
タ間電圧VBE5の分だけレベルダウンするレベルシ
フト回路としての機能を持つ。
この抵抗３の他端はダイオード４のアノード、
npn型トランジスタ５のベースに接続される。上
記ダイオード４のカソードはpnp型トランジスタ
６のエミツタに接続される。上記トランジスタ６
のベースは上記一対の抵抗１，２の直列接続点に
接続されるとともに、コレクタは接地電位点に接
続される。そしてこれら抵抗３、ダイオード４お
よび２個のトランジスタ５，６からなる回路は上
記抵抗１，２の直列接続点の電位を、トランジス
タ６のベース・エミツタ間電圧VBE6、ダイオード
４の順方向降下電圧VFそれぞれの分だけレベル
アツプし、またトランジスタ５のベース・エミツ
タ間電圧VBE5の分だけレベルダウンするレベルシ
フト回路としての機能を持つ。
上記トランジスタ５のエミツタは抵抗７の一端
および２個のnpn型トランジスタ８，９のベース
に並列的に接続される。また上記抵抗７の他端は
npn型トランジスタ１０のコレクタおよびベー
ス、npn型トランジスタ１１のベース、npn型ト
ランジスタ１２のベースに並列的に接続され、こ
れら３個のトランジスタ１０，１１，１２の各エ
ミツタは抵抗１３，１４，１５それぞれを介して
接地電位点に接続される。さらに上記２個のトラ
ンジスタ１１，１２のコレクタは上記２個のトラ
ンジスタ８，９それぞれのエミツタに接続され
る。そして上記３個のトランジスタ１０，１１，
１２は、前記トランジスタ５のエミツタ電位と上
記抵抗７，１３とによつて定まる電流に比例した
電流を出力する電流ミラー回路を構成している。
なおトランジスタ８，９はトランジスタ１１，１
２のコレクタ電位を安定化させるためのものであ
る。
および２個のnpn型トランジスタ８，９のベース
に並列的に接続される。また上記抵抗７の他端は
npn型トランジスタ１０のコレクタおよびベー
ス、npn型トランジスタ１１のベース、npn型ト
ランジスタ１２のベースに並列的に接続され、こ
れら３個のトランジスタ１０，１１，１２の各エ
ミツタは抵抗１３，１４，１５それぞれを介して
接地電位点に接続される。さらに上記２個のトラ
ンジスタ１１，１２のコレクタは上記２個のトラ
ンジスタ８，９それぞれのエミツタに接続され
る。そして上記３個のトランジスタ１０，１１，
１２は、前記トランジスタ５のエミツタ電位と上
記抵抗７，１３とによつて定まる電流に比例した
電流を出力する電流ミラー回路を構成している。
なおトランジスタ８，９はトランジスタ１１，１
２のコレクタ電位を安定化させるためのものであ
る。
pnp型トランジスタ１６，１７はそれぞれコレ
クタを２個有し、このうちそれぞれ一方のコレク
タどおしおよびベースどおしが互に共通接続さ
れ、さらにこのコレクタ・ベース各共通接続点ど
おしが接続されここに前記トランジスタ９のコレ
クタが接続される。またIN+、IN-は入力端子で
あり、大小関係を検出すべき入力電圧の高電位側
が端子IN+に、低電位側が端子IN-となるように
電圧が印加される。上記一方の入力端子IN+と上
記トランジスタ１６のエミツタとの間には抵抗１
８が接続される。そして上記抵抗１８とトランジ
スタ１６のエミツタとの共通接続点は前記トラン
ジスタ８のコレクタに接続される。また上記他方
の入力端子IN-と上記トランジスタ１７のエミツ
タとの間には、上記抵抗１８と等価な抵抗１９が
接続される。すなわち上記一対のトランジスタ１
６，１７は前記トランジスタ１２に流れる電流を
バイアス電流とし、それぞれのエミツタ電位を入
力とする差動回路を構成している。
クタを２個有し、このうちそれぞれ一方のコレク
タどおしおよびベースどおしが互に共通接続さ
れ、さらにこのコレクタ・ベース各共通接続点ど
おしが接続されここに前記トランジスタ９のコレ
クタが接続される。またIN+、IN-は入力端子で
あり、大小関係を検出すべき入力電圧の高電位側
が端子IN+に、低電位側が端子IN-となるように
電圧が印加される。上記一方の入力端子IN+と上
記トランジスタ１６のエミツタとの間には抵抗１
８が接続される。そして上記抵抗１８とトランジ
スタ１６のエミツタとの共通接続点は前記トラン
ジスタ８のコレクタに接続される。また上記他方
の入力端子IN-と上記トランジスタ１７のエミツ
タとの間には、上記抵抗１８と等価な抵抗１９が
接続される。すなわち上記一対のトランジスタ１
６，１７は前記トランジスタ１２に流れる電流を
バイアス電流とし、それぞれのエミツタ電位を入
力とする差動回路を構成している。
上記トランジスタ１６の他方のコレクタはnpn
型トランジスタ２０のコレクタおよびベース、
npn型トランジスタ２１のベースに並列接続され
る。さらに上記両トランジスタ２０，２１のエミ
ツタは接地電位点に接続される。この両トランジ
スタ２０，２１は上記トランジスタ１６に流れる
電流を入力電流とする電流ミラー回路を構成して
いる。そしてトランジスタ２１のコレクタには出
力用のnpn型トランジスタ２２のベースが接続さ
れ、このトランジスタ２２のコレクタは出力端子
OUTに、エミツタは接地電位点にそれぞれ接続
される。
型トランジスタ２０のコレクタおよびベース、
npn型トランジスタ２１のベースに並列接続され
る。さらに上記両トランジスタ２０，２１のエミ
ツタは接地電位点に接続される。この両トランジ
スタ２０，２１は上記トランジスタ１６に流れる
電流を入力電流とする電流ミラー回路を構成して
いる。そしてトランジスタ２１のコレクタには出
力用のnpn型トランジスタ２２のベースが接続さ
れ、このトランジスタ２２のコレクタは出力端子
OUTに、エミツタは接地電位点にそれぞれ接続
される。
次に上記のように構成された回路の作用を説明
する。いま抵抗１，２の直列接続点をａとする
と、このａ点の電位Vaは次の式で与えられる。
する。いま抵抗１，２の直列接続点をａとする
と、このａ点の電位Vaは次の式で与えられる。
Va＝R2・Vcc／R1＋R2 ……(1)
R1：抵抗１の抵抗値
R2：抵抗２の抵抗値
またトランジスタ５のエミツタと抵抗７との接
続点をｂとすると、このｂ点の電位Vbは次の式
で与えられる。
続点をｂとすると、このｂ点の電位Vbは次の式
で与えられる。
Vb＝Va＋VBE6＋VF−VBE5 ……(2)
VBE6：トランジスタ６のベース・エミツタ間電圧
VF：ダイオード４の順方向降下電圧
VBE5：トランジスタ５のベース・エミツタ間電圧
また抵抗７に流れる電流は上記ｂ点の電位Vb
と抵抗７，１３およびトランジスタ１０の特性に
よつて決められ、この電流Ｉは次の式で与えられ
る。
と抵抗７，１３およびトランジスタ１０の特性に
よつて決められ、この電流Ｉは次の式で与えられ
る。
Ｉ＝Vb−VBE10／R7＋R13 ……(3)
VBE10：トランジスタ１０のベース・エミツタ間
電圧 R7：抵抗７の抵抗値 R13：抵抗１３の抵抗値 ここでVBE6＝VF＝VBE5＝VBE10とすれば上記(3)
式に示す電流Ｉは次式のように変形することがで
きる。
電圧 R7：抵抗７の抵抗値 R13：抵抗１３の抵抗値 ここでVBE6＝VF＝VBE5＝VBE10とすれば上記(3)
式に示す電流Ｉは次式のように変形することがで
きる。
Ｉ＝R2・Vcc／（R1＋R2）（R7＋R13） ……(4)
一方、抵抗１４の抵抗値を抵抗１３のものと等
しく設定しておけば、抵抗１８にも上記Ｉなる電
流が流れることになる。したがつてこのとき、抵
抗１８の抵抗値をR18とすると、この抵抗１８の
両端間にはＩ・R18なる電圧降下が生じる。すな
わちいま入力端子IN+、IN-間の電位差が０の状
態であれば、トランジスタ１７のエミツタ電位に
対してトランジスタ１６のエミツタ電位はＩ・
R18だけ低い電位となる。したがつてこのとき、
トランジスタ１６がオフ、トランジスタ１７がオ
ンとなり、このオンしているトランジスタ１７に
電流が流れる。またこのとき、トランジスタ２０
には電流が流れず、トランジスタ２１もオフして
いるため、上記トランジスタ１７に流れる電流は
トランジスタ２２のベース電流となり、このトラ
ンジスタ２２はオン状態となる。すなわちこのと
き、出力端子OUTは接地電位となる。そしてこ
の状態は、入力端子IN+、IN-間にIN+が高電位
側となるような入力電圧を印加し、この電圧が上
記Ｉ・R18と等しくなつて両トランジスタ１６，
１７のエミツタ電位が一致するまで続行する。
しく設定しておけば、抵抗１８にも上記Ｉなる電
流が流れることになる。したがつてこのとき、抵
抗１８の抵抗値をR18とすると、この抵抗１８の
両端間にはＩ・R18なる電圧降下が生じる。すな
わちいま入力端子IN+、IN-間の電位差が０の状
態であれば、トランジスタ１７のエミツタ電位に
対してトランジスタ１６のエミツタ電位はＩ・
R18だけ低い電位となる。したがつてこのとき、
トランジスタ１６がオフ、トランジスタ１７がオ
ンとなり、このオンしているトランジスタ１７に
電流が流れる。またこのとき、トランジスタ２０
には電流が流れず、トランジスタ２１もオフして
いるため、上記トランジスタ１７に流れる電流は
トランジスタ２２のベース電流となり、このトラ
ンジスタ２２はオン状態となる。すなわちこのと
き、出力端子OUTは接地電位となる。そしてこ
の状態は、入力端子IN+、IN-間にIN+が高電位
側となるような入力電圧を印加し、この電圧が上
記Ｉ・R18と等しくなつて両トランジスタ１６，
１７のエミツタ電位が一致するまで続行する。
次に入力端子IN+、IN-間に印加される入力電
圧がＩ・R18以上になり、トランジスタ１６のエ
ミツタ電位がトランジスタ１６のエミツタ電位よ
りも高くなると、今度はトランジスタ１７がオ
フ、トランジスタ１６がオンとなる。したがつて
このとき、トランジスタ１６に電流が流れ、トラ
ンジスタ２０，２１はともにオンとなる。この結
果、トランジスタ２２はオフ状態になる。そして
このとき、出力端子OUTを負荷素子を介して正
極性の所定電位点に接続しておけば、この出力端
子OUTの電位は所定電位となる。
圧がＩ・R18以上になり、トランジスタ１６のエ
ミツタ電位がトランジスタ１６のエミツタ電位よ
りも高くなると、今度はトランジスタ１７がオ
フ、トランジスタ１６がオンとなる。したがつて
このとき、トランジスタ１６に電流が流れ、トラ
ンジスタ２０，２１はともにオンとなる。この結
果、トランジスタ２２はオフ状態になる。そして
このとき、出力端子OUTを負荷素子を介して正
極性の所定電位点に接続しておけば、この出力端
子OUTの電位は所定電位となる。
このように上記実施例によれば、入力端子
IN+、IN-間に印加される入力電圧がＩ・R18を
境にしてこれより低い電圧であれば出力端子
OUTの電位は接地電位となり、これとは逆に高
い電圧であれば所定電位となり、この回路はＩ・
R18をしきい電圧として入力電圧の大小関係を検
出する電圧検出回路として作用する。
IN+、IN-間に印加される入力電圧がＩ・R18を
境にしてこれより低い電圧であれば出力端子
OUTの電位は接地電位となり、これとは逆に高
い電圧であれば所定電位となり、この回路はＩ・
R18をしきい電圧として入力電圧の大小関係を検
出する電圧検出回路として作用する。
ところで上記しきい電圧Ｉ・R18は前記(4)式で
与えられる電流ＩにR18を乗じたものである。す
なわちこのしきい電圧は抵抗１，２，７，１３，
１８の抵抗比に応じた値となる。一般に異なる集
積回路内に形成される抵抗の抵抗比は比較的容易
に一致させることができるため、この回路を集積
化する場合に各しきい電圧間に発生するバラツキ
をほとんど０にすることができる。また上記各抵
抗の温度係数も一致させることができるため、上
記しきい電圧は温度によつて変動することもな
い。したがつて常に安定した検出出力を得ること
ができる。またしきい電圧も任意に設定すること
ができる。
与えられる電流ＩにR18を乗じたものである。す
なわちこのしきい電圧は抵抗１，２，７，１３，
１８の抵抗比に応じた値となる。一般に異なる集
積回路内に形成される抵抗の抵抗比は比較的容易
に一致させることができるため、この回路を集積
化する場合に各しきい電圧間に発生するバラツキ
をほとんど０にすることができる。また上記各抵
抗の温度係数も一致させることができるため、上
記しきい電圧は温度によつて変動することもな
い。したがつて常に安定した検出出力を得ること
ができる。またしきい電圧も任意に設定すること
ができる。
第２図はこの発明を電流検出に応用した場合の
応用例の構成図である。図においてＡはこの発明
に係る電圧検出回路である。またＥは直流電源、
R0は電流検出用の抵抗である。いま上記抵抗R0
にILなる負荷電流が流れている場合であつて、こ
の抵抗R0における降下電圧IL・R0が電圧検出回
路Ａの内部で設定されているしきい電圧VDETより
も低い場合、すなわち上記負荷電流ILが所定値よ
りも小さい場合には、第３図に示すように出力端
子OUTはオン（前記トランジスタ２２がオン状
態）となり、一方、IL・R0がVDETよりも高い場
合、すなわち上記負荷電流ILが所定値よりも大き
い場合には第３図に示すように出力端子OUTは
オフとなる。そしてこの応用例の場合にも前記と
同様に理由により、常に安定した電流検出出力を
得ることができる。
応用例の構成図である。図においてＡはこの発明
に係る電圧検出回路である。またＥは直流電源、
R0は電流検出用の抵抗である。いま上記抵抗R0
にILなる負荷電流が流れている場合であつて、こ
の抵抗R0における降下電圧IL・R0が電圧検出回
路Ａの内部で設定されているしきい電圧VDETより
も低い場合、すなわち上記負荷電流ILが所定値よ
りも小さい場合には、第３図に示すように出力端
子OUTはオン（前記トランジスタ２２がオン状
態）となり、一方、IL・R0がVDETよりも高い場
合、すなわち上記負荷電流ILが所定値よりも大き
い場合には第３図に示すように出力端子OUTは
オフとなる。そしてこの応用例の場合にも前記と
同様に理由により、常に安定した電流検出出力を
得ることができる。
以上説明したようにこの発明によれば、常に安
定した検出出力を得ることができるとともにしき
い電圧も任意に設定することができる。
定した検出出力を得ることができるとともにしき
い電圧も任意に設定することができる。
第１図はこの発明の一実施例の回路構成図、第
２図はこの発明の応用例の構成図、第３図はこの
応用例を説明するための特性図である。 １，２，３，７，１３，１４，１５，１８，１
９……抵抗、４……ダイオード、５，８，９，１
０，１１，１２，２０，２１，２２……npn型ト
ランジスタ、６，１６，１７……pnp型トランジ
スタ。
２図はこの発明の応用例の構成図、第３図はこの
応用例を説明するための特性図である。 １，２，３，７，１３，１４，１５，１８，１
９……抵抗、４……ダイオード、５，８，９，１
０，１１，１２，２０，２１，２２……npn型ト
ランジスタ、６，１６，１７……pnp型トランジ
スタ。
Claims (1)
- １ 互にベースを共通接続した第１、第２のトラ
ンジスタからなる差動回路と、上記第１のトラン
ジスタと検出すべき電圧の高電位側との間に挿入
される第１の抵抗と、上記第２のトランジスタと
上記検出すべき電圧の低電位側との間に挿入され
る第２の抵抗と、一定電圧を所定の抵抗比に応じ
て分割する手段と、この手段で得られる分割電圧
をPN接合電圧分レベルアツプする手段と、この
手段によつてレベルアツプされた電圧を入力電圧
とし所定の出力電流を得る少なくとも一対のトラ
ンジスタによつて構成された電流ミラー回路と、
この電流ミラー回路の出力電流を上記第１の抵抗
に流してこの抵抗の両端間に降下電圧を発生させ
る手段と、上記第１、第２のトランジスタに流れ
る電流を検出し、この検出結果に応じてオンオフ
制御される出力用の第３のトランジスタとを具備
したことを特徴とする電圧検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15098880A JPS5774667A (en) | 1980-10-28 | 1980-10-28 | Voltage detecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15098880A JPS5774667A (en) | 1980-10-28 | 1980-10-28 | Voltage detecting circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5774667A JPS5774667A (en) | 1982-05-10 |
| JPH022545B2 true JPH022545B2 (ja) | 1990-01-18 |
Family
ID=15508823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15098880A Granted JPS5774667A (en) | 1980-10-28 | 1980-10-28 | Voltage detecting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5774667A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2159286B (en) * | 1984-05-23 | 1988-01-13 | Stc Plc | Voltage difference detector |
| DE3713376A1 (de) * | 1987-04-21 | 1988-11-10 | Sgs Halbleiterbauelemente Gmbh | Komparator mit erweitertem eingangsgleichtaktspannungsbereich |
-
1980
- 1980-10-28 JP JP15098880A patent/JPS5774667A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5774667A (en) | 1982-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| US4578633A (en) | Constant current source circuit | |
| JPS6053924B2 (ja) | リミツタ回路 | |
| JPH03119812A (ja) | 電流検出回路 | |
| JPS6346444B2 (ja) | ||
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| JPH022545B2 (ja) | ||
| JPH0225561B2 (ja) | ||
| JPH0413692Y2 (ja) | ||
| JP3736077B2 (ja) | 電圧比較回路 | |
| JP3343920B2 (ja) | 電圧検出回路 | |
| JP3091520B2 (ja) | 定電圧回路 | |
| JPH0434567Y2 (ja) | ||
| JP2830516B2 (ja) | 電流比較器 | |
| JP3671519B2 (ja) | 電流供給回路 | |
| JP3255226B2 (ja) | 電圧制御増幅器 | |
| JP2650390B2 (ja) | 比較装置 | |
| JPH073692Y2 (ja) | クランプ回路 | |
| JPH083769B2 (ja) | 定電流源回路 | |
| JPH06260925A (ja) | レベルシフト回路 | |
| JPH05343933A (ja) | 電圧電流変換回路 | |
| JP2848330B2 (ja) | カレントミラー回路 | |
| JPH0673091B2 (ja) | 定電圧回路 | |
| JPS5923649B2 (ja) | シユミツト回路 | |
| JPH07336200A (ja) | 比較回路 |