JPH083769B2 - 定電流源回路 - Google Patents
定電流源回路Info
- Publication number
- JPH083769B2 JPH083769B2 JP13572986A JP13572986A JPH083769B2 JP H083769 B2 JPH083769 B2 JP H083769B2 JP 13572986 A JP13572986 A JP 13572986A JP 13572986 A JP13572986 A JP 13572986A JP H083769 B2 JPH083769 B2 JP H083769B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- collector
- base
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は集積回路に用いる定電流源回路に関するもの
である。
である。
従来の技術 第３図は従来から集積回路に用いられている低電圧動
作の定電流回路である。第３図において、NPNトランジ
スタ25のベース及びコレクタはNPNトランジスタ24のベ
ースに接続されカレントミラー回路を構成しており、NP
Nトランジスタ25のベース及びコレクタはPNPトランジス
タ23のコレクタと接続され、NPNトランジスタ24のコレ
クタはPNPトランジスタ22のベース、コレクタ及びPNPト
ランジスタ23のベースに接続され、PNPトランジスタ22
及び23もカレントミラー回路を構成している。また、抵
抗18はNPNトランジスタ19のベース、コレクタ及びNPNト
ランジスタ20のベースと電源との間に接続され、NPNト
ランジスタ19及び20でカレントミラー回路を構成し、NP
Nトランジスタ20のエミッタとアース間には抵抗21が接
続され、NPNトランジスタ20のコレクタはPNPトランジス
タ22のベース及びコレクタに接続されている。
作の定電流回路である。第３図において、NPNトランジ
スタ25のベース及びコレクタはNPNトランジスタ24のベ
ースに接続されカレントミラー回路を構成しており、NP
Nトランジスタ25のベース及びコレクタはPNPトランジス
タ23のコレクタと接続され、NPNトランジスタ24のコレ
クタはPNPトランジスタ22のベース、コレクタ及びPNPト
ランジスタ23のベースに接続され、PNPトランジスタ22
及び23もカレントミラー回路を構成している。また、抵
抗18はNPNトランジスタ19のベース、コレクタ及びNPNト
ランジスタ20のベースと電源との間に接続され、NPNト
ランジスタ19及び20でカレントミラー回路を構成し、NP
Nトランジスタ20のエミッタとアース間には抵抗21が接
続され、NPNトランジスタ20のコレクタはPNPトランジス
タ22のベース及びコレクタに接続されている。
以上のように構成された定電流源回路について、以下
その動作について説明する。
その動作について説明する。
まず電源電圧投入時にはダイオード接続されたNPNト
ランジスタ19に電流が流れ、同時にNPNトランジスタ19
とカレントミラー回路を構成されているNPNトランジス
タ20のエミッタ及びコレクタに電流が流れ、ダイオード
接続されたPNPトランジスタ22に電流を起す。ここで抵
抗18及び21の値を大きな値に選ぶことにより、PNPトラ
ンジスタ22に微小電流を流すことができる。PNPトラン
ジスタ22に微小電流が流れると、NPNトランジスタ25の
ベースエミッタ間接触電圧がNPNトランジスタ24のベー
スコレクタ間接触電圧よりも低ければ、NPNトランジス
タ25のベース・エミッタ間接触電圧とNPNトランジスタ2
5のエミッタ電流による抵抗26における電圧降下の和がN
PNトランジスタ20のベース・エミッタ間接触電圧と等し
くなった状態で回路が平衡状態となる。つまり第４図に
おけるＦ点で平衡となる。ここで曲線Ｇが第３図のトラ
ンジスタ24側、曲線Ｈがトランジスタ25及び抵抗26の直
列回路の特性である。またVBは第３図におけるＯ′点と
アース間の電圧、Ｉはトランジスタ24,25のエミッタ電
流である。電流はベース及びコレクタがPNPトランジス
タ23と共通のPNPトランジスタ27のコレクタ電流として
取り出す。この電流はNPNトランジスタ24及び25のエミ
ッタ面積の比、抵抗26の値によって調整することができ
る。
ランジスタ19に電流が流れ、同時にNPNトランジスタ19
とカレントミラー回路を構成されているNPNトランジス
タ20のエミッタ及びコレクタに電流が流れ、ダイオード
接続されたPNPトランジスタ22に電流を起す。ここで抵
抗18及び21の値を大きな値に選ぶことにより、PNPトラ
ンジスタ22に微小電流を流すことができる。PNPトラン
ジスタ22に微小電流が流れると、NPNトランジスタ25の
ベースエミッタ間接触電圧がNPNトランジスタ24のベー
スコレクタ間接触電圧よりも低ければ、NPNトランジス
タ25のベース・エミッタ間接触電圧とNPNトランジスタ2
5のエミッタ電流による抵抗26における電圧降下の和がN
PNトランジスタ20のベース・エミッタ間接触電圧と等し
くなった状態で回路が平衡状態となる。つまり第４図に
おけるＦ点で平衡となる。ここで曲線Ｇが第３図のトラ
ンジスタ24側、曲線Ｈがトランジスタ25及び抵抗26の直
列回路の特性である。またVBは第３図におけるＯ′点と
アース間の電圧、Ｉはトランジスタ24,25のエミッタ電
流である。電流はベース及びコレクタがPNPトランジス
タ23と共通のPNPトランジスタ27のコレクタ電流として
取り出す。この電流はNPNトランジスタ24及び25のエミ
ッタ面積の比、抵抗26の値によって調整することができ
る。
発明が解決しようとする問題点 ところで、従来回路では、アーリー効果により電流が
変化するという問題がある。第３図において、Ｅ点の電
圧が高くなった場合、トランジスタ23のアーリー効果に
より、トランジスタ23のコレクタ電流が増大し、トラン
ジスタ25及び抵抗26に流れる電流も増加する。一方、ト
ランジスタ24もアーリー効果により、コレクタ電流及び
エミッタ電流が増加する。トランジスタ24及び25のベー
ス電圧は等しい為、第４図においてトランジスタ24側は
F1点、トランジスタ25はF2点となった状態で平衡とな
り、エミッタ電流は（Ｉ−I2）の電流減少を生じる。ト
ランジスタ27のコレクタ電流も（Ｉ−I2）の電流減少を
生じる。Ｅ点の電位が下った場合はこの逆となり、平衡
点はF3及びF4に移動し、（I4−Ｉ）の電流増加となる。
変化するという問題がある。第３図において、Ｅ点の電
圧が高くなった場合、トランジスタ23のアーリー効果に
より、トランジスタ23のコレクタ電流が増大し、トラン
ジスタ25及び抵抗26に流れる電流も増加する。一方、ト
ランジスタ24もアーリー効果により、コレクタ電流及び
エミッタ電流が増加する。トランジスタ24及び25のベー
ス電圧は等しい為、第４図においてトランジスタ24側は
F1点、トランジスタ25はF2点となった状態で平衡とな
り、エミッタ電流は（Ｉ−I2）の電流減少を生じる。ト
ランジスタ27のコレクタ電流も（Ｉ−I2）の電流減少を
生じる。Ｅ点の電位が下った場合はこの逆となり、平衡
点はF3及びF4に移動し、（I4−Ｉ）の電流増加となる。
また、従来回路ではトランジスタの電流増幅率のバラ
ツキにより、電流増幅率が低下した場合、第３図におけ
るPNPトランジスタ27のように回路に電流を供給するト
ランジスタのベース電流の影響が顕著となり、定電流回
路の平衡状態が変化し、電流源電流値が変化するという
問題もある。これは、回路への電流供給用トランジスタ
の数が増加するに従ってより大きな影響を及ぼす。これ
を改善するために、平衡状態の出力トランジスタのベー
ス電流依存性を小さくする回路として第５図に示す回路
がある。この回路では、PNPトランジスタ34によって、
トランジスタ32,33,38のベース電流が供給される為、ト
ランジスタ32,33,38のベース電流の影響は1/（PNPトラ
ンジスタ34の電流増幅率）に低減される。しかし、この
回路では減電圧動作は約1.4Vまでしか保証出来ない。
ツキにより、電流増幅率が低下した場合、第３図におけ
るPNPトランジスタ27のように回路に電流を供給するト
ランジスタのベース電流の影響が顕著となり、定電流回
路の平衡状態が変化し、電流源電流値が変化するという
問題もある。これは、回路への電流供給用トランジスタ
の数が増加するに従ってより大きな影響を及ぼす。これ
を改善するために、平衡状態の出力トランジスタのベー
ス電流依存性を小さくする回路として第５図に示す回路
がある。この回路では、PNPトランジスタ34によって、
トランジスタ32,33,38のベース電流が供給される為、ト
ランジスタ32,33,38のベース電流の影響は1/（PNPトラ
ンジスタ34の電流増幅率）に低減される。しかし、この
回路では減電圧動作は約1.4Vまでしか保証出来ない。
本発明は上記問題点を解決するものであり、アーリー
効果による電流変化をなくすと共に、減電圧特性を悪化
させることなくトランジスタの電流増幅率のバラツキに
よる電流安定性も向上させることのできる定電流源回路
を提供するものである。
効果による電流変化をなくすと共に、減電圧特性を悪化
させることなくトランジスタの電流増幅率のバラツキに
よる電流安定性も向上させることのできる定電流源回路
を提供するものである。
問題点を解決するための手段 上記問題点を解決するために本発明の定電流源回路
は、ダイオードと抵抗の直列接続及び前記ダイオードよ
りもベースエミッタ間の接触電圧が高いトランジスタに
よるカレントミラーと、前記カレントミラーの電流誤差
を検出する電流負帰還回路と、前記電流負帰還回路の帰
還量を軽減する回路と、電源投入時に前記カレントミラ
ーに微小電流を起す起動回路とを備えたものである。
は、ダイオードと抵抗の直列接続及び前記ダイオードよ
りもベースエミッタ間の接触電圧が高いトランジスタに
よるカレントミラーと、前記カレントミラーの電流誤差
を検出する電流負帰還回路と、前記電流負帰還回路の帰
還量を軽減する回路と、電源投入時に前記カレントミラ
ーに微小電流を起す起動回路とを備えたものである。
作用 本発明は上記した構成によって、アーリー効果及びト
ランジスタの電流増幅率のバラツキによる電流誤差を検
出して負帰還を施すことにより、低電位まで安定な定電
流出力を供給することができる。
ランジスタの電流増幅率のバラツキによる電流誤差を検
出して負帰還を施すことにより、低電位まで安定な定電
流出力を供給することができる。
実施例 以下本発明の一実施例の定電流源回路について、図面
を参照しながら説明する。
を参照しながら説明する。
第１図は本発明の一実施例を示すものである。第１図
において、NPNトランジスタ11のベース及びコレクタと
ベース・エミッタ間接触電圧がトランジスタ11よりも高
いNPNトランジスタ10のベースとが接続されカレントミ
ラー回路構成となっており、NPNトランジスタ11のエミ
ッタには抵抗12が接続されている。NPNトランジスタ11
のコレクタにはNPNトランジスタ11に電流を供給するPNP
トランジスタ９のコレクタが、NPNトランジスタ10のコ
レクタにはNPNトランジスタ10に電流を供給するPNPトラ
ンジスタ８のコレクタが接続されている。PNPトランジ
スタ８及び９のベース及びエミッタはそれぞれ共通とな
っている。NPNトランジスタ10のコレクタにはさらに電
流誤差検出用NPNトランジスタ５のベースが接続され、N
PNトランジスタ５のコレクタはPNPトランジスタ７のベ
ース及びコレクタに接続され、さらにPNPトランジスタ
８及び９のベースに接続されることにより、PNPトラン
ジスタ７とPNPトランジスタ８及び９はカレントミラー
回路構成となり、電流負帰還回路を構成している。また
PNPトランジスタ８及び９のベース及びエミッタにPNPト
ランジスタ13のベース及びエミッタが接続され、PNPト
ランジスタ13のコレクタはNPNトランジスタ14のベース
及びコレクタ、さらにNPNトランジスタ15のベースに接
続され、NPNトランジスタ14及び15はカレントミラー回
路構成となっている。NPNトランジスタ15のコレクタをN
PNトランジスタ５のコレクタに接続することにより、電
流帰還量を低減する回路を構成している。また電源電圧
とNPNトランジスタ２のコレクタ及びベースさらにNPNト
ランジスタのベース間に抵抗１が接続され、NPNトラン
ジスタ２及び３はカレントミラー回路構成となってい
る。NPNトランジスタ３のコレクタはPNPトランジスタ７
のベース及びコレクタに接続されている。
において、NPNトランジスタ11のベース及びコレクタと
ベース・エミッタ間接触電圧がトランジスタ11よりも高
いNPNトランジスタ10のベースとが接続されカレントミ
ラー回路構成となっており、NPNトランジスタ11のエミ
ッタには抵抗12が接続されている。NPNトランジスタ11
のコレクタにはNPNトランジスタ11に電流を供給するPNP
トランジスタ９のコレクタが、NPNトランジスタ10のコ
レクタにはNPNトランジスタ10に電流を供給するPNPトラ
ンジスタ８のコレクタが接続されている。PNPトランジ
スタ８及び９のベース及びエミッタはそれぞれ共通とな
っている。NPNトランジスタ10のコレクタにはさらに電
流誤差検出用NPNトランジスタ５のベースが接続され、N
PNトランジスタ５のコレクタはPNPトランジスタ７のベ
ース及びコレクタに接続され、さらにPNPトランジスタ
８及び９のベースに接続されることにより、PNPトラン
ジスタ７とPNPトランジスタ８及び９はカレントミラー
回路構成となり、電流負帰還回路を構成している。また
PNPトランジスタ８及び９のベース及びエミッタにPNPト
ランジスタ13のベース及びエミッタが接続され、PNPト
ランジスタ13のコレクタはNPNトランジスタ14のベース
及びコレクタ、さらにNPNトランジスタ15のベースに接
続され、NPNトランジスタ14及び15はカレントミラー回
路構成となっている。NPNトランジスタ15のコレクタをN
PNトランジスタ５のコレクタに接続することにより、電
流帰還量を低減する回路を構成している。また電源電圧
とNPNトランジスタ２のコレクタ及びベースさらにNPNト
ランジスタのベース間に抵抗１が接続され、NPNトラン
ジスタ２及び３はカレントミラー回路構成となってい
る。NPNトランジスタ３のコレクタはPNPトランジスタ７
のベース及びコレクタに接続されている。
以上のように構成された定電流源回路について、以下
第１図及び第２図を用いてその動作を説明する。
第１図及び第２図を用いてその動作を説明する。
まず、電源電圧投入時にはダイオード接続されたNPN
トランジスタ２に電流が流れ、同時にNPNトランジスタ
２とカレントミラー回路構成されているNPNトランジス
タ３のエミッタ及びコレクタに電流が流れ、PNPトラン
ジスタ７に電流を流す。ここで抵抗１及び６の値を大き
な値に選ぶことにより、PNPトランジスタ７に微小電流
を流すことができる。PNPトランジスタ７に微小電流が
流れると、PNPトランジスタ７とカレントミラー回路構
成されたPNPトランジスタ８及び９にも微小電流が流れ
る。ここでPNPトランジスタ８及び９の電気的特性が同
一ならば、PNPトランジスタ８及び９のベース・エミッ
タ間電圧が等しい為、PNPトランジスタ８及び９のコレ
クタ電流も等しくなる。NPNトランジスタ11のベース・
コレクタ間接触電圧はNPNトランジスタ10のベース・コ
レクタ間接触電圧より低い為、NPNトランジスタ11のベ
ース・コレクタ間接触電圧とNPNトランジスタ11のエミ
ッタ電流における抵抗12の電圧降下の和をNPNトランジ
スタ10のベース・エミッタ間に加えると、NPNトランジ
スタ11に流す電流が微小電流の場合にはNPNトランジス
タのエミッタ電流はNPNトランジスタ11のエミッタ電流
より少ない為、NPNトランジスタ11のエミッタ電流とNPN
トランジスタ10のエミッタ電流の差が誤差電流としてNP
Nトランジスタ５のベースに流れ、NPNトランジスタ７の
コレクタ電流が増加して、PNPトランジスタ７に流れる
電流を増加させると共にPNPトランジスタ８及び９の電
流を増加させ、NPNトランジスタ10及び11のエミッタ電
流が等しくなった時、平衡状態となる。つまり第２図に
おけるＤ点で平衡状態となる。第２図において曲線Ｂは
第１図トランジスタ10側、曲線Ｃはトランジスタ11側の
特性である。またVBは第１図におけるＯ点、アース間電
圧、１はトランジスタ24及び25のエミッタ電流である。
電流はベース及びエミッタがPNPトランジスタ８及び９
と共通で電気的特性がPNPトランジスタ８及び９と同一
のPNPトランジスタ17のコレクタ電流として取り出す。
平衡状態における電流値はトランジスタ10及び11のエミ
ッタの面積比及び抵抗12によって調整することができ
る。
トランジスタ２に電流が流れ、同時にNPNトランジスタ
２とカレントミラー回路構成されているNPNトランジス
タ３のエミッタ及びコレクタに電流が流れ、PNPトラン
ジスタ７に電流を流す。ここで抵抗１及び６の値を大き
な値に選ぶことにより、PNPトランジスタ７に微小電流
を流すことができる。PNPトランジスタ７に微小電流が
流れると、PNPトランジスタ７とカレントミラー回路構
成されたPNPトランジスタ８及び９にも微小電流が流れ
る。ここでPNPトランジスタ８及び９の電気的特性が同
一ならば、PNPトランジスタ８及び９のベース・エミッ
タ間電圧が等しい為、PNPトランジスタ８及び９のコレ
クタ電流も等しくなる。NPNトランジスタ11のベース・
コレクタ間接触電圧はNPNトランジスタ10のベース・コ
レクタ間接触電圧より低い為、NPNトランジスタ11のベ
ース・コレクタ間接触電圧とNPNトランジスタ11のエミ
ッタ電流における抵抗12の電圧降下の和をNPNトランジ
スタ10のベース・エミッタ間に加えると、NPNトランジ
スタ11に流す電流が微小電流の場合にはNPNトランジス
タのエミッタ電流はNPNトランジスタ11のエミッタ電流
より少ない為、NPNトランジスタ11のエミッタ電流とNPN
トランジスタ10のエミッタ電流の差が誤差電流としてNP
Nトランジスタ５のベースに流れ、NPNトランジスタ７の
コレクタ電流が増加して、PNPトランジスタ７に流れる
電流を増加させると共にPNPトランジスタ８及び９の電
流を増加させ、NPNトランジスタ10及び11のエミッタ電
流が等しくなった時、平衡状態となる。つまり第２図に
おけるＤ点で平衡状態となる。第２図において曲線Ｂは
第１図トランジスタ10側、曲線Ｃはトランジスタ11側の
特性である。またVBは第１図におけるＯ点、アース間電
圧、１はトランジスタ24及び25のエミッタ電流である。
電流はベース及びエミッタがPNPトランジスタ８及び９
と共通で電気的特性がPNPトランジスタ８及び９と同一
のPNPトランジスタ17のコレクタ電流として取り出す。
平衡状態における電流値はトランジスタ10及び11のエミ
ッタの面積比及び抵抗12によって調整することができ
る。
一例として、トランジスタ11のエミッタの面積がトラ
ンジスタ10のｎ倍（ただしｎ＞１）とした場合、抵抗12
の抵抗値をＢとすると、電流値は次式で与えられる。
ンジスタ10のｎ倍（ただしｎ＞１）とした場合、抵抗12
の抵抗値をＢとすると、電流値は次式で与えられる。
今、第１図におけるＡ点の電位が上昇し、アーリー効
果により、PNPトランジスタ８及び９のコレクタ電流が
増加したと仮定すれば、NPNトランジスタ10及び11のコ
レクタ電流及びエミッタ電流が増加し、第１図における
Ｏ点の電位はVBからVB′に変化し、NPNトランジスタ10
のエミッタ電流は第２図I1に、NPNトランジスタ11のエ
ミッタ電流はI2となる。I1とI2の差により、NPNトラン
ジスタ５のベース電流がNPNトランジスタ10のコレクタ
に流れ、NPNトランジスタ５のコレクタ電流が減少し、P
NPトランジスタ７に流れる電流を減少させると共にPNP
トランジスタ８及び９のコレクタ電流を減少させ、第２
図におけるＤ点で平衡状態にもどる。第１図Ａ点の電圧
が下昇した場合、逆の動作が行われ、第２図におけるＤ
点で平衡状態になる。つまり、第２図Ａ点の電位が上昇
しても下昇しても平衡点は不変であり、PNPトランジス
タ17のコレクタによって供給される電流はアーリー効果
の影響を受けない。次に第１図における負荷回路電流供
給用PNPトランジスタ17（第３図PNPトランジスタ27に順
じる）を複数個とした場合、それらのベース電流によ
り、従来の回路では平衡状態が変化し、出力電流値が変
化したが、この本例の回路では第１図におけるNPNトラ
ンジスタ５及びPNPトランジスタ７で構成される電流負
帰還回路を介している為、ベース電流の影響を受けな
い。
果により、PNPトランジスタ８及び９のコレクタ電流が
増加したと仮定すれば、NPNトランジスタ10及び11のコ
レクタ電流及びエミッタ電流が増加し、第１図における
Ｏ点の電位はVBからVB′に変化し、NPNトランジスタ10
のエミッタ電流は第２図I1に、NPNトランジスタ11のエ
ミッタ電流はI2となる。I1とI2の差により、NPNトラン
ジスタ５のベース電流がNPNトランジスタ10のコレクタ
に流れ、NPNトランジスタ５のコレクタ電流が減少し、P
NPトランジスタ７に流れる電流を減少させると共にPNP
トランジスタ８及び９のコレクタ電流を減少させ、第２
図におけるＤ点で平衡状態にもどる。第１図Ａ点の電圧
が下昇した場合、逆の動作が行われ、第２図におけるＤ
点で平衡状態になる。つまり、第２図Ａ点の電位が上昇
しても下昇しても平衡点は不変であり、PNPトランジス
タ17のコレクタによって供給される電流はアーリー効果
の影響を受けない。次に第１図における負荷回路電流供
給用PNPトランジスタ17（第３図PNPトランジスタ27に順
じる）を複数個とした場合、それらのベース電流によ
り、従来の回路では平衡状態が変化し、出力電流値が変
化したが、この本例の回路では第１図におけるNPNトラ
ンジスタ５及びPNPトランジスタ７で構成される電流負
帰還回路を介している為、ベース電流の影響を受けな
い。
以上のように構成された電流負帰還回路の閉回路利得
は非常に高く、異常発振を起しやすい。
は非常に高く、異常発振を起しやすい。
異常発振防止の為にはNPNトランジスタ５のベースと電
源ラインA,又はPNPトランジスタ９のコレクタの間にコ
ンデンサを接続すれば良いが、IC内ではコンデンサの容
量は限られてしまう。また閉回路利得と減少させる為に
第１図NPNトランジスタ５のエミッタとアース間に抵抗
６を接続するという方法があるが、抵抗６の値を大きな
値にすると、抵抗６の両端の電位差により減電圧特性が
悪化し、さらにPNPトランジスタ８のコレクタ電位がPNP
トランジスタ９のコレクタ電位より高くなり、PNPトラ
ンジスタ８と９のアーリー効果に差が生じ、電流誤差が
生じる。そこで第１図におけるPNPトランジスタ13,NPN
トランジスタ14及び15により電流帰還量を調整してい
る。ここでNPNトランジスタ15のコレクタ電流をIC15PNP
トランジスタ７に流れる電流をI7とすると、NPNトラン
ジスタ15のコレクタをNPNトランジスタ５に接続した場
合の電流帰還量は接続しない場合に対し（１−IC15／
I7）倍となる。この場合（１−IC15／I7）＞Ｏとしなけ
れば、NPNトランジスタ５に電流が流れず、帰還がかか
らなくなり、ラッチアップしてしまうので、NPNトラン
ジスタ15のコレクタ電流はPNPトランジスタ７に流れる
電流より少なくせねばならない。
源ラインA,又はPNPトランジスタ９のコレクタの間にコ
ンデンサを接続すれば良いが、IC内ではコンデンサの容
量は限られてしまう。また閉回路利得と減少させる為に
第１図NPNトランジスタ５のエミッタとアース間に抵抗
６を接続するという方法があるが、抵抗６の値を大きな
値にすると、抵抗６の両端の電位差により減電圧特性が
悪化し、さらにPNPトランジスタ８のコレクタ電位がPNP
トランジスタ９のコレクタ電位より高くなり、PNPトラ
ンジスタ８と９のアーリー効果に差が生じ、電流誤差が
生じる。そこで第１図におけるPNPトランジスタ13,NPN
トランジスタ14及び15により電流帰還量を調整してい
る。ここでNPNトランジスタ15のコレクタ電流をIC15PNP
トランジスタ７に流れる電流をI7とすると、NPNトラン
ジスタ15のコレクタをNPNトランジスタ５に接続した場
合の電流帰還量は接続しない場合に対し（１−IC15／
I7）倍となる。この場合（１−IC15／I7）＞Ｏとしなけ
れば、NPNトランジスタ５に電流が流れず、帰還がかか
らなくなり、ラッチアップしてしまうので、NPNトラン
ジスタ15のコレクタ電流はPNPトランジスタ７に流れる
電流より少なくせねばならない。
一例として第１図ではNPNトランジスタ15のエミッタ
とアース間に抵抗16を入れ、ミラー比を変えている。
とアース間に抵抗16を入れ、ミラー比を変えている。
以上のように本実施例によれば、起動回路と二つの基
準電圧と電流負帰還回路と電流帰還調整回路を設けるこ
とにより、低電圧まで安定に一定電流を供給することが
でき、駆動する回路が複数となった場合の電流変化も従
来の回路に比べ極めて低く抑えることができる。
準電圧と電流負帰還回路と電流帰還調整回路を設けるこ
とにより、低電圧まで安定に一定電流を供給することが
でき、駆動する回路が複数となった場合の電流変化も従
来の回路に比べ極めて低く抑えることができる。
なお、第１図ではNPNトランジスタ15のエミッタとア
ース間に抵抗16を接続してNPNトランジスタ15のコレク
タ電流の調整を行ったが、NPNトランジスタ14のベース
・エミッタ間接触電圧がNPNトランジスタ15のベース・
エミッタ間接触電圧よりも低いものを用いてもよい。
ース間に抵抗16を接続してNPNトランジスタ15のコレク
タ電流の調整を行ったが、NPNトランジスタ14のベース
・エミッタ間接触電圧がNPNトランジスタ15のベース・
エミッタ間接触電圧よりも低いものを用いてもよい。
発明の効果 以上のように本発明は、起動回路と、二つの基準電圧
を比較し、その誤差を検出し補正する電流負帰還回路
と、異常発振を防止する帰還量減少回路を設けることに
より、約0.9Vまで電源電圧の変動が起きたり、複数の負
荷がつながれても一定な定電流を供給することができ
る。
を比較し、その誤差を検出し補正する電流負帰還回路
と、異常発振を防止する帰還量減少回路を設けることに
より、約0.9Vまで電源電圧の変動が起きたり、複数の負
荷がつながれても一定な定電流を供給することができ
る。
第１図は本発明の一実施例における定電流源回路の電気
的結線図、第２図は第１図の回路における電流基準部の
特性図、第３図及び第５図は従来の定電流源回路の電気
的結線図、第４図は第３図及び第５図の回路における電
流基準部の特性図である。 1,4,6,12,16……抵抗、7,8,9,13,17……PNPトランジス
タ、2,3,5,10,11,14,15……NPNトランジスタ。
的結線図、第２図は第１図の回路における電流基準部の
特性図、第３図及び第５図は従来の定電流源回路の電気
的結線図、第４図は第３図及び第５図の回路における電
流基準部の特性図である。 1,4,6,12,16……抵抗、7,8,9,13,17……PNPトランジス
タ、2,3,5,10,11,14,15……NPNトランジスタ。
Claims (1)
- 【請求項１】ベースを共通にした第１及び第２のトラン
ジスタと、前記第１及び第２のトランジスタと極性の異
なる第３及び第４のトランジスタと、複数個並列接続し
たダイオードまたは前記第３のトランジスタのベースエ
ミッタ間の接触電圧よりも低い接触電圧を有するダイオ
ードから成る第５の素子と、ダイオードまたはダイオー
ド接続されたトランジスタから成る第６の素子を有し、
前記第１のトランジスタのコレクタを前記第３のトラン
ジスタのコレクタ及び前記第４のトランジスタのベース
に接続し、前記第２トランジスタのコレクタを前記第５
の素子の一方に接続し、この第５の素子の他方と前記第
３のトランジスタのエミッタに第１の抵抗を接続し、前
記第４のトランジスタのコレクタを前記第１及び第２の
トランジスタのベース及び第６の素子の一方に接続した
電流負帰還回路と、電源投入時に前記第６の素子に微小
電流を流して前記電流負帰還回路を動作させる起動回路
と、前記第１及び第２のトランジスタと同極性でベース
を共通に接続した第７のトランジスタと、ダイオードま
たはダイオード接続したトランジスタでなる第８の素子
と、前記第７のトランジスタと極性の異なる第９のトラ
ンジスタを有し、第７のトランジスタのコレクタを前記
第８の素子の一方及び前記第９のトランジスタのベース
に接続し、この第９のトランジスタのコレクタを前記第
４のトランジスタのコレクタに接続した電流帰還量軽減
回路とを備えたことを特徴とする定電流源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13572986A JPH083769B2 (ja) | 1986-06-11 | 1986-06-11 | 定電流源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13572986A JPH083769B2 (ja) | 1986-06-11 | 1986-06-11 | 定電流源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62293326A JPS62293326A (ja) | 1987-12-19 |
| JPH083769B2 true JPH083769B2 (ja) | 1996-01-17 |
Family
ID=15158512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13572986A Expired - Lifetime JPH083769B2 (ja) | 1986-06-11 | 1986-06-11 | 定電流源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH083769B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0213004A (ja) * | 1988-06-29 | 1990-01-17 | Sony Corp | 定電流回路 |
| JP2800720B2 (ja) * | 1995-05-19 | 1998-09-21 | 日本電気株式会社 | 起動回路 |
-
1986
- 1986-06-11 JP JP13572986A patent/JPH083769B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62293326A (ja) | 1987-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6958643B2 (en) | Folded cascode bandgap reference voltage circuit | |
| US4628248A (en) | NPN bandgap voltage generator | |
| JPH02220114A (ja) | 電圧安定器 | |
| US4567444A (en) | Current mirror circuit with control means for establishing an input-output current ratio | |
| US4578633A (en) | Constant current source circuit | |
| JPH05150848A (ja) | 電源回路 | |
| US20060255785A1 (en) | Stabilized DC power supply circuit | |
| US4556805A (en) | Comparator circuit having hysteresis voltage substantially independent of variation in power supply voltage | |
| US20020014883A1 (en) | Current source with low supply voltage and with low voltage sensitivity | |
| US4433283A (en) | Band gap regulator circuit | |
| JP2542623B2 (ja) | カレントミラ−回路 | |
| JPS6235924A (ja) | 予め設定された関数により定められる阻害特性を有する集積ｐｎｐトランジスタ−の反飽和回路 | |
| JPH083769B2 (ja) | 定電流源回路 | |
| JPH0413692Y2 (ja) | ||
| JP3105716B2 (ja) | カレントミラー回路 | |
| JP3335984B2 (ja) | 電流発生装置 | |
| JP3255226B2 (ja) | 電圧制御増幅器 | |
| JP2547896B2 (ja) | 電流反転回路 | |
| JPH022545B2 (ja) | ||
| JPH0379123A (ja) | 定電流源回路 | |
| JP3175982B2 (ja) | 基準電圧発生回路 | |
| JP2581163B2 (ja) | 直結型アンプ | |
| CN103616916A (zh) | 一种低电压差稳压器的电压差的电路 | |
| JPH032987Y2 (ja) | ||
| KR920002976Y1 (ko) | 전류 안정화 장치 |