JP2581163B2 - 直結型アンプ - Google Patents
直結型アンプInfo
- Publication number
- JP2581163B2 JP2581163B2 JP63139131A JP13913188A JP2581163B2 JP 2581163 B2 JP2581163 B2 JP 2581163B2 JP 63139131 A JP63139131 A JP 63139131A JP 13913188 A JP13913188 A JP 13913188A JP 2581163 B2 JP2581163 B2 JP 2581163B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- emitter
- current
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は直結型アンプに関する 〔発明の概要〕 この発明は、直結型アンプにおいて、入力用のトラン
ジスタのベース・エミッタ間電圧と、出力用のトランジ
スタのベース・エミッタ間電圧とに相関を持たせること
により、出力電流のばらつきをなくしたものである。
ジスタのベース・エミッタ間電圧と、出力用のトランジ
スタのベース・エミッタ間電圧とに相関を持たせること
により、出力電流のばらつきをなくしたものである。
第2図は直結型のアンプの一例を示し、入力用トラン
ジスタQ1が定電流源Q9によりエミッタフォロワとされる
とともに、出力用トランジスタQ2がエミッタ接地とされ
ている。また、(1)は信号源を示し、この信号源
(1)からは、バイアス電圧E及び信号電圧eが出力さ
れる。
ジスタQ1が定電流源Q9によりエミッタフォロワとされる
とともに、出力用トランジスタQ2がエミッタ接地とされ
ている。また、(1)は信号源を示し、この信号源
(1)からは、バイアス電圧E及び信号電圧eが出力さ
れる。
したがって、信号電圧eは、トランジスタQ1,Q2を通
じて出力電流iとして取り出されるので、このアンプ
は、電圧電流変換回路やレベルシフト回路などとしても
使用できる。
じて出力電流iとして取り出されるので、このアンプ
は、電圧電流変換回路やレベルシフト回路などとしても
使用できる。
ところで、このアンプにおいては、出力電流の直流分
I及び交流分(信号電流)iは、 I=(E+V1−V2)/R ・・・(i) i≒e/(R+(kT/qI)) ・・・(ii) V1,V2:トランジスタQ1,Q2のVBE(ベース・エミッタ間電
圧) で示される。
I及び交流分(信号電流)iは、 I=(E+V1−V2)/R ・・・(i) i≒e/(R+(kT/qI)) ・・・(ii) V1,V2:トランジスタQ1,Q2のVBE(ベース・エミッタ間電
圧) で示される。
そして、一般に、トランジスタのVBEは、同一のエミ
ッタ電流に対して±30〜±50mV程度ばらついてしまう。
しかも、NPNトランジスタとPNPトランジスタとを同じ半
導体チップ上にIC化しても、NPNトランジスタのVBEのば
らつきと、PNPトランジスタのVBEのばらつきとは、何も
相関がない。
ッタ電流に対して±30〜±50mV程度ばらついてしまう。
しかも、NPNトランジスタとPNPトランジスタとを同じ半
導体チップ上にIC化しても、NPNトランジスタのVBEのば
らつきと、PNPトランジスタのVBEのばらつきとは、何も
相関がない。
そして、(i)式において、電圧V1はNPNトランジス
タQ1のVBEであり、電圧V2はPNPトランジスタQ2のVBEで
あるから、差電圧(V1−V2)は±60〜±100mV程度のば
らつきを生じてしまう。
タQ1のVBEであり、電圧V2はPNPトランジスタQ2のVBEで
あるから、差電圧(V1−V2)は±60〜±100mV程度のば
らつきを生じてしまう。
そして、電圧(V1−V2)にそのようなばらつきを生じ
ると、(i),(ii)式によれば、電流Iにばらつきを
生じ、この電流Iのばらつきにより電流iがばらついて
しまう。
ると、(i),(ii)式によれば、電流Iにばらつきを
生じ、この電流Iのばらつきにより電流iがばらついて
しまう。
すなわち、上述のアンプにおいては、トランジスタ
Q1,Q2のベース・エミッタ間電圧V1,V2のばらつきにより
出力電流の直流分I及び交流分iがばらついてしまう。
また、電流Iのばらつきは、トランジスタQ2の直流動作
点のばらつきでもある。
Q1,Q2のベース・エミッタ間電圧V1,V2のばらつきにより
出力電流の直流分I及び交流分iがばらついてしまう。
また、電流Iのばらつきは、トランジスタQ2の直流動作
点のばらつきでもある。
このような出力電流I,iのばらつきを低減するには、
抵抗器Rの値を大きくして電流負帰還を大きくすればよ
いが、そうすると、出力電流I,iが小さくなるので、電
流Eを大きくする必要があり、例えばE≧0.3Vとする必
要がある。
抵抗器Rの値を大きくして電流負帰還を大きくすればよ
いが、そうすると、出力電流I,iが小さくなるので、電
流Eを大きくする必要があり、例えばE≧0.3Vとする必
要がある。
しかし、このアンプを例えば1個の単3電池で働くラ
ジオ用ICなどに使用する場合、電池の電圧が消耗によ
り、0.9V程度(これは、定格電圧1.5Vの60%)にまで低
下したときでも、全体がほぼ正常に動作する必要がある
ので、電圧Eをそのように大きくすることはできない。
ジオ用ICなどに使用する場合、電池の電圧が消耗によ
り、0.9V程度(これは、定格電圧1.5Vの60%)にまで低
下したときでも、全体がほぼ正常に動作する必要がある
ので、電圧Eをそのように大きくすることはできない。
この結果、抵抗器Rの値を大きくすることはできず、
電流負帰還量を大きくできないので、出力電流I,iのば
らつきや安定度に問題を生じてしまう。
電流負帰還量を大きくできないので、出力電流I,iのば
らつきや安定度に問題を生じてしまう。
また、電源電圧が高く、したがって、電圧Eを大きく
できるとしても、抵抗器Rの値を大きくして電流負帰還
量を大きくすると、アンプとしての利得が小さくなって
しまう。
できるとしても、抵抗器Rの値を大きくして電流負帰還
量を大きくすると、アンプとしての利得が小さくなって
しまう。
この発明は、以上のような問題点を一掃しようとする
ものである。
ものである。
このため、この発明においては、NPNトランジスタの
ベース・エミッタ間電圧と、PNPトランジスタのベース
・エミッタ間電圧に相関を持たせるようにしたものであ
る。
ベース・エミッタ間電圧と、PNPトランジスタのベース
・エミッタ間電圧に相関を持たせるようにしたものであ
る。
電源電圧が低くても出力電流のばらつきが抑えられ
る。
る。
第1図において、信号源(1)が、電源端子T1と、入
力用トランジスタQ1のベースとの間に接続され、端子T1
を基準電位点としてトランジスタQ1のベースに、入力信
号電圧−(E+e)が供給される。
力用トランジスタQ1のベースとの間に接続され、端子T1
を基準電位点としてトランジスタQ1のベースに、入力信
号電圧−(E+e)が供給される。
そして、トランジスタQ1のコレクタが電源端子T1に接
続され、そのエミッタと接地との間に、抵抗器R1と、ト
ランジスタQ3のコレクタ・エミッタ間と、抵抗器R3とが
直列接続され、トランジスタQ3のコレクタがトランジス
タQ2のベースに接続され、このトランジスタQ2のエミッ
タが抵抗器R2を通じて端子T1に接続される。
続され、そのエミッタと接地との間に、抵抗器R1と、ト
ランジスタQ3のコレクタ・エミッタ間と、抵抗器R3とが
直列接続され、トランジスタQ3のコレクタがトランジス
タQ2のベースに接続され、このトランジスタQ2のエミッ
タが抵抗器R2を通じて端子T1に接続される。
さらに、トランジスタQ3のベースが、トランジスタQ4
のエミッタに接続され、このエミッタと端子T1との間
に、定電流源Q5が接続されるとともに、トランジスタQ4
はダイオード接続とされ、そのベース及びコレクタは接
地される。
のエミッタに接続され、このエミッタと端子T1との間
に、定電流源Q5が接続されるとともに、トランジスタQ4
はダイオード接続とされ、そのベース及びコレクタは接
地される。
なお、トランジスタQ1,Q3と、Q2,Q4とは互いに逆性の
ものとされるとともに、R1=R3とされる。
ものとされるとともに、R1=R3とされる。
このような構成によれば、定電流源Q5からの定電流I5
(例えば、I5=I)がトランジスタQ4に供給されるの
で、トランジスタQ4のエミッタと接地との間には、電圧
V4が得られ、この電圧V4がトランジスタQ3のベースに供
給される。
(例えば、I5=I)がトランジスタQ4に供給されるの
で、トランジスタQ4のエミッタと接地との間には、電圧
V4が得られ、この電圧V4がトランジスタQ3のベースに供
給される。
したがって、トランジスタQ3が定電流源として働くの
で、トランジスタQ1はエミッタフォロワとして働く。ま
た、トランジスタQ2はオープンコレクタのエミッタ接地
として働く。
で、トランジスタQ1はエミッタフォロワとして働く。ま
た、トランジスタQ2はオープンコレクタのエミッタ接地
として働く。
したがって、信号源(2)からの信号電圧eは、トラ
ンジスタQ1,Q2を通じてトランジスタQ2のコレクタに信
号電源iとして出力される。また、このとき、バイアス
電圧Eに対応してトランジスタQ2のコレクタに直流電流
Iも流れる。
ンジスタQ1,Q2を通じてトランジスタQ2のコレクタに信
号電源iとして出力される。また、このとき、バイアス
電圧Eに対応してトランジスタQ2のコレクタに直流電流
Iも流れる。
そして、この場合、電流Iは、抵抗器R2の端子電圧
を、その抵抗値で除算した値となるので、 I=(E+V1+VR1−V2)/R2 ・・・(iii) VR1:抵抗器R1の端子電圧 である。
を、その抵抗値で除算した値となるので、 I=(E+V1+VR1−V2)/R2 ・・・(iii) VR1:抵抗器R1の端子電圧 である。
また、トランジスタQ1,Q3のVBEのばらつきは、±30〜
±50mV程度であるが、トランジスタQ1,Q3を同一の半導
体チップ上に形成した場合には、トランジスタQ1のVBE
と、トランジスタQ3のVBEとの間の相対的なばらつきは
十分に小さい。そして、トランジスタQ1のエミッタ電流
と、トランジスタQ3のエミッタ電流とは互いに等しいの
で、 V1=V3 ・・・(iv) V3:トランジスタQ3のVBE である。また、R1=R3であるとともに、抵抗器R1,R3に
は等しい電流が流れるので、抵抗器R1,R3の降下電圧
VR1,VR3は、 VR1=RR3 ・・・(v) となる。
±50mV程度であるが、トランジスタQ1,Q3を同一の半導
体チップ上に形成した場合には、トランジスタQ1のVBE
と、トランジスタQ3のVBEとの間の相対的なばらつきは
十分に小さい。そして、トランジスタQ1のエミッタ電流
と、トランジスタQ3のエミッタ電流とは互いに等しいの
で、 V1=V3 ・・・(iv) V3:トランジスタQ3のVBE である。また、R1=R3であるとともに、抵抗器R1,R3に
は等しい電流が流れるので、抵抗器R1,R3の降下電圧
VR1,VR3は、 VR1=RR3 ・・・(v) となる。
したがって、(iii)式に(iv),(v)式を代入し
て I=(E+V1+VR1−V2)/R2 =(E+V3+VR3−V2)/R2 =(E+V4−V2)/R2 ・・・(vi) ∵V3+VR3=V4 となる。
て I=(E+V1+VR1−V2)/R2 =(E+V3+VR3−V2)/R2 =(E+V4−V2)/R2 ・・・(vi) ∵V3+VR3=V4 となる。
そして、(vi)式において、電圧V4,V2は、ともにPNP
トランジスタQ4,Q2のVBEなので、電圧V4とV2との間に相
対的なばらつきは十分に小さく、±3〜±5mV程度とな
る。したがって、抵抗器R2による電流負帰還により、
(vi)式における差電圧(V4−V2)は無視できるように
なり、電流Iはばらつくことなく規定値に収まる。
トランジスタQ4,Q2のVBEなので、電圧V4とV2との間に相
対的なばらつきは十分に小さく、±3〜±5mV程度とな
る。したがって、抵抗器R2による電流負帰還により、
(vi)式における差電圧(V4−V2)は無視できるように
なり、電流Iはばらつくことなく規定値に収まる。
また、差電圧(V4−V2)がもともと小さいので、抵抗
器R2による負帰還量も小さくてよく、したがって、抵抗
器R2の値を小さくでき、例えば電流Iのばらつきとして
±20%程度を認めるのであれば、R2=0にできる。
器R2による負帰還量も小さくてよく、したがって、抵抗
器R2の値を小さくでき、例えば電流Iのばらつきとして
±20%程度を認めるのであれば、R2=0にできる。
こうして、この発明によれば、トランジスタQ1,Q2の
ベース・エミッタ間電圧V1,V2の差電圧(V1−V2)が、
互いに同極性のトランジスタQ2,Q4のベースエミッタ電
圧V2,V4の差電圧(V2−V2)に置き換えられ、電圧V1とV
2とが電圧V4を通じて相関を持つことになるので、差電
圧(V1−V2)に起因する直流出力電流Iのばらつきを十
分に小さくでき、したがって、交流出力電流iのばらつ
きを十分に小さくできる。
ベース・エミッタ間電圧V1,V2の差電圧(V1−V2)が、
互いに同極性のトランジスタQ2,Q4のベースエミッタ電
圧V2,V4の差電圧(V2−V2)に置き換えられ、電圧V1とV
2とが電圧V4を通じて相関を持つことになるので、差電
圧(V1−V2)に起因する直流出力電流Iのばらつきを十
分に小さくでき、したがって、交流出力電流iのばらつ
きを十分に小さくできる。
また、電流負帰還量を小さくできるので、抵抗器R2を
小さくでき、したがって、抵抗器R2における降下電圧を
小さくできるので、電源電圧VCCが低下しても正常な出
力電流iを得ることができる。
小さくでき、したがって、抵抗器R2における降下電圧を
小さくできるので、電源電圧VCCが低下しても正常な出
力電流iを得ることができる。
さらに、電流負帰還量を小さくできるので、トランジ
スタQ2の利得を大きくできる。
スタQ2の利得を大きくできる。
なお、上述において、差電圧(V4−V2)は、電流I5と
Iとの比を変更すれば、所定の大きさにできるので、こ
れにより(vi)式においてE=0とすることもでき、こ
の場合には、より低い電源電圧でも動作することにな
る。また、抵抗器R1,R3は、トランジスタQ1,Q3を流れる
電流の変化を小さくし、トランジスタQ1のエミッタフォ
ロワとしての高周波特性を改善するためのものであり、
条件によってはなくてもよい。
Iとの比を変更すれば、所定の大きさにできるので、こ
れにより(vi)式においてE=0とすることもでき、こ
の場合には、より低い電源電圧でも動作することにな
る。また、抵抗器R1,R3は、トランジスタQ1,Q3を流れる
電流の変化を小さくし、トランジスタQ1のエミッタフォ
ロワとしての高周波特性を改善するためのものであり、
条件によってはなくてもよい。
この発明によれば、トランジスタQ1,Q2のベース・エ
ミッタ間電圧V1,V2の差電圧(V1−V2)が、互いに同極
性のトランジスタQ2,Q4のベースエミッタ電圧V2,V4の差
電圧(V2−V2)に置き換えられ、電圧V1とV2とが電圧V4
を通じて相関を持つことになるので、差電圧(V1−V2)
に起因する直流出力電流Iのばらつきを十分に小さくで
き、したがって、交流出力電流iのばらつきを十分に小
さくできる。
ミッタ間電圧V1,V2の差電圧(V1−V2)が、互いに同極
性のトランジスタQ2,Q4のベースエミッタ電圧V2,V4の差
電圧(V2−V2)に置き換えられ、電圧V1とV2とが電圧V4
を通じて相関を持つことになるので、差電圧(V1−V2)
に起因する直流出力電流Iのばらつきを十分に小さくで
き、したがって、交流出力電流iのばらつきを十分に小
さくできる。
また、電流負帰還量を小さくできるので、抵抗器R2を
小さくでき、したがって、抵抗器R2における降下電圧を
小さくできるので、電源電圧VCCが低下しても正常な出
力電流iを得ることができる。
小さくでき、したがって、抵抗器R2における降下電圧を
小さくできるので、電源電圧VCCが低下しても正常な出
力電流iを得ることができる。
さらに、電流負帰還量を小さくできるので、トランジ
スタQ2の利得を大きくできる。
スタQ2の利得を大きくできる。
第1図はこの発明の一例の接続図、第2図はその説明の
ための図である。 (1)は信号源である。
ための図である。 (1)は信号源である。
Claims (1)
- 【請求項1】入力用の第1のトランジスタと、 この第1のトランジスタとは逆極性で、ベースが上記第
1のトランジスタのエミッタに接続された出力用の第2
のトランジスタと、 上記第1のトランジスタと同極性で、コレクタが上記第
1のトランジスタのエミッタに接続された第3のトラン
ジスタと、 上記第2のトランジスタと同極性の第4のトランジスタ
とを有し、 上記第1のトランジスタは上記第3のトランジスタによ
りエミッタフォロワとされ、 上記第4のトランジスタのベース・エミッタ間電圧が、
上記第3のトランジスタにそのベースバイアスとして供
給され、 上記第2のトランジスタのコレクタから、上記第1のト
ランジスタ及び上記第2のトランジスタの各ベース・エ
ミッタ間電圧のばらつきに起因するばらつきの補正され
た出力電流が取り出されるようにした直結型アンプ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63139131A JP2581163B2 (ja) | 1988-06-06 | 1988-06-06 | 直結型アンプ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63139131A JP2581163B2 (ja) | 1988-06-06 | 1988-06-06 | 直結型アンプ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01307306A JPH01307306A (ja) | 1989-12-12 |
JP2581163B2 true JP2581163B2 (ja) | 1997-02-12 |
Family
ID=15238251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63139131A Expired - Lifetime JP2581163B2 (ja) | 1988-06-06 | 1988-06-06 | 直結型アンプ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2581163B2 (ja) |
-
1988
- 1988-06-06 JP JP63139131A patent/JP2581163B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH01307306A (ja) | 1989-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6365166B2 (ja) | ||
JP2704245B2 (ja) | 基準電圧発生回路 | |
JPS6155288B2 (ja) | ||
JP2581163B2 (ja) | 直結型アンプ | |
JPH0690656B2 (ja) | 基準電圧の形成回路 | |
US5155429A (en) | Threshold voltage generating circuit | |
JPH0247883B2 (ja) | ||
JPS6154286B2 (ja) | ||
JPH0413692Y2 (ja) | ||
JP3134343B2 (ja) | バンドギャップ基準電圧発生回路 | |
JPH04127703A (ja) | 演算増幅回路 | |
JPH0720960A (ja) | 電流発生装置 | |
JPH0124645Y2 (ja) | ||
JP2629234B2 (ja) | 低電圧基準電源回路 | |
JP2661138B2 (ja) | 電流増幅回路 | |
JPH01288911A (ja) | BiCMOS基準電圧発生器 | |
JPS645369Y2 (ja) | ||
JPH0434567Y2 (ja) | ||
JPH0816267A (ja) | 定電圧回路 | |
JP2574200Y2 (ja) | 電圧比較回路 | |
JP2727389B2 (ja) | 温度特性補償回路 | |
JP2000305644A (ja) | 電流発生装置 | |
JPH0680997B2 (ja) | 掛算回路 | |
JPH0587840A (ja) | 電圧検出回路 | |
JPS62182819A (ja) | 電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 12 |