JPS645369Y2 - - Google Patents
Info
- Publication number
- JPS645369Y2 JPS645369Y2 JP1983012126U JP1212683U JPS645369Y2 JP S645369 Y2 JPS645369 Y2 JP S645369Y2 JP 1983012126 U JP1983012126 U JP 1983012126U JP 1212683 U JP1212683 U JP 1212683U JP S645369 Y2 JPS645369 Y2 JP S645369Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- current
- emitter
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
産業上の利用分野
この考案は増幅器、特に回路を低電圧駆動する
際に用いて好適な増幅器に関する。
際に用いて好適な増幅器に関する。
背景技術とその問題点
斯の種増幅器として例えば第１図に示す様なも
のが従来提案されている。即ち、第１図におい
て、差動増幅回路を構成するトランジスタ１及び
２が設けられ、これらトランジスタ１及び２の各
エミツタが共通接続され、定電流源３を介して正
の電源端子＋Ｂに接続される。また、トランジス
タ１のコレクタがトランジスタ４のコレクタ−エ
ミツタ路を介して接地され、一方、トランジスタ
２のコレクタがトランジスタ４のベースに接続さ
れると共に、このトランジスタ４と共にカレント
ミラー回路を構成するダイオード５を介して接地
される。又、トランジスタ１及び２の各ベース
は、夫々これらとダーリントン接続構成とされる
トランジスタ６及び７の各エミツタに接続され
る。またトランジスタ６のベースが入力端子８に
接続されると共にコレクタが接地され、トランジ
スタ７のベースが入力端子９に接続されるて共に
コレクタが接地される。そして、トランジスタ１
のコレクタ側より出力端子１０が取り出される。
のが従来提案されている。即ち、第１図におい
て、差動増幅回路を構成するトランジスタ１及び
２が設けられ、これらトランジスタ１及び２の各
エミツタが共通接続され、定電流源３を介して正
の電源端子＋Ｂに接続される。また、トランジス
タ１のコレクタがトランジスタ４のコレクタ−エ
ミツタ路を介して接地され、一方、トランジスタ
２のコレクタがトランジスタ４のベースに接続さ
れると共に、このトランジスタ４と共にカレント
ミラー回路を構成するダイオード５を介して接地
される。又、トランジスタ１及び２の各ベース
は、夫々これらとダーリントン接続構成とされる
トランジスタ６及び７の各エミツタに接続され
る。またトランジスタ６のベースが入力端子８に
接続されると共にコレクタが接地され、トランジ
スタ７のベースが入力端子９に接続されるて共に
コレクタが接地される。そして、トランジスタ１
のコレクタ側より出力端子１０が取り出される。
いま、入力端子８及び９より入力された信号
は、夫々トランジスタ６及び７を介してトランジ
スタ１及び２に供給され、出力端子１０より差動
出力信号として取り出される。そして、一般に
NPN形のトランジスタのベース−エミツタ間電
圧は、PNP形トランジスタのベース−エミツタ
間電圧より大きいため、ダーリントン接続のトラ
ンジスタ６及び７がない場合には、通常IC回路
等ではNPN形のトランジスタのコレクタとベー
スを相互接続して構成されているダイオード５の
ベース−エミツタ間電圧によりトランジスタ２が
飽和状態となり、動作しなくなる。従つて、トラ
ンジスタ１及び２に対してトランジスタ６及び７
をダーリントン接続し、トランジスタ２のコレク
タ、エミツタ間電圧を確保し、入力信号が零でも
トランジスタ２が動作できる様にしている。つま
り、トランジスタ１のエミツタの電位は入力端子
８側又は接地側に接続された時、トランジスタ６
のベース−エミツタ間電圧にトランジスタ１のベ
ース−エミツタ間電圧を加算した値となり、トラ
ンジスタ２のコレクタ−エミツタ間電圧として、
上述のトランジスタ６及び１の各ベース−エミツ
タ間電圧の和からダイオード５のベース−エミツ
タ間電圧を差引いた値を確保し、トランジスタ２
が動作できる様にしている。
は、夫々トランジスタ６及び７を介してトランジ
スタ１及び２に供給され、出力端子１０より差動
出力信号として取り出される。そして、一般に
NPN形のトランジスタのベース−エミツタ間電
圧は、PNP形トランジスタのベース−エミツタ
間電圧より大きいため、ダーリントン接続のトラ
ンジスタ６及び７がない場合には、通常IC回路
等ではNPN形のトランジスタのコレクタとベー
スを相互接続して構成されているダイオード５の
ベース−エミツタ間電圧によりトランジスタ２が
飽和状態となり、動作しなくなる。従つて、トラ
ンジスタ１及び２に対してトランジスタ６及び７
をダーリントン接続し、トランジスタ２のコレク
タ、エミツタ間電圧を確保し、入力信号が零でも
トランジスタ２が動作できる様にしている。つま
り、トランジスタ１のエミツタの電位は入力端子
８側又は接地側に接続された時、トランジスタ６
のベース−エミツタ間電圧にトランジスタ１のベ
ース−エミツタ間電圧を加算した値となり、トラ
ンジスタ２のコレクタ−エミツタ間電圧として、
上述のトランジスタ６及び１の各ベース−エミツ
タ間電圧の和からダイオード５のベース−エミツ
タ間電圧を差引いた値を確保し、トランジスタ２
が動作できる様にしている。
ところが、第１図のごとき回路構成において、
その動作可能電圧に着目して見ると、その電圧は
入力信号が零の時においてもトランジスタ６及び
１の各ベース−エミツタ間電圧の和に定電流源３
における電圧を加算した値となる。例えば、今ト
ランジスタ６及び１の各ベース−エミツタ間電圧
を夫々0.6Vとし、定電流源３における電圧を
0.2Vとすると、1.4Vの動作可能電圧となる。従
つて、第１図の回路の場合、この1.4V以下の電
圧ではもはや動作不可能となる。
その動作可能電圧に着目して見ると、その電圧は
入力信号が零の時においてもトランジスタ６及び
１の各ベース−エミツタ間電圧の和に定電流源３
における電圧を加算した値となる。例えば、今ト
ランジスタ６及び１の各ベース−エミツタ間電圧
を夫々0.6Vとし、定電流源３における電圧を
0.2Vとすると、1.4Vの動作可能電圧となる。従
つて、第１図の回路の場合、この1.4V以下の電
圧ではもはや動作不可能となる。
考案の目的
この考案は斯る点に鑑み、従来に比し、低電圧
駆動が可能な増幅器を提供するものである。
駆動が可能な増幅器を提供するものである。
考案の概要
この考案では、お互いのエミツタが接続される
と共に該エミツタに電流源が接続された各々のト
ランジスタのベース間に入力信号が供給され、上
記各々のトランジスタのコレクタはお互いのベー
スが接続された第１のトランジスタ及び第２のト
ランジスタのコレクタに対応して接続され、上記
第１のトランジスタのコレクタには直列接続され
た第１及び第２の電圧降下素子を介して第１の電
流源が接続され、上記第２のトランジスタのコレ
クタには第３のトランジスタのエミツタ−コレク
タを介して第２の電流源が接続され、上記第１及
び第２の電圧降下素子の直列接続部は上記第１の
トランジスタのベースに接続され、上記第３のト
ランジスタのベースは上記第１の電流源に接続さ
れており、上記第１及び第２の電流源によつて形
成される電流値はお互いに等しく設定されている
と共に該電流値は上記入力信号が供給されるトラ
ンジスタのエミツタに接続された電流源によつて
形成される電流値以上に設定され、上記第３のト
ランジスタのコレクタから上記入力信号に対応し
た出力信号を得るようにすることにより、低電圧
駆動が可能となる。
と共に該エミツタに電流源が接続された各々のト
ランジスタのベース間に入力信号が供給され、上
記各々のトランジスタのコレクタはお互いのベー
スが接続された第１のトランジスタ及び第２のト
ランジスタのコレクタに対応して接続され、上記
第１のトランジスタのコレクタには直列接続され
た第１及び第２の電圧降下素子を介して第１の電
流源が接続され、上記第２のトランジスタのコレ
クタには第３のトランジスタのエミツタ−コレク
タを介して第２の電流源が接続され、上記第１及
び第２の電圧降下素子の直列接続部は上記第１の
トランジスタのベースに接続され、上記第３のト
ランジスタのベースは上記第１の電流源に接続さ
れており、上記第１及び第２の電流源によつて形
成される電流値はお互いに等しく設定されている
と共に該電流値は上記入力信号が供給されるトラ
ンジスタのエミツタに接続された電流源によつて
形成される電流値以上に設定され、上記第３のト
ランジスタのコレクタから上記入力信号に対応し
た出力信号を得るようにすることにより、低電圧
駆動が可能となる。
実施例
以下、この考案の一実施例を第２図に基づいて
詳しく説明する。
詳しく説明する。
第２図において、差動増幅回路を構成するトラ
ンジスタ１１及び１２を設け、これらのトランジ
スタ１１及び１２の各ベースを夫々入力端子１３
及び１４に接続すると共に、トランジスタ１１の
コレクタをトランジスタ１５のコレクタ−エミツ
タ路を介して接地し、トランジスタ１２のコレク
タをトランジスタ１５と共にカレントミラー回路
を構成するトランジスタ１６のコレクタ−エミツ
タ路を介して接地する。又、トランジスタ１５の
ベースをトランジスタ１６のベースに接続すると
共に、レベルシフト用の電圧降下素子例えば抵抗
器１７を介してトランジスタ１５のコレクタに接
続する。そして、トランジスタ１６のコレクタを
トランジスタ１８のエミツタに接続し、このトラ
ンジスタ１８のコレクタ側より出力端子１９を取
り出すようにする。更に抵抗器１７及びトランジ
スタ１５のベースの接続点を電圧降下素子例えば
抵抗器２０を介してトランジスタ１８のベースに
接続する。又、定電流源回路を構成するダイオー
ド２１とトランジスタ２２，２３及び２４を設
け、ダイオード２１のアノード側及びトランジス
タ２１〜２４の各エミツタ側を正の電源端子＋Ｂ
に接続し、ダイオード２１のカソード側及びトラ
ンジスタ２２〜２４の各ベース側を共通接続した
後電流源２５を介して接地する。また、トランジ
スタ２２のコレクタをトランジスタ１１及び１２
の各エミツタの接続点に接続し、トランジスタ２
３のコレクタを抵抗器２０及びトランジスタ１８
のベースの接続点に接続し、トランジスタ２４の
コレクタをトランジスタ１８のコレクタと出力端
子１９の接続点に接続する。
ンジスタ１１及び１２を設け、これらのトランジ
スタ１１及び１２の各ベースを夫々入力端子１３
及び１４に接続すると共に、トランジスタ１１の
コレクタをトランジスタ１５のコレクタ−エミツ
タ路を介して接地し、トランジスタ１２のコレク
タをトランジスタ１５と共にカレントミラー回路
を構成するトランジスタ１６のコレクタ−エミツ
タ路を介して接地する。又、トランジスタ１５の
ベースをトランジスタ１６のベースに接続すると
共に、レベルシフト用の電圧降下素子例えば抵抗
器１７を介してトランジスタ１５のコレクタに接
続する。そして、トランジスタ１６のコレクタを
トランジスタ１８のエミツタに接続し、このトラ
ンジスタ１８のコレクタ側より出力端子１９を取
り出すようにする。更に抵抗器１７及びトランジ
スタ１５のベースの接続点を電圧降下素子例えば
抵抗器２０を介してトランジスタ１８のベースに
接続する。又、定電流源回路を構成するダイオー
ド２１とトランジスタ２２，２３及び２４を設
け、ダイオード２１のアノード側及びトランジス
タ２１〜２４の各エミツタ側を正の電源端子＋Ｂ
に接続し、ダイオード２１のカソード側及びトラ
ンジスタ２２〜２４の各ベース側を共通接続した
後電流源２５を介して接地する。また、トランジ
スタ２２のコレクタをトランジスタ１１及び１２
の各エミツタの接続点に接続し、トランジスタ２
３のコレクタを抵抗器２０及びトランジスタ１８
のベースの接続点に接続し、トランジスタ２４の
コレクタをトランジスタ１８のコレクタと出力端
子１９の接続点に接続する。
今、定電流源用のトランジスタ２２〜２４を流
れる電流を夫々I1，I2及びI3とする。この状態に
おいて、入力端子１３及び１４間に差相入力信号
Vcが入力されると、この差相入力信号Vcはトラ
ンジスタ１１及び１２のベースに供給され、次式
で表わされるような信号となる。
れる電流を夫々I1，I2及びI3とする。この状態に
おいて、入力端子１３及び１４間に差相入力信号
Vcが入力されると、この差相入力信号Vcはトラ
ンジスタ１１及び１２のベースに供給され、次式
で表わされるような信号となる。
Vc＝VBE1−VBE2＝VTlni1／i2 …(1)
ただし、上記(1)式において、VBE1，VBE2は夫々
トランジスタ１１，１２のベース−エミツタ間電
圧、VTは熱電圧（KT／ｑ），i1，i2は夫々トランジ スタ１１，１２のコレクタ電流である。従つて、
この時トランジスタ１１及び１２の各コレクタ電
流i1，i2は夫々次式のごとく表わされる。
トランジスタ１１，１２のベース−エミツタ間電
圧、VTは熱電圧（KT／ｑ），i1，i2は夫々トランジ スタ１１，１２のコレクタ電流である。従つて、
この時トランジスタ１１及び１２の各コレクタ電
流i1，i2は夫々次式のごとく表わされる。
i1＝exp（VC／VT）／１＋exp（VC／VT）I1 …(2)
i2＝１／１＋exp（VC／VT）I1 …(3)
従つて、Vc＝０の時exp（Vc／VT）＝１であるから
トランジスタ１１及び１２のコレクタ電流i1，i2
は上記(2)及び(3)式より共に１／２I1となる。
は上記(2)及び(3)式より共に１／２I1となる。
そしてこれ等の電流i1，i2はトランジスタ１５
及び１６のコレクタ側に流れる。この結果トラン
ジスタ１５に電流i1が流れることから、これとカ
レントミラー回路を構成しているトランジスタ１
６には略電流i1＋I2が流れることになる。一方こ
のトランジスタ１６のコレクタ側には電流i2が流
れ込んでいるので、これと直列のトランジスタ１
８には結果として電流i1−i2＋I2が流れる。この
時トランジスタ１８のコレクタ側には定電流源と
してのトランジスタ２４より電流I3がながれてい
るので、出力端子１９に得られる出力電流iOUTは
次式の如くなる。
及び１６のコレクタ側に流れる。この結果トラン
ジスタ１５に電流i1が流れることから、これとカ
レントミラー回路を構成しているトランジスタ１
６には略電流i1＋I2が流れることになる。一方こ
のトランジスタ１６のコレクタ側には電流i2が流
れ込んでいるので、これと直列のトランジスタ１
８には結果として電流i1−i2＋I2が流れる。この
時トランジスタ１８のコレクタ側には定電流源と
してのトランジスタ２４より電流I3がながれてい
るので、出力端子１９に得られる出力電流iOUTは
次式の如くなる。
iOUT＝I3−（i1−i2＋I2）
＝I3−I2＋i2−i1 …(4)
そこで定電流I3とI2の関係をI3＝I2とすれば、
出力電流iOUTは、上記(4)式及び(2)，(3)式より次式
の如く表わされる。
出力電流iOUTは、上記(4)式及び(2)，(3)式より次式
の如く表わされる。
iOUT＝i2−i1＝１−exp（VC／VT）／１＋exp（VC／VT
）I1…(5) 従つて、出力端子１９には、入力端子１３及び
１４に印加される差相入力信号が零（Vc＝０）
の時は出力電流も上記(5)式より零となつて何等出
力は得られないが、或る差相入力信号が入つて来
れば、それに相当した電流が増幅されて取り出さ
れ、所望の出力が得られることになる。
）I1…(5) 従つて、出力端子１９には、入力端子１３及び
１４に印加される差相入力信号が零（Vc＝０）
の時は出力電流も上記(5)式より零となつて何等出
力は得られないが、或る差相入力信号が入つて来
れば、それに相当した電流が増幅されて取り出さ
れ、所望の出力が得られることになる。
なお、この時定電流I1，I2，I3はI1≦I2＝I3とな
るように設定する。これは、例えばいま、トラン
ジスタ１１がオフで、トランジスタ１２がオンの
時トランジスタ１２のコレクタ電流i2は定電流I1
と等価となり、この電流がトランジスタ１６のコ
レクタ側に流れ、一方このトランジスタ１６のコ
レクタ側に設けられたトランジスタ１８のベース
には定電流I2から抵抗器２０へ流れる電流を差し
引いた電流が流れており、従つてI1＜I2だとトラ
ンジスタ１８がカツトオフするので、少なくとも
定電流I2を定電流に等しいかこれより大きい値
（I1≦I2）に設定し、トランジスタ１８がカツト
オフしないようにしている。
るように設定する。これは、例えばいま、トラン
ジスタ１１がオフで、トランジスタ１２がオンの
時トランジスタ１２のコレクタ電流i2は定電流I1
と等価となり、この電流がトランジスタ１６のコ
レクタ側に流れ、一方このトランジスタ１６のコ
レクタ側に設けられたトランジスタ１８のベース
には定電流I2から抵抗器２０へ流れる電流を差し
引いた電流が流れており、従つてI1＜I2だとトラ
ンジスタ１８がカツトオフするので、少なくとも
定電流I2を定電流に等しいかこれより大きい値
（I1≦I2）に設定し、トランジスタ１８がカツト
オフしないようにしている。
また定電流I2＝I3の関係は、次のようにして設
定することができる。すなわち、トランジスタ１
５に定電流I2が流れて来ると、トランジスタ１５
のベース−エミツタ間電圧VBE5は、次式の如くな
る。
定することができる。すなわち、トランジスタ１
５に定電流I2が流れて来ると、トランジスタ１５
のベース−エミツタ間電圧VBE5は、次式の如くな
る。
VBE5＝VTlnIE5／iS5 …(6)
但し、上記(6)式において、IE5及びiS5は夫々ト
ランジスタ１５のエミツタ電流及び暗電流であ
る。
ランジスタ１５のエミツタ電流及び暗電流であ
る。
またトランジスタ１５と実質的にカレントミラ
ー回路を構成するトランジスタ１６のベース−エ
ミツタ間には、電圧VBE5と等価な電圧が与えられ
ており、従つてそのベース−エミツタ間電圧を
VBE6とすると次式で表される。
ー回路を構成するトランジスタ１６のベース−エ
ミツタ間には、電圧VBE5と等価な電圧が与えられ
ており、従つてそのベース−エミツタ間電圧を
VBE6とすると次式で表される。
VBE6＝VTlnIE6／iS6＝VBE5 …(7)
但し、上記(7)式において、IE6及びiS6は夫々ト
ランジスタ１６のエミツタ電流及び暗電流であ
る。
ランジスタ１６のエミツタ電流及び暗電流であ
る。
上記(6)及び(7)式より次の関係式が得られる。
IE5／iS5＝IE6／iS6 …(8)
こゝで、トランジスタ１５及び１６を例えば
IC内で隣接して作ればiS5＝iS6とすることができ、
したがつて、IE5＝IE6とすることができる。
IC内で隣接して作ればiS5＝iS6とすることができ、
したがつて、IE5＝IE6とすることができる。
また、こゝで、トランジスタ１６の電流増幅率
をβ6とすれば、定電流I2，I3は次の関係式で表さ
れる。
をβ6とすれば、定電流I2，I3は次の関係式で表さ
れる。
I2＝IE5＋IE6／β6＋１ …(9)
I3＝β6／β6＋１IE6 …(10)
上記(9)式及び(10)式より、
I3＝β6／β6＋２I2 …(11)
となる。上記（11）式において、β6≫１とすれば
I3＝I2となる。よつて、トランジスタ１５及び１
６を作る際にその位置関係等を配慮することによ
り、トランジスタ１５に流れ込む定電流I2と等価
な定電流I3をトランジスタ１６に流すことができ
る。
I3＝I2となる。よつて、トランジスタ１５及び１
６を作る際にその位置関係等を配慮することによ
り、トランジスタ１５に流れ込む定電流I2と等価
な定電流I3をトランジスタ１６に流すことができ
る。
次に同相入力即ち入力端子１３と接地間又は入
力端子１４と接地間について考えて見ると、今入
力端子１３及び１４が共に接地されている場合、
トランジスタ１５のコレクタ−エミツタ間電圧
VCE5は次式の如くなる。
力端子１４と接地間について考えて見ると、今入
力端子１３及び１４が共に接地されている場合、
トランジスタ１５のコレクタ−エミツタ間電圧
VCE5は次式の如くなる。
VCE5＝VBE5−R1I2 …(12)
但し、上記（12）式において、R1は抵抗器１
７の抵抗値である。
７の抵抗値である。
また、この場合、そのベースが接地されている
トランジスタ１１のコレクタ−エミツタ間電圧
VCE1は次式の如くなる。
トランジスタ１１のコレクタ−エミツタ間電圧
VCE1は次式の如くなる。
VCE1＝VBE1−VCE5
＝VBE1−（VBE5−R1I2） …（13）
一方、トランジスタ１６のコレクタ−エミツタ
間電圧VCE6は次式の如くなる。
間電圧VCE6は次式の如くなる。
VCE6＝VBE5＋R2I2−VBE8
＝VBE5−VBE8＋R2I2 …（14）
但し、上記（14）式において、R2は抵抗器２
０の抵抗値、VBE8はトランジスタ１８のベース−
エミツタ間電圧である。
０の抵抗値、VBE8はトランジスタ１８のベース−
エミツタ間電圧である。
また、この場合、そのベースが接地されている
トランジスタ１２のコレクタ−エミツタ間電圧
VCE2は次式の如くなる。
トランジスタ１２のコレクタ−エミツタ間電圧
VCE2は次式の如くなる。
VCE2＝VBE2−VCE6
＝VBE2−（VBE5−VBE8＋R2I2） …（15）
従つて、トランジスタ１１，１２，１５及び１
６の各コレクタ飽和電圧を夫々VCE1(S)，VCE2(S)，
VCE5(S)，VCE6(S)とすれば、VCE5＞VCE5(S)，VCE1＞
VCE(S)となるように抵抗器１７の抵抗値R1とトラ
ンジスタ２３を流れる電流I2を設定し、またVCE6
＞VCE6(S)，VCE2＞VCE2(S)となるように抵抗器２０
の抵抗値R2とトランジスタ２３を流れる電流I2を
設定すれば、この第２図の回路は、入力端子１３
及び１４に印加される同相入力電圧が0Vでも動
作可能となる。
６の各コレクタ飽和電圧を夫々VCE1(S)，VCE2(S)，
VCE5(S)，VCE6(S)とすれば、VCE5＞VCE5(S)，VCE1＞
VCE(S)となるように抵抗器１７の抵抗値R1とトラ
ンジスタ２３を流れる電流I2を設定し、またVCE6
＞VCE6(S)，VCE2＞VCE2(S)となるように抵抗器２０
の抵抗値R2とトランジスタ２３を流れる電流I2を
設定すれば、この第２図の回路は、入力端子１３
及び１４に印加される同相入力電圧が0Vでも動
作可能となる。
また、この時の動作可能電圧（電源電圧）は、
トランジスタ１５のベース−エミツタ間電圧、抵
抗器２０における降下電圧及びトランジスタ２３
のコレクタ−エミツタ間電圧（電流I2の動作最低
電圧）で略々決定され、夫々の電圧を0.6V，
0.3V及び0.2Vとすれば、1.1Vとなり、第１図の
回路に比し、0.3Vの低電圧化が可能となる。
トランジスタ１５のベース−エミツタ間電圧、抵
抗器２０における降下電圧及びトランジスタ２３
のコレクタ−エミツタ間電圧（電流I2の動作最低
電圧）で略々決定され、夫々の電圧を0.6V，
0.3V及び0.2Vとすれば、1.1Vとなり、第１図の
回路に比し、0.3Vの低電圧化が可能となる。
このように本実施例では、実質的にカレントミ
ラー回路を構成するトランジスタ１５及び１６の
一方のトランジスタ１５のコレクタ側に上述の如
き接続関係で押入された抵抗器１７及び２０の抵
抗値とその定電流値を適宜設定して、同相入力信
号が零でも少くともトランジスタ１５及び１６が
飽和しないようにしたので、従来回路に比し、低
い電圧での動作が可能となる。
ラー回路を構成するトランジスタ１５及び１６の
一方のトランジスタ１５のコレクタ側に上述の如
き接続関係で押入された抵抗器１７及び２０の抵
抗値とその定電流値を適宜設定して、同相入力信
号が零でも少くともトランジスタ１５及び１６が
飽和しないようにしたので、従来回路に比し、低
い電圧での動作が可能となる。
なお、上述の実施例において、電圧降下素子と
して抵抗器の代わりにシヨツトキバリアダイオー
ドの如き半導体素子を用いてもよい。
して抵抗器の代わりにシヨツトキバリアダイオー
ドの如き半導体素子を用いてもよい。
考案の効果
上述の如くこの考案によれば、従来回路に比し
低い電圧での動作が可能となり、ポータブル機器
等に用いて極めて有用である。
低い電圧での動作が可能となり、ポータブル機器
等に用いて極めて有用である。
第１図は従来回路の一例を示す接続図、第２図
はこの考案の一実施例を示す接続図である。 １１，１２，１５，１６，１８，２２，２３，
２４はトランジスタ、２１はダイオード、１７，
２０は抵抗器である。
はこの考案の一実施例を示す接続図である。 １１，１２，１５，１６，１８，２２，２３，
２４はトランジスタ、２１はダイオード、１７，
２０は抵抗器である。
Claims (1)
- お互いのエミツタが接続されると共に該エミツ
タに電流源が接続された各々のトランジスタのベ
ース間に入力信号が供給され、上記各々のトラン
ジスタのコレクタはお互いのベースが接続された
第１のトランジスタ及び第２のトランジスタのコ
レクタに対応して接続され、上記第１のトランジ
スタのコレクタには直列接続された第１及び第２
の電圧降下素子を介して第１の電流源が接続さ
れ、上記第２のトランジスタのコレクタには第３
のトランジスタのエミツタ−コレクタを介して第
２の電流源が接続され、上記第１及び第２の電圧
降下素子の直列接続部は上記第１のトランジスタ
のベースに接続され、上記第３のトランジスタの
ベースは上記第１の電流源に接続されており、上
記第１及び第２の電流源によつて形成される電流
値はお互いに等しく設定されていると共に該電流
値は上記入力信号が供給されるトランジスタのエ
ミツタに接続された電流源によつて形成される電
流値以上に設定され、上記第３のトランジスタの
コレクタから上記入力信号に対応した出力信号を
得るようにしたことを特徴とする増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1212683U JPS59119622U (ja) | 1983-01-31 | 1983-01-31 | 増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1212683U JPS59119622U (ja) | 1983-01-31 | 1983-01-31 | 増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59119622U JPS59119622U (ja) | 1984-08-13 |
| JPS645369Y2 true JPS645369Y2 (ja) | 1989-02-10 |
Family
ID=30143531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1212683U Granted JPS59119622U (ja) | 1983-01-31 | 1983-01-31 | 増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59119622U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4998561A (ja) * | 1972-12-26 | 1974-09-18 |
-
1983
- 1983-01-31 JP JP1212683U patent/JPS59119622U/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4998561A (ja) * | 1972-12-26 | 1974-09-18 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59119622U (ja) | 1984-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0123802B2 (ja) | ||
| JPH0682308B2 (ja) | 電流源回路配置 | |
| JPS645369Y2 (ja) | ||
| JPH0690656B2 (ja) | 基準電圧の形成回路 | |
| JP2778781B2 (ja) | 閾値電圧生成回路 | |
| JPS6154286B2 (ja) | ||
| JPS6357808B2 (ja) | ||
| JPH0257372B2 (ja) | ||
| JPH0225561B2 (ja) | ||
| JPS6258009B2 (ja) | ||
| JPH0434567Y2 (ja) | ||
| JP2897515B2 (ja) | 電圧電流変換回路 | |
| JPS647684B2 (ja) | ||
| JPH0624298B2 (ja) | 電流増幅回路 | |
| JPH0680997B2 (ja) | 掛算回路 | |
| JPS6346845B2 (ja) | ||
| JPS6117622Y2 (ja) | ||
| JPH0449807B2 (ja) | ||
| JP2848330B2 (ja) | カレントミラー回路 | |
| JP2581163B2 (ja) | 直結型アンプ | |
| JPH0477329B2 (ja) | ||
| JPS6323573B2 (ja) | ||
| JPH0519844B2 (ja) | ||
| JPS6325769Y2 (ja) | ||
| JPH03744Y2 (ja) |