JPS6346845B2 - - Google Patents
Info
- Publication number
- JPS6346845B2 JPS6346845B2 JP6725180A JP6725180A JPS6346845B2 JP S6346845 B2 JPS6346845 B2 JP S6346845B2 JP 6725180 A JP6725180 A JP 6725180A JP 6725180 A JP6725180 A JP 6725180A JP S6346845 B2 JPS6346845 B2 JP S6346845B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- transistors
- voltage
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【発明の詳細な説明】
この発明はモノリシツク集積化するのに最適
な、温度依存性の少ない定電圧回路に関する。
な、温度依存性の少ない定電圧回路に関する。
一般に、モノリシツク集積回路内に設けられる
比較的低い電圧を出力する定電圧回路では、基準
電圧としてトランジスタのベース、エミツタ間の
順方向電圧を利用することが多い。第１図はトラ
ンジスタのベース、エミツタ間の順方向電圧を基
準電圧として利用した、従来の定電圧回路の構成
図である。この回路は制御用のトランジスタ１
と、このトランジスタ１のベースに基準電圧を与
えるための互いにコレクタ、ベースが短縮されか
つ直列接続された３個のトランジスタ２〜４等か
ら構成される。このような回路において４個のト
ランジスタ１〜４のベース、エミツタ間電圧がす
べて等しくこれをVBEとすれば、トランジスタ１
のベース電圧は3VBEとなり、出力電圧として
2VBE一定となる。しかしながらトランジスタの
ベース、エミツタ間電圧は温度依存性すなわち負
の温度特性を持つため（たとえば−４ｍＶ／℃）、
温度によつて出力電圧の値が大きく変化してしま
うという欠点がある。
比較的低い電圧を出力する定電圧回路では、基準
電圧としてトランジスタのベース、エミツタ間の
順方向電圧を利用することが多い。第１図はトラ
ンジスタのベース、エミツタ間の順方向電圧を基
準電圧として利用した、従来の定電圧回路の構成
図である。この回路は制御用のトランジスタ１
と、このトランジスタ１のベースに基準電圧を与
えるための互いにコレクタ、ベースが短縮されか
つ直列接続された３個のトランジスタ２〜４等か
ら構成される。このような回路において４個のト
ランジスタ１〜４のベース、エミツタ間電圧がす
べて等しくこれをVBEとすれば、トランジスタ１
のベース電圧は3VBEとなり、出力電圧として
2VBE一定となる。しかしながらトランジスタの
ベース、エミツタ間電圧は温度依存性すなわち負
の温度特性を持つため（たとえば−４ｍＶ／℃）、
温度によつて出力電圧の値が大きく変化してしま
うという欠点がある。
この発明は上記のような事情を考慮してなされ
たものであり、その目的は温度依存性の少ない定
電圧回路を提供することにある。
たものであり、その目的は温度依存性の少ない定
電圧回路を提供することにある。
以下、図面を参照してこの発明の一実施例を説
明する。第２図において１１〜１３はNPN型の
トランジスタであり、このうちトランジスタ１
２，１３は等しいエミツタ面積をもち、もう一つ
のトランジスタ１１はトランジスタ１２，１３の
Ｎ倍のエミツタ面積をもつている。上記三つのト
ランジスタ１１〜１３のエミツタは負極性の電源
電圧−Ｖ印加点に共通接続される。上記トランジ
スタ１１のコレクタは負荷抵抗１４を介して正極
性の電源電圧＋Ｖ印加点に接続される。同様に上
記トランジスタ１３のコレクタはもう一つの負荷
抵抗１５を介して正極性の電源電圧＋Ｖ印加点に
接続される。また上記トランジスタ１２のコレク
タは上記トランジスタ１１のベースに接続され、
ベースは上記トランジスタ１３のベースに接続さ
れる。さらに上記トランジスタ１２のコレクタ、
ベース間には抵抗１６が接続される。上記トラン
ジスタ１１のコレクタと負荷抵抗１４との接続点
Ａの電圧は、演算増幅回路１７の反転入力端子
（−）に供給されるとともに、上記トランジスタ
１３のコレクタと負荷抵抗１５との接続点Ｂの電
圧は非反転入力端子（＋）に供給される。上記演
算増幅回路１７は供給されるＡ点とＢ点との電圧
を比較し、その差に応じて正極性あるいは負極性
の電圧を出力する。上記演算増幅回路１７の電圧
出力端子は定電圧出力端子１８に接続され、さら
にこの端子１８は抵抗１９を介して上記トランジ
スタ１３のベースに接続される。
明する。第２図において１１〜１３はNPN型の
トランジスタであり、このうちトランジスタ１
２，１３は等しいエミツタ面積をもち、もう一つ
のトランジスタ１１はトランジスタ１２，１３の
Ｎ倍のエミツタ面積をもつている。上記三つのト
ランジスタ１１〜１３のエミツタは負極性の電源
電圧−Ｖ印加点に共通接続される。上記トランジ
スタ１１のコレクタは負荷抵抗１４を介して正極
性の電源電圧＋Ｖ印加点に接続される。同様に上
記トランジスタ１３のコレクタはもう一つの負荷
抵抗１５を介して正極性の電源電圧＋Ｖ印加点に
接続される。また上記トランジスタ１２のコレク
タは上記トランジスタ１１のベースに接続され、
ベースは上記トランジスタ１３のベースに接続さ
れる。さらに上記トランジスタ１２のコレクタ、
ベース間には抵抗１６が接続される。上記トラン
ジスタ１１のコレクタと負荷抵抗１４との接続点
Ａの電圧は、演算増幅回路１７の反転入力端子
（−）に供給されるとともに、上記トランジスタ
１３のコレクタと負荷抵抗１５との接続点Ｂの電
圧は非反転入力端子（＋）に供給される。上記演
算増幅回路１７は供給されるＡ点とＢ点との電圧
を比較し、その差に応じて正極性あるいは負極性
の電圧を出力する。上記演算増幅回路１７の電圧
出力端子は定電圧出力端子１８に接続され、さら
にこの端子１８は抵抗１９を介して上記トランジ
スタ１３のベースに接続される。
すなわち、上記トランジスタ１１，１３、演算
増幅回路１７、抵抗１９は帰還ループを構成して
いる。
増幅回路１７、抵抗１９は帰還ループを構成して
いる。
次に上記のように構成された回路の動作を説明
する。まず、トランジスタ１２に流れる電流が微
少であり、抵抗１６における降下電圧が極めて低
い場合には、トランジスタ１１にはトランジスタ
１３のほぼＮ倍のコレクタ電流が流れるため、負
荷抵抗１４における降下電圧は負荷抵抗１５にお
けるものよりも大きなものとなる。したがつてこ
のとき、Ｂ点の電圧はＡ点の電圧よりも高いもの
となり、演算増幅回路１７の出力電圧は正極性と
なる。演算増幅回路１７の出力電圧が正極性のと
き、この出力電圧はトランジスタ１１〜１３のベ
ースバイアスとなるため、上記帰還ループによつ
て、各トランジスタ１１〜１３のコレクタ電流は
順次増加する。また抵抗１６にはトランジスタ１
２に流れる電流に応じた電圧降下が生じるため、
トランジスタ１１のベース、エミツタ間電圧はト
ランジスタ１３のそれに比較して、抵抗１６の電
圧降下分だけ低くなる。この結果、演算増幅回路
１７の出力電圧が高くなるにつれて、トランジス
タ１１のコレクタ電流の増加率は小さくなり、一
方トランジスタ１３のコレクタ電流は指数的に増
加する。
する。まず、トランジスタ１２に流れる電流が微
少であり、抵抗１６における降下電圧が極めて低
い場合には、トランジスタ１１にはトランジスタ
１３のほぼＮ倍のコレクタ電流が流れるため、負
荷抵抗１４における降下電圧は負荷抵抗１５にお
けるものよりも大きなものとなる。したがつてこ
のとき、Ｂ点の電圧はＡ点の電圧よりも高いもの
となり、演算増幅回路１７の出力電圧は正極性と
なる。演算増幅回路１７の出力電圧が正極性のと
き、この出力電圧はトランジスタ１１〜１３のベ
ースバイアスとなるため、上記帰還ループによつ
て、各トランジスタ１１〜１３のコレクタ電流は
順次増加する。また抵抗１６にはトランジスタ１
２に流れる電流に応じた電圧降下が生じるため、
トランジスタ１１のベース、エミツタ間電圧はト
ランジスタ１３のそれに比較して、抵抗１６の電
圧降下分だけ低くなる。この結果、演算増幅回路
１７の出力電圧が高くなるにつれて、トランジス
タ１１のコレクタ電流の増加率は小さくなり、一
方トランジスタ１３のコレクタ電流は指数的に増
加する。
第３図は上記トランジスタ１１，１３のコレク
タ電流の変化を示すものであり、横軸には演算増
幅回路１７の出力電圧（正極性）Vputを、縦軸に
はトランジスタ１１，１３のコレクタ電流I11，
I13をとつたものである。図示するように演算増
幅回路１７の出力電圧が所定電圧Vput（eq）に達
すると、トランジスタ１１，１３のコレクタ電流
I11，I13が一致して上記帰還ループは安定する。
タ電流の変化を示すものであり、横軸には演算増
幅回路１７の出力電圧（正極性）Vputを、縦軸に
はトランジスタ１１，１３のコレクタ電流I11，
I13をとつたものである。図示するように演算増
幅回路１７の出力電圧が所定電圧Vput（eq）に達
すると、トランジスタ１１，１３のコレクタ電流
I11，I13が一致して上記帰還ループは安定する。
ここで上記安定時におけるトランジスタ１１，
１３のベース、エミツタ間電圧の差をΔVBEとす
ると、ΔVBEは次式で与えられる。
１３のベース、エミツタ間電圧の差をΔVBEとす
ると、ΔVBEは次式で与えられる。
ΔVBE＝KT／ｑlnN …(1)
Ｋ：ボルツマン定数
Ｔ：絶対温度
ｑ：電子の電荷量
Ｎ：トランジスタ１１，１３のエミツタ面積比
またトランジスタ１１〜１３のベース電流を無
視すれば、抵抗１６，１９に流れる電流は等しい
から、抵抗１９における降下電圧V19は次式で与
えられる。
視すれば、抵抗１６，１９に流れる電流は等しい
から、抵抗１９における降下電圧V19は次式で与
えられる。
V19＝R19／R16・ΔVBE …(2)
R16：抵抗１６の抵抗値
R19：抵抗１９の抵抗値
ここで上記(2)式に上記(1)式のΔVBEを代入する
と次式が得られる。
と次式が得られる。
V19＝R19／R16・KT／ｑlnN …(3)
また定電圧出力端子１８の−Ｖに対する電圧す
なわち出力電圧は、トランジスタ１３のベース、
エミツタ間電圧VBE13と上記抵抗１９における降
下電圧V19との和であるから、端子１８の出力電
圧V0は次式で与えられる。
なわち出力電圧は、トランジスタ１３のベース、
エミツタ間電圧VBE13と上記抵抗１９における降
下電圧V19との和であるから、端子１８の出力電
圧V0は次式で与えられる。
V0＝R19／R16・KT／ｑlnN＋VBE13 …(4)
ここで上記(4)式において右辺の１項目は絶対温
度Ｔの関数で、正の温度特性をもち、２項目はこ
れとは逆に負の温度特性をもつため、R19，R16、
Ｎの値の設定によつて１項目における温度特性と
２項目における温度特性とを互いに打ち消すこと
が可能である。したがつてV0の温度変化に対す
変動を極めて小さくすることができる。
度Ｔの関数で、正の温度特性をもち、２項目はこ
れとは逆に負の温度特性をもつため、R19，R16、
Ｎの値の設定によつて１項目における温度特性と
２項目における温度特性とを互いに打ち消すこと
が可能である。したがつてV0の温度変化に対す
変動を極めて小さくすることができる。
このように上記実施例では正の温度特性をもつ
電圧と負の温度特性をもつ電圧との和によつて定
電圧出力を得るようにしたので、出力電圧の温度
依存性は極めて少なくすることができる。
電圧と負の温度特性をもつ電圧との和によつて定
電圧出力を得るようにしたので、出力電圧の温度
依存性は極めて少なくすることができる。
第４図はこの発明の他の実施例の構成図であ
る。この実施例回路では前記抵抗１９の抵抗値を
第２図に示すものの２倍に設定し、さらに前記端
子１８と抵抗１９との間にNPN型のトランジス
タ２０のベース、エミツタ接合を接続したもので
ある。このような構成とすることにより、端子１
８の出力電圧V0は次式で与えられる。
る。この実施例回路では前記抵抗１９の抵抗値を
第２図に示すものの２倍に設定し、さらに前記端
子１８と抵抗１９との間にNPN型のトランジス
タ２０のベース、エミツタ接合を接続したもので
ある。このような構成とすることにより、端子１
８の出力電圧V0は次式で与えられる。
V0＝２・R19／R16・KT／ｑ・Ｎ＋（VBE13＋VBE20）…(5
) VBE20：トランジスタ２０のベース、エミツタ間
電圧 ここでVBE13＝VBE20とすれば、出力電圧V0は第
２図に示す回路の場合の２倍のものを得ることが
できる。またこの場合にも上記(5)式の１項目にお
ける温度特性と２項目における温度特性とを互い
に打ち消すことが可能である。
) VBE20：トランジスタ２０のベース、エミツタ間
電圧 ここでVBE13＝VBE20とすれば、出力電圧V0は第
２図に示す回路の場合の２倍のものを得ることが
できる。またこの場合にも上記(5)式の１項目にお
ける温度特性と２項目における温度特性とを互い
に打ち消すことが可能である。
さらに上記第４図に示す回路を応用して、抵抗
１９の抵抗値を第２図に示すもののｍ倍に設定
し、さらに端子１８と抵抗１９との間に（ｍ−
１）個のNPN型のトランジスタのベース、エミ
ツタ接合を直列接続して、第３図に示す回路のｍ
倍の定電圧出力を得ることも可能である。
１９の抵抗値を第２図に示すもののｍ倍に設定
し、さらに端子１８と抵抗１９との間に（ｍ−
１）個のNPN型のトランジスタのベース、エミ
ツタ接合を直列接続して、第３図に示す回路のｍ
倍の定電圧出力を得ることも可能である。
第５図は上記第２図に示す回路を具体的に示す
ものである。図においてカレントミラー回路を構
成する一対のPNP型のトランジスタ２１，２２、
上記トランジスタ２１のコレクタ出力をベース入
力とするPNP型のトランジスタ２３および抵抗
２４〜２６は前記演算増幅回路１７に相当するも
のである。
ものである。図においてカレントミラー回路を構
成する一対のPNP型のトランジスタ２１，２２、
上記トランジスタ２１のコレクタ出力をベース入
力とするPNP型のトランジスタ２３および抵抗
２４〜２６は前記演算増幅回路１７に相当するも
のである。
第６図は上記第２図に示す回路を具体的に示す
もう一つの例である。図において差動増幅対を構
成する一対のPNP型のトランジスタ２７，２８
とNPN型のトランジスタ２９、抵抗３０、NPN
型のトランジスタ３１，３２および抵抗３３，３
４は前記演算増幅回路１７に相当するものであ
る。
もう一つの例である。図において差動増幅対を構
成する一対のPNP型のトランジスタ２７，２８
とNPN型のトランジスタ２９、抵抗３０、NPN
型のトランジスタ３１，３２および抵抗３３，３
４は前記演算増幅回路１７に相当するものであ
る。
なお、この発明は上記した実施例に限定される
ものではなく、たとえば第４図の実施例回路にお
いて、トランジスタ２０のベース、エミツタ接合
は端子１８と抵抗１９との間に接続する場合につ
いて説明したが、これは抵抗１９とトランジスタ
１３のベースとの間に接続するようにしてもよ
い。さらに上記トランジスタ２０の代わりに通常
のダイオード等のPN接合素子を用いてもよい。
ものではなく、たとえば第４図の実施例回路にお
いて、トランジスタ２０のベース、エミツタ接合
は端子１８と抵抗１９との間に接続する場合につ
いて説明したが、これは抵抗１９とトランジスタ
１３のベースとの間に接続するようにしてもよ
い。さらに上記トランジスタ２０の代わりに通常
のダイオード等のPN接合素子を用いてもよい。
また上記実施例ではトランジスタ１１，１３が
異なるエミツタ面積化を有する場合について説明
したが、これは両トランジスタのエミツタ面積比
を１とし、抵抗１４および１５の値を異ならせる
ことにより両トランジスタのコレクタ電流比を
１：Ｎとし、これによつて前記１式で示される
ΔVBEを生じさせるようにしても良い。
異なるエミツタ面積化を有する場合について説明
したが、これは両トランジスタのエミツタ面積比
を１とし、抵抗１４および１５の値を異ならせる
ことにより両トランジスタのコレクタ電流比を
１：Ｎとし、これによつて前記１式で示される
ΔVBEを生じさせるようにしても良い。
そしてこの場合のΔVBEは下記の第６式のよう
になる。
になる。
ΔVBE＝KT／ｑln（I13／I11）＝KT／ｑlnN…(6
) 以上、説明したようにこの発明によれば、正の
温度特性をもつ電圧と負の温度特性をもつ電圧と
の和によつて定電圧出力を得るようにしたので、
温度依存性の少ない定電圧回路を提供することが
できる。
) 以上、説明したようにこの発明によれば、正の
温度特性をもつ電圧と負の温度特性をもつ電圧と
の和によつて定電圧出力を得るようにしたので、
温度依存性の少ない定電圧回路を提供することが
できる。
第１図は従来の定電圧回路の構成図、第２図は
この発明の一実施例の回路構成図、第３図は上記
実施例回路の動作を説明するための特性図、第４
図ないし第６図はそれぞれこの発明の他の実施例
の回路構成図である。 １１，１２，１３……NPN型のトランジスタ、
１４，１５……負荷抵抗、１６，１９……抵抗、
１７……演算増幅回路。
この発明の一実施例の回路構成図、第３図は上記
実施例回路の動作を説明するための特性図、第４
図ないし第６図はそれぞれこの発明の他の実施例
の回路構成図である。 １１，１２，１３……NPN型のトランジスタ、
１４，１５……負荷抵抗、１６，１９……抵抗、
１７……演算増幅回路。
Claims (1)
- 【特許請求の範囲】 １ 互いにエミツタが共通接続され異なつたエミ
ツタ電流密度で動作する第１、第２のトランジス
タと、コレクタが上記第１のトランジスタのベー
スに、ベースが上記第２のトランジスタのベース
に接続されかつエミツタが上記第１、第２のトラ
ンジスタのエミツタ共通接続点に接続される第３
のトランジスタと、上記第１、第２のトランジス
タの各コレクタ電流を検出比較し両電流が所定の
比になるまでその出力電圧を上昇させ、その電圧
出力端が定電圧出力端に接続される手段と、上記
第３のトランジスタのコレクタ、ベース間に接続
される第１の抵抗と、上記第２のトランジスタの
ベースと上記定電圧出力端との間に接続される第
２の抵抗とを具備したことを特徴とする定電圧回
路。 ２ 互いにエミツタが共通接続され異なつたエミ
ツタ電流密度で動作する第１、第２のトランジス
タと、コレクタが上記第１のトランジスタのベー
スに、ベースが上記第２のトランジスタのベース
に接続されかつエミツタが上記第１、第２のトラ
ンジスタのエミツタ共通接続点に接続される第３
のトランジスタと、上記第１、第２のトランジス
タの各コレクタ電流を検出比較し両電流が所定の
比になるまでその出力電圧を上昇させ、その電圧
出力端が定電圧出力端に接続される手段と、上記
第３のトランジスタのコレクタ、ベース間に接続
される第１の抵抗と、上記第２のトランジスタの
ベースと上記定電圧出力端との間に接続される第
２の抵抗と、上記第２の抵抗に直列接続される少
なくとも１個以上のPN接合素子とを具備したこ
とを特徴とする定電圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6725180A JPS56164413A (en) | 1980-05-21 | 1980-05-21 | Constant voltage circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6725180A JPS56164413A (en) | 1980-05-21 | 1980-05-21 | Constant voltage circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56164413A JPS56164413A (en) | 1981-12-17 |
| JPS6346845B2 true JPS6346845B2 (ja) | 1988-09-19 |
Family
ID=13339513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6725180A Granted JPS56164413A (en) | 1980-05-21 | 1980-05-21 | Constant voltage circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56164413A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3348377C2 (de) * | 1983-08-17 | 1999-09-09 | Temic Semiconductor Gmbh | Schaltung zum Umwandeln von Gleichsignalen |
| US4590419A (en) * | 1984-11-05 | 1986-05-20 | General Motors Corporation | Circuit for generating a temperature-stabilized reference voltage |
| JPH0766303B2 (ja) * | 1986-12-08 | 1995-07-19 | 株式会社東芝 | 微少電流生成回路とこの回路を用いた発振回路 |
| JP5767855B2 (ja) * | 2011-05-17 | 2015-08-19 | ローム株式会社 | レギュレータ回路 |
-
1980
- 1980-05-21 JP JP6725180A patent/JPS56164413A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56164413A (en) | 1981-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3914683A (en) | Current stabilizing arrangement with resistive-type current amplifier and a differential amplifier | |
| US4399399A (en) | Precision current source | |
| US4085359A (en) | Self-starting amplifier circuit | |
| US4349778A (en) | Band-gap voltage reference having an improved current mirror circuit | |
| US4348633A (en) | Bandgap voltage regulator having low output impedance and wide bandwidth | |
| US4578633A (en) | Constant current source circuit | |
| JPS635923B2 (ja) | ||
| JPS6148168B2 (ja) | ||
| JPS6155288B2 (ja) | ||
| EP0088477B1 (en) | Current-discrimination arangement | |
| JPS6346845B2 (ja) | ||
| US4251778A (en) | Circuit with electrically controlled gain | |
| JPH0690656B2 (ja) | 基準電圧の形成回路 | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JPS6154286B2 (ja) | ||
| US6316995B1 (en) | Input stage for constant gm amplifier circuit and method | |
| JP2748414B2 (ja) | 電圧源回路 | |
| JPS5931081B2 (ja) | 基準電圧源回路 | |
| JPH0434567Y2 (ja) | ||
| JPS5842886B2 (ja) | 定電圧装置 | |
| JPS645369Y2 (ja) | ||
| JPS5879312A (ja) | カレントミラ−回路 | |
| JP2629234B2 (ja) | 低電圧基準電源回路 | |
| JPH0453125B2 (ja) | ||
| JPS63173107A (ja) | 定電流回路 |