JP2629234B2 - 低電圧基準電源回路 - Google Patents
低電圧基準電源回路Info
- Publication number
- JP2629234B2 JP2629234B2 JP2089588A JP2089588A JP2629234B2 JP 2629234 B2 JP2629234 B2 JP 2629234B2 JP 2089588 A JP2089588 A JP 2089588A JP 2089588 A JP2089588 A JP 2089588A JP 2629234 B2 JP2629234 B2 JP 2629234B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- circuit
- power supply
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は低電圧基準電源回路に係り、特に零温度係数
を有し、温度変化に伴う出力電圧の変動を抑え得る低電
圧基準電源回路に関する。
を有し、温度変化に伴う出力電圧の変動を抑え得る低電
圧基準電源回路に関する。
従来の技術 本出願人は特公昭55−18928号公報において第８図に
その原理回路図を示す低電圧基準電源回路を提案した。
同図において１は互いに電流密度の異るトランジスタよ
りなる差動増幅回路であり、その出力は増幅器２によっ
て増幅され出力端子T3に接続されている。又抵抗R2の両
端における電圧は上記差動増幅回路の２つの入力に夫々
供給されている。
その原理回路図を示す低電圧基準電源回路を提案した。
同図において１は互いに電流密度の異るトランジスタよ
りなる差動増幅回路であり、その出力は増幅器２によっ
て増幅され出力端子T3に接続されている。又抵抗R2の両
端における電圧は上記差動増幅回路の２つの入力に夫々
供給されている。
第８図の回路では端子T2とT3間の電圧Vrefをダイオー
ドD1を構成するシリコンのエネルギーバンドギャップに
相当する電圧Vgoと等しくすることによってVrefが零温
度係数を有する温度特性とすることができ、温度が変動
した場合にもVrefを安定に保つことができる。
ドD1を構成するシリコンのエネルギーバンドギャップに
相当する電圧Vgoと等しくすることによってVrefが零温
度係数を有する温度特性とすることができ、温度が変動
した場合にもVrefを安定に保つことができる。
発明が解決しようとする問題点 第８図に示す回路の出力電圧Vrefは温度の変化に対し
て安定であり良好な定電圧電源となるが、Vrefはシリコ
ンのエネルギーバンドギャップに相当する約1.2Vに設定
しなければならない。したがって近年増加しつつある1.
2V以下の低電圧で動作する種々の機器に対しては第８図
の回路はここのままでは対応できず、上記特公昭55−18
928号公報における実施例で示したようにVrefを抵抗を
介してボルテージフォロワ型に構成された演算増幅器の
非反転入力端子に接続するなどの措置が必要となる。
て安定であり良好な定電圧電源となるが、Vrefはシリコ
ンのエネルギーバンドギャップに相当する約1.2Vに設定
しなければならない。したがって近年増加しつつある1.
2V以下の低電圧で動作する種々の機器に対しては第８図
の回路はここのままでは対応できず、上記特公昭55−18
928号公報における実施例で示したようにVrefを抵抗を
介してボルテージフォロワ型に構成された演算増幅器の
非反転入力端子に接続するなどの措置が必要となる。
しかし、もともとの基準電圧Vrefがバンドギャップ電
圧でないと安定に動作しないため、Vrefそのものを1.2V
以下の電圧にして使用することはできない。
圧でないと安定に動作しないため、Vrefそのものを1.2V
以下の電圧にして使用することはできない。
本発明は上記の点に鑑みてなされたものであり、シリ
コンのエネルギーバンドギャップに相当する電圧（約1.
2V）以下の電圧であって、零温度係数を有する出力電圧
が得られる低電圧基準電源回路を提供することを目的と
する。
コンのエネルギーバンドギャップに相当する電圧（約1.
2V）以下の電圧であって、零温度係数を有する出力電圧
が得られる低電圧基準電源回路を提供することを目的と
する。
問題点を解決するための手段 本発明は所定の電圧の全部又は一部をPN接合素子と少
なくとも２つの抵抗よりなる直列回路の両端に接続し、
上記２つの抵抗のうちの一方の抵抗の両端電圧を差動増
幅器の夫々の入力に供給し、差動増幅器の出力により該
所定の電圧を安定化する低電圧基準電源回路において、
前記PN接続素子にベースが接続されたトランジスタと、
このトランジスタのコレクタが接続されたレベル変換回
路とを設け、レベル変換回路は前記所定の電圧より低い
一定の電圧で、かつ零温度係数を有する出力電圧を取り
出す構成とする。
なくとも２つの抵抗よりなる直列回路の両端に接続し、
上記２つの抵抗のうちの一方の抵抗の両端電圧を差動増
幅器の夫々の入力に供給し、差動増幅器の出力により該
所定の電圧を安定化する低電圧基準電源回路において、
前記PN接続素子にベースが接続されたトランジスタと、
このトランジスタのコレクタが接続されたレベル変換回
路とを設け、レベル変換回路は前記所定の電圧より低い
一定の電圧で、かつ零温度係数を有する出力電圧を取り
出す構成とする。
作用 PN接合素子と少なくとも２つの抵抗よりなる直列回路
に印加される所定の電圧はレベル変換回路によって、例
えばシリコンのエネルギーバンドギャップに相当する電
圧以下の電圧とされて出力されると同時に、この出力電
圧の温度変化に伴う変動はトランジスタのコレクタ電流
の変化によって補償されるため、出力電圧は零温度係数
を有し、温度変化に対して安定な低電圧となる。
に印加される所定の電圧はレベル変換回路によって、例
えばシリコンのエネルギーバンドギャップに相当する電
圧以下の電圧とされて出力されると同時に、この出力電
圧の温度変化に伴う変動はトランジスタのコレクタ電流
の変化によって補償されるため、出力電圧は零温度係数
を有し、温度変化に対して安定な低電圧となる。
実施例 第１図は本発明の原理回路図を示しており、同図にお
いて第８図と同一構成部分には同一符号が付してある。
第２図は第１図中の差動増幅器１の具体的な一例の回路
の回路図を示す。
いて第８図と同一構成部分には同一符号が付してある。
第２図は第１図中の差動増幅器１の具体的な一例の回路
の回路図を示す。
まず第１図において、端子T4には定電流電源C,C1より
の定電流が供給されるとともに端子T4,T5間には抵抗R1,
R2及びトランジスタQ1のコレクタとエミッタが直列に接
続され、トランジスタQ1のベースとコレクタは接続され
ている。このためトランジスタQ1のコレクタ，エミッタ
間はPN接合のダイオードと等価である。抵抗R2の両端の
電圧は夫々差動増幅器１の２つの入力電圧となり、差動
増幅器の出力は増幅器２によって増幅され端子T4に供給
される。
の定電流が供給されるとともに端子T4,T5間には抵抗R1,
R2及びトランジスタQ1のコレクタとエミッタが直列に接
続され、トランジスタQ1のベースとコレクタは接続され
ている。このためトランジスタQ1のコレクタ，エミッタ
間はPN接合のダイオードと等価である。抵抗R2の両端の
電圧は夫々差動増幅器１の２つの入力電圧となり、差動
増幅器の出力は増幅器２によって増幅され端子T4に供給
される。
端子T4,T5間には、更にレベル変換回路となる抵抗R3,
R4が直列に接続され、抵抗R3とR4の接続点と端子T5との
間にはトランジスタQ2のコレクタとエミッタが接続さ
れ、ベースはトランジスタQ1のベースに接続されてい
る。
R4が直列に接続され、抵抗R3とR4の接続点と端子T5との
間にはトランジスタQ2のコレクタとエミッタが接続さ
れ、ベースはトランジスタQ1のベースに接続されてい
る。
端子T4,T5間の電圧をVref、抵抗R1,R2及びトランジス
タQ1を流れる電流をI1、抵抗R2の両端間電圧をΔVBE、
トランジスタQ1のベース（コレクタ），エミッタ間電圧
をVBEとすると、次の関係が成り立つ。
タQ1を流れる電流をI1、抵抗R2の両端間電圧をΔVBE、
トランジスタQ1のベース（コレクタ），エミッタ間電圧
をVBEとすると、次の関係が成り立つ。
Vfef＝（R1＋R2）I1＋VBE1 （１） ΔVBE＝R2I1 （２） 差動増幅器１は、第２図に示すようにトランジスタ
Q3,Q4夫々のベース・エミッタ間の順方向電圧VBE3,VBE4
に上記ΔVBEの電位差を生じるように、ベース電位が等
しい場合（以下同様）のトランジスタQ4のトランジスタ
Q3に対する電流密度がn1、トランジスタQ6のトランジス
タQ7に対する電流密度がn2となるように構成する。この
結果、第２図の回路におけるトランジスタQ3,Q4の電流
密度をJ3,J4とすると という関係が成り立つ。
Q3,Q4夫々のベース・エミッタ間の順方向電圧VBE3,VBE4
に上記ΔVBEの電位差を生じるように、ベース電位が等
しい場合（以下同様）のトランジスタQ4のトランジスタ
Q3に対する電流密度がn1、トランジスタQ6のトランジス
タQ7に対する電流密度がn2となるように構成する。この
結果、第２図の回路におけるトランジスタQ3,Q4の電流
密度をJ3,J4とすると という関係が成り立つ。
したがって、トランジスタQ3,Q4のベース，エミッタ
間電圧ΔVBEは、よく知られた関係から と表わされる。ここでＴは絶対温度、ｑは電子の荷電で
ある。
間電圧ΔVBEは、よく知られた関係から と表わされる。ここでＴは絶対温度、ｑは電子の荷電で
ある。
更に第１図において、ダイオードのPN接合と等価であ
るトランジスタQ1のベース，エミッタ間電圧VBE1は次の
周知の式によって表わされる。
るトランジスタQ1のベース，エミッタ間電圧VBE1は次の
周知の式によって表わされる。
ここでVgoはシリコンのエネルギーバンドギャップに
相当する電圧、ｋはボルツマン定数、T0は基準となる動
作温度、ICはコレクタ電流、ICoはＴ＝To時のコレクタ
電流、VBE0はＴ＝T0,IC＝ICo時のベース−エミッタ間電
圧である。
相当する電圧、ｋはボルツマン定数、T0は基準となる動
作温度、ICはコレクタ電流、ICoはＴ＝To時のコレクタ
電流、VBE0はＴ＝T0,IC＝ICo時のベース−エミッタ間電
圧である。
（５）式において、第３項及び第４項は第１項及び第
２項に比較して非常に小さいため無視することができ とすることができる。
２項に比較して非常に小さいため無視することができ とすることができる。
ここで（１），（２）式より となり（７）式に（６）式を代入すると となる。
更に、トランジスタQ2の電流密度をトランジスタQ1の
n3倍とし、トランジスQ2のコレクタ電流をI2とすると I2−n3I1 （９） と表わされ、抵抗R3の両端間電圧（端子T4−T6間の電
圧）をVs、抵抗R4を流れる電流をI3とすると Vs＝（I2＋I3）R3 （10） Vref＝Vs＋I3R4 ＝（I2＋I3）R3＋I3R4 （11） であるから（11）式より （10），（12）式より となり、（９）式を代入して と表わされる。
n3倍とし、トランジスQ2のコレクタ電流をI2とすると I2−n3I1 （９） と表わされ、抵抗R3の両端間電圧（端子T4−T6間の電
圧）をVs、抵抗R4を流れる電流をI3とすると Vs＝（I2＋I3）R3 （10） Vref＝Vs＋I3R4 ＝（I2＋I3）R3＋I3R4 （11） であるから（11）式より （10），（12）式より となり、（９）式を代入して と表わされる。
ここで（２），（４），（８）式を（14）式に代入す
ると となる。
ると となる。
（15）式を温度Ｔで偏微分すると となり、Vsが零温度係数を有するためには であることより となる。
又、温度ＴがＴ＝T0の時のVsの値は（15）式より であるから、（19）式と（20）式を比較して となるときにVsは零温度係数を有することとなる。
このとき、（21）式からわかるように抵抗R3の両端の
電圧Vsはシリコンのエネルギーバンドギャップ相当にす
る電圧Vgo（約1.2V）よりも小さく、しかも抵抗R3,R4の
設定の仕方でVgo以下の任意の電圧で、かつ零温度係数
を有する安定な出力電圧を得ることができる。
電圧Vsはシリコンのエネルギーバンドギャップ相当にす
る電圧Vgo（約1.2V）よりも小さく、しかも抵抗R3,R4の
設定の仕方でVgo以下の任意の電圧で、かつ零温度係数
を有する安定な出力電圧を得ることができる。
又、更に（２），（４），（14）式より と表わされ（22）式を温度Ｔで偏微分すると、 となる。ここで（17）式より∂Vs/∂Ｔ＝０であるから
（23）式は となる。（24）式よりわかるようにVrefは負の温度係数
となるが、この場合にも（17）式が成りたっていること
からVsは零温度係数を有するために温度変化に対して安
定である。これよりVsを出力電圧とする安定な低電圧基
準電源が構成される。
（23）式は となる。（24）式よりわかるようにVrefは負の温度係数
となるが、この場合にも（17）式が成りたっていること
からVsは零温度係数を有するために温度変化に対して安
定である。これよりVsを出力電圧とする安定な低電圧基
準電源が構成される。
なお第１図においてトランジスタQ1の代りにダイオー
ドなどのPN接合素子を用いることも可能である。
ドなどのPN接合素子を用いることも可能である。
第３図は以上の説明に基づく電圧Vref,Vs,電流I3によ
り抵抗R4の電圧降下VR4＝I3R4,電流I2による抵抗R3の電
圧降下VR3＝I2R3の温度に対する変化を示している。同
図より理解されるように温度Ｔが上昇し、負の温度係数
を持つVrefが減少した場合であっても抵抗R3を流れる電
流I3が上昇してこのVrefの減少を補償し、抵抗R3の両端
間電圧Vsが一定に保たれる。
り抵抗R4の電圧降下VR4＝I3R4,電流I2による抵抗R3の電
圧降下VR3＝I2R3の温度に対する変化を示している。同
図より理解されるように温度Ｔが上昇し、負の温度係数
を持つVrefが減少した場合であっても抵抗R3を流れる電
流I3が上昇してこのVrefの減少を補償し、抵抗R3の両端
間電圧Vsが一定に保たれる。
第４図は本発明の第１実施例の回路図であり、第１図
及び第２図と同一構成部分には同一符号を付し、その説
明を省略する。
及び第２図と同一構成部分には同一符号を付し、その説
明を省略する。
第５図は本発明の第２実施例の回路図を示し、第４図
と同一構成部分には同一符号を付し、その説明を省略す
る。同図において抵抗R2とトランジスタQ1のコレクタと
の間に設けられた抵抗R5は差動増幅器１を構成するトラ
ンジスタQ3,Q4を所定の動作点にバイアスするためのも
のである。又トランジスタQ8,Q9は電圧Vrefの変動を防
ぐために設けられた回路である。
と同一構成部分には同一符号を付し、その説明を省略す
る。同図において抵抗R2とトランジスタQ1のコレクタと
の間に設けられた抵抗R5は差動増幅器１を構成するトラ
ンジスタQ3,Q4を所定の動作点にバイアスするためのも
のである。又トランジスタQ8,Q9は電圧Vrefの変動を防
ぐために設けられた回路である。
ここでVrefが上昇した場合には抵抗R3を介してトラン
ジスタQ2のコレクタ電流I2が上昇し、トランジスタQ1の
コレクタ電流I1も上昇する。このため差動増幅器１を構
成するトランジスタQ3のコレクタ出力が上昇することに
よりトランジスタQ8,Q9がオンとなりトランジスタQ9の
コレクタ電流が上昇することにより端子T4の電位を下げ
Vrefの上昇を抑えることとなる。Vrefが減少した場合に
も今とは逆の動作によってVrefを一定に保つ。又トラン
ジスタQ10はトランジスタQ3,Q4の共通エミッタの電流和
を一定に保つ定電流回路となる。
ジスタQ2のコレクタ電流I2が上昇し、トランジスタQ1の
コレクタ電流I1も上昇する。このため差動増幅器１を構
成するトランジスタQ3のコレクタ出力が上昇することに
よりトランジスタQ8,Q9がオンとなりトランジスタQ9の
コレクタ電流が上昇することにより端子T4の電位を下げ
Vrefの上昇を抑えることとなる。Vrefが減少した場合に
も今とは逆の動作によってVrefを一定に保つ。又トラン
ジスタQ10はトランジスタQ3,Q4の共通エミッタの電流和
を一定に保つ定電流回路となる。
第６図は本発明の第３実施例の回路図を示し、同図に
おいて、第５図と同一構成部分には同一符号を付し、そ
の説明を省略する。本実施例では抵抗R3とR4の位置が第
５図等とは逆になっている。このため本実施例において
もカレントミラー回路３を設けることによって抵抗R3の
両端から出力電圧Vsを取り出せる構成とした。本実施例
では抵抗R3,R4及びカレントミラー回路３によってレベ
ル変換回路が構成される。
おいて、第５図と同一構成部分には同一符号を付し、そ
の説明を省略する。本実施例では抵抗R3とR4の位置が第
５図等とは逆になっている。このため本実施例において
もカレントミラー回路３を設けることによって抵抗R3の
両端から出力電圧Vsを取り出せる構成とした。本実施例
では抵抗R3,R4及びカレントミラー回路３によってレベ
ル変換回路が構成される。
第７図は本発明の第４実施例の回路図を示す。同図に
おいて第４図乃至第６図と同一構成部分には同一符号を
付し、その説明を省略する。本実施例においては、レベ
ル変換回路として抵抗R4とR3の接続点を演算増幅器OP1
の非反転入力端子に接続し、トランジスタQ2のコレクタ
を演算増幅器OP1の反転入力端子に接続し、演算増幅器O
P1の出力は抵抗R6を介して反転入力端子に帰還する回路
が設けられている。演算増幅回路OP1をこのように用い
る目的は第６図の回路のカレントミラー回路と同様に出
力電圧Vsを端子T6とT5の間から取り出すためである。
おいて第４図乃至第６図と同一構成部分には同一符号を
付し、その説明を省略する。本実施例においては、レベ
ル変換回路として抵抗R4とR3の接続点を演算増幅器OP1
の非反転入力端子に接続し、トランジスタQ2のコレクタ
を演算増幅器OP1の反転入力端子に接続し、演算増幅器O
P1の出力は抵抗R6を介して反転入力端子に帰還する回路
が設けられている。演算増幅回路OP1をこのように用い
る目的は第６図の回路のカレントミラー回路と同様に出
力電圧Vsを端子T6とT5の間から取り出すためである。
又、差動増幅器１にはトランジスタQ11,Q12がカレン
トミラー型に接続されている。これによって差動増幅器
１の利得は低下するが、位相補正等がし易くなるという
利点がある。
トミラー型に接続されている。これによって差動増幅器
１の利得は低下するが、位相補正等がし易くなるという
利点がある。
第７図において端子T6,T5間の電圧Vsは であり電流IOPは である。したがってVsは となる。
以上の第１乃至第４実施例において用いられるトラン
ジスタの極性を全て逆にした場合（PNP型はNPN型に、NP
N型はPNP型に変更する）であっても回路を動作させるこ
とが可能である。
ジスタの極性を全て逆にした場合（PNP型はNPN型に、NP
N型はPNP型に変更する）であっても回路を動作させるこ
とが可能である。
又、本発明は以上述べた実施例に限るものではなく、
上記実施例中の各部を組み合わせた回路、その他の変形
が可能である。
上記実施例中の各部を組み合わせた回路、その他の変形
が可能である。
発明の効果 上述の如く、本発明によれば、比較的簡単な構成によ
りシリコンのエネルギーバンドギャップ以下の低電圧を
良好な温度特性で安定に出力できることから高範囲な用
途に用いられ、消費電流も少なく、又、モノリシック集
積回路として集積化可能なことから経済性，信頼性等の
点で有利であるという特長を有する。
りシリコンのエネルギーバンドギャップ以下の低電圧を
良好な温度特性で安定に出力できることから高範囲な用
途に用いられ、消費電流も少なく、又、モノリシック集
積回路として集積化可能なことから経済性，信頼性等の
点で有利であるという特長を有する。
第１図は本発明の原理回路図、第２図は本発明を構成す
る差動増幅回路の回路図、第３図は本発明の出力電圧の
特性を示す図、第４図乃至第７図は夫々本発明の第１実
施例乃至第４実施例の回路図、第８図は従来回路の回路
図である。 １……差動増幅器、２……増幅器、３……カレントミラ
ー回路、Q1〜Q12……トランジスタ、 R1〜R6……抵抗、T1〜T6……端子、OP1……演算増幅
器、D1……ダイオード。
る差動増幅回路の回路図、第３図は本発明の出力電圧の
特性を示す図、第４図乃至第７図は夫々本発明の第１実
施例乃至第４実施例の回路図、第８図は従来回路の回路
図である。 １……差動増幅器、２……増幅器、３……カレントミラ
ー回路、Q1〜Q12……トランジスタ、 R1〜R6……抵抗、T1〜T6……端子、OP1……演算増幅
器、D1……ダイオード。
Claims (1)
- 【請求項１】所定の電圧の全部又は一部をPN接合素子と
少なくとも２つの抵抗よりなる直列回路の両端に接続
し、上記２つの抵抗のうちの一方の抵抗の両端電圧を差
動増幅器の夫々の入力に供給し、該差動増幅器の出力に
より該所定値の基準電圧を安定化する低電圧基準電源回
路において、 該PN接合素子にベースが接続されたトランジスタと、 該トランジスタのコレクタが接続されたレベル変換回路
とを設け、該レベル変換回路から前記所定値の基準電圧
より低い一定の電圧で、かつ零温度係数を有する出力電
圧を取り出すことを特徴とする低電圧基準電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2089588A JP2629234B2 (ja) | 1988-01-29 | 1988-01-29 | 低電圧基準電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2089588A JP2629234B2 (ja) | 1988-01-29 | 1988-01-29 | 低電圧基準電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01195521A JPH01195521A (ja) | 1989-08-07 |
| JP2629234B2 true JP2629234B2 (ja) | 1997-07-09 |
Family
ID=12039955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2089588A Expired - Lifetime JP2629234B2 (ja) | 1988-01-29 | 1988-01-29 | 低電圧基準電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2629234B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007304860A (ja) * | 2006-05-11 | 2007-11-22 | Nec Electronics Corp | 電流補償回路 |
-
1988
- 1988-01-29 JP JP2089588A patent/JP2629234B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01195521A (ja) | 1989-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5619163A (en) | Bandgap voltage reference and method for providing same | |
| US7173407B2 (en) | Proportional to absolute temperature voltage circuit | |
| JP3606876B2 (ja) | オフセットをプログラム可能な集積回路温度センサ | |
| US5229711A (en) | Reference voltage generating circuit | |
| EP0039178B1 (en) | Integrated circuit for generating a reference voltage | |
| US8085029B2 (en) | Bandgap voltage and current reference | |
| JP2704245B2 (ja) | 基準電圧発生回路 | |
| JP2629234B2 (ja) | 低電圧基準電源回路 | |
| EP0182201A1 (en) | Speed control apparatus for a DC motor | |
| JPH08339232A (ja) | 基準電圧回路 | |
| JPS6154286B2 (ja) | ||
| JPH11205045A (ja) | 電流供給回路およびバイアス電圧回路 | |
| JP2695515B2 (ja) | 基準電圧発生回路 | |
| JP3529601B2 (ja) | 定電圧発生回路 | |
| JP2638771B2 (ja) | 基準電圧発生装置 | |
| JPH0588767A (ja) | バンドギヤツプリフアレンス回路 | |
| JPS5931081B2 (ja) | 基準電圧源回路 | |
| JPH0527139B2 (ja) | ||
| JPH07230332A (ja) | バンドギャップ型定電圧発生回路 | |
| JP3134343B2 (ja) | バンドギャップ基準電圧発生回路 | |
| JPH0326435B2 (ja) | ||
| JP3082247B2 (ja) | 定電圧回路 | |
| JP2851754B2 (ja) | 安定化電源回路用半導体集積回路 | |
| JPH01288911A (ja) | ＢｉＣＭＯＳ基準電圧発生器 | |
| JPH04338812A (ja) | 基準電圧発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080418 Year of fee payment: 11 |