JPH0766303B2 - 微少電流生成回路とこの回路を用いた発振回路 - Google Patents
微少電流生成回路とこの回路を用いた発振回路Info
- Publication number
- JPH0766303B2 JPH0766303B2 JP61292047A JP29204786A JPH0766303B2 JP H0766303 B2 JPH0766303 B2 JP H0766303B2 JP 61292047 A JP61292047 A JP 61292047A JP 29204786 A JP29204786 A JP 29204786A JP H0766303 B2 JPH0766303 B2 JP H0766303B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- circuit
- transistors
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明はパイポーラ集積回路内で安定した微少電流を
生成する微少電流生成回路と、この回路を用いて集積回
路内に形成されるコンデンサの充電電圧を微少電流で周
期的に放電することで発振出力を得る発振回路に関す
る。
生成する微少電流生成回路と、この回路を用いて集積回
路内に形成されるコンデンサの充電電圧を微少電流で周
期的に放電することで発振出力を得る発振回路に関す
る。
（従来の技術） 一般に、バイポーラ集積回路（以下ICと称する）内に形
成し得るコンデンサの容量値は数ピコファラッド程度で
あり、該コンデンサを利用して比較的長い周期の時定数
を作ることは非常に困難である。このため、従来におい
て長い時定数を得る場合、コンデンサをICに外付して構
成している。
成し得るコンデンサの容量値は数ピコファラッド程度で
あり、該コンデンサを利用して比較的長い周期の時定数
を作ることは非常に困難である。このため、従来におい
て長い時定数を得る場合、コンデンサをICに外付して構
成している。
但し、さほど正確な時定数を必要としない場合には、第
５図に示すような回路も考えられる。この回路は内部コ
ンデンサＣを利用した発振回路である。まず、スイッチ
Ｓが閉じているとき、図中ａ点（コンデンサＣの出力電
位点）の電位は電源電圧レベルVccである。このスイッ
チＳが開くと、トランジスタQ1のベース電流によりコン
デンサC1が放電するため、ａ点の電位は次第に低下して
いく。ａ点の電位がヒステリシス特性を有するレベル比
較器CMPで設定されている第１の基準電圧Vth以下になる
と、レベル比較器CMPの出力が反転するため、スイッチ
Ｓは再び閉じられる（オン）。また、第１の基準電圧V
thより高い第２の基準電圧（図示せず）以上になると、
レベル比較器CMPの出力が再び反転するため、スイッチ
Ｓは再び開けられる（オフ）。この回路は、レベル比較
器CMPのヒステリシス特性により上記動作を繰返し、ト
ランジスタQ1のエミッタから第６図に示すような周期t1
の発振出力を得るものである。
５図に示すような回路も考えられる。この回路は内部コ
ンデンサＣを利用した発振回路である。まず、スイッチ
Ｓが閉じているとき、図中ａ点（コンデンサＣの出力電
位点）の電位は電源電圧レベルVccである。このスイッ
チＳが開くと、トランジスタQ1のベース電流によりコン
デンサC1が放電するため、ａ点の電位は次第に低下して
いく。ａ点の電位がヒステリシス特性を有するレベル比
較器CMPで設定されている第１の基準電圧Vth以下になる
と、レベル比較器CMPの出力が反転するため、スイッチ
Ｓは再び閉じられる（オン）。また、第１の基準電圧V
thより高い第２の基準電圧（図示せず）以上になると、
レベル比較器CMPの出力が再び反転するため、スイッチ
Ｓは再び開けられる（オフ）。この回路は、レベル比較
器CMPのヒステリシス特性により上記動作を繰返し、ト
ランジスタQ1のエミッタから第６図に示すような周期t1
の発振出力を得るものである。
ここで、トランジスタのベース電流は定電流I0の1/100
〜1/400程度とかなり小さな値とすることができるの
で、IC内部のコンデンサＣを使用して比較的長い時定数
を得ることができる。このときの周期t1は、定電流源I0
の出力電流をi0、トランジスタQ1のベース電流をi1とす
ると、 であるから、 となる。
〜1/400程度とかなり小さな値とすることができるの
で、IC内部のコンデンサＣを使用して比較的長い時定数
を得ることができる。このときの周期t1は、定電流源I0
の出力電流をi0、トランジスタQ1のベース電流をi1とす
ると、 であるから、 となる。
しかしながら、このような回路ではIC内のトランジスタ
のhfeが３〜４倍の幅でばらつくため、（１）式から明
らかなように、得られた時定数も３〜４倍の幅でばらつ
くことになり、よほど特殊な用途以外は使用することが
できない。
のhfeが３〜４倍の幅でばらつくため、（１）式から明
らかなように、得られた時定数も３〜４倍の幅でばらつ
くことになり、よほど特殊な用途以外は使用することが
できない。
（発明が解決しようとする問題点） 以上のように、従来では微少電流を得るためにトランジ
スタのベース電流を利用した場合、そのhfeのばらつき
によって微少電流の値がばらついてしまう。この結果、
発振回路も時定数がばらついてしまうために、発振出力
の精度が悪化してしまう。
スタのベース電流を利用した場合、そのhfeのばらつき
によって微少電流の値がばらついてしまう。この結果、
発振回路も時定数がばらついてしまうために、発振出力
の精度が悪化してしまう。
この発明は上記問題を解決するためになされたもので、
トランジスタのベース電流を一定にして、該トランジス
タのhfeの影響を受けない微少電流を得ることのできる
微少電流生成回路とこの回路を利用して高精度な発振出
力が得られる発振回路を提供することを目的とする。
トランジスタのベース電流を一定にして、該トランジス
タのhfeの影響を受けない微少電流を得ることのできる
微少電流生成回路とこの回路を利用して高精度な発振出
力が得られる発振回路を提供することを目的とする。
［発明の構成］ （問題点を解決するための手段） この発明に係る微少電流生成回路は、ベースがコレクタ
に接続されるエミッタ接地の第１のトランジスタと、一
方端が前記第１のトランジスタのベースに接続されるベ
ース抵抗と、前記第１のトランジスタとはエミッタ面積
が異なり、ベースが前記ベース抵抗の他方端に接続され
るエミッタ接地の第２のトランジスタと、前記第１及び
第２のトランジスタそれぞれに互いに等しいコレクタ電
流を流す電流供給手段と、ベースが前記第１及び第２の
トランジスタのいずれか一方のベースに接続されるエミ
ッタ接地の第３のトランジスタと、エミッタが前記第３
のトランジスタのコレクタに接続され、コレクタが電源
電圧ラインに接続される第４のトランジスタとを具備
し、少なくとも前記第１乃至第４のトランジスタは同一
の集積回路内に形成され、前記第４のトランジスタのベ
ースに微少電流を生じさせるようにしたことを特徴とす
る。
に接続されるエミッタ接地の第１のトランジスタと、一
方端が前記第１のトランジスタのベースに接続されるベ
ース抵抗と、前記第１のトランジスタとはエミッタ面積
が異なり、ベースが前記ベース抵抗の他方端に接続され
るエミッタ接地の第２のトランジスタと、前記第１及び
第２のトランジスタそれぞれに互いに等しいコレクタ電
流を流す電流供給手段と、ベースが前記第１及び第２の
トランジスタのいずれか一方のベースに接続されるエミ
ッタ接地の第３のトランジスタと、エミッタが前記第３
のトランジスタのコレクタに接続され、コレクタが電源
電圧ラインに接続される第４のトランジスタとを具備
し、少なくとも前記第１乃至第４のトランジスタは同一
の集積回路内に形成され、前記第４のトランジスタのベ
ースに微少電流を生じさせるようにしたことを特徴とす
る。
また、上記の微少電流生成回路を利用したこの発明に係
る発振回路は、一方端が第４のトランジスタのベースに
接続され、他方端が接地されるコンデンサと、前記第４
のトランジスタのベースと前記コンデンサとの接続点を
選択的に前記電源電圧ラインに接続するスイッチ回路
と、前記第４のトランジスタのベースと前記コンデンサ
との接続点の電位が第１の基準電位以下になるとき前記
スイッチ回路をオンさせ、前記第１の基準電位より高い
第２の基準電位以上となるとき前記スイッチ回路をオフ
させるヒステリシス特性を有するレベル比較器とを具備
し、少なくとも前記第１乃至第４のトランジスタは同一
の集積回路内に形成されることを特徴とする。
る発振回路は、一方端が第４のトランジスタのベースに
接続され、他方端が接地されるコンデンサと、前記第４
のトランジスタのベースと前記コンデンサとの接続点を
選択的に前記電源電圧ラインに接続するスイッチ回路
と、前記第４のトランジスタのベースと前記コンデンサ
との接続点の電位が第１の基準電位以下になるとき前記
スイッチ回路をオンさせ、前記第１の基準電位より高い
第２の基準電位以上となるとき前記スイッチ回路をオフ
させるヒステリシス特性を有するレベル比較器とを具備
し、少なくとも前記第１乃至第４のトランジスタは同一
の集積回路内に形成されることを特徴とする。
（手段） 上記構成による微少電流生成回路は、第１及び第２のト
ランジスタのエミッタ電流密度の差によるベース・エミ
ッタ間電圧差と、同一集積回路内に形成されるトランジ
スタのhfeパラメータのばらつきが互いに等しいことを
利用して、この電圧差を第１及び第２のトランジスタの
ベース電流とベース抵抗との積による電圧と等しくし、
第１または第２のトランジスタとベースが共通に接続さ
れる第３のトランジスタを通じて第４のトランジスタの
エミッタ電流を規制することで、そのエミッタ電流を第
４のトランジスタのhfeパラメータに比例させ、これに
よって第４のトランジスタのベースに流れる微少電流を
安定化するものである。
ランジスタのエミッタ電流密度の差によるベース・エミ
ッタ間電圧差と、同一集積回路内に形成されるトランジ
スタのhfeパラメータのばらつきが互いに等しいことを
利用して、この電圧差を第１及び第２のトランジスタの
ベース電流とベース抵抗との積による電圧と等しくし、
第１または第２のトランジスタとベースが共通に接続さ
れる第３のトランジスタを通じて第４のトランジスタの
エミッタ電流を規制することで、そのエミッタ電流を第
４のトランジスタのhfeパラメータに比例させ、これに
よって第４のトランジスタのベースに流れる微少電流を
安定化するものである。
また、上記構成による発振回路は、上記微少電流生成回
路で得られる安定した微少電流を利用し、集積回路の内
部コンデンサを前記微少電流で放電し、前記コンデンサ
の端子電圧レベルがレベル比較器の第１の基準電位以下
になるとき、前記スイッチ回路をオンして前記コンデン
サを充電し、第２の基準電位以上となるとき、前記スイ
ッチ回路をオフして前記コンデンサの充電を停止し、こ
れによって周期的なレベル変化を生じさせ、発振出力を
得るものである。
路で得られる安定した微少電流を利用し、集積回路の内
部コンデンサを前記微少電流で放電し、前記コンデンサ
の端子電圧レベルがレベル比較器の第１の基準電位以下
になるとき、前記スイッチ回路をオンして前記コンデン
サを充電し、第２の基準電位以上となるとき、前記スイ
ッチ回路をオフして前記コンデンサの充電を停止し、こ
れによって周期的なレベル変化を生じさせ、発振出力を
得るものである。
（実施例） 以下、第１図乃至第４図を参照してこの発明の実施例を
説明する。
説明する。
第１図は第５図に示した発振回路にこの発明を適用した
場合の構成を示している。第１図において第５図と同一
部分には同一符号を付して示す。
場合の構成を示している。第１図において第５図と同一
部分には同一符号を付して示す。
第１図において、トランジスタQ2,Q3はカレントミラー
回路を構成しており、それぞれ同じ値の電流i2,i3を出
力する。トランジスタQ4,Q5もカレントミラー回路を構
成しており、前記トランジスタQ1のエミッタ電流i4（＝
i0）をトランジスタQ3のコレクタ電流i3と等しくするた
めのものである。トランジスタQ4のベースはベース抵抗
RB1を介してQ4のＮ倍のエミッタ面積を有するトランジ
スタQ6のベースに接続される。このトランジスタQ6のコ
レクタにはトランジスタQ2のコレクタ電流i2が供給され
るようになっている。すなわち、トランジスタQ2〜Q6は
エミッタ電流密度差によるベース・エミッタ間電圧の相
違を利用して定電流源回路を構成している。
回路を構成しており、それぞれ同じ値の電流i2,i3を出
力する。トランジスタQ4,Q5もカレントミラー回路を構
成しており、前記トランジスタQ1のエミッタ電流i4（＝
i0）をトランジスタQ3のコレクタ電流i3と等しくするた
めのものである。トランジスタQ4のベースはベース抵抗
RB1を介してQ4のＮ倍のエミッタ面積を有するトランジ
スタQ6のベースに接続される。このトランジスタQ6のコ
レクタにはトランジスタQ2のコレクタ電流i2が供給され
るようになっている。すなわち、トランジスタQ2〜Q6は
エミッタ電流密度差によるベース・エミッタ間電圧の相
違を利用して定電流源回路を構成している。
上記構成において、以下その動作について説明する。ま
ず、定電流源回路において、トランジスタQ6のエミッタ
面積がトランジスタQ4のＮ倍であるから、同一エミッタ
電流i2＝i3でのベース・エミッタ間電圧VBEの差ΔV
BEは、 となる。この回路はフィードバックの働きにより、ΔV
BEとベース抵抗RB1による電圧降下とが等しくなったと
ころで安定する。このときの電流i3は、 となる。ここで、トランジスタQ2〜Q5の２つのカレント
ミラー回路の働きにより、i2＝i3＝i4であるから、トラ
ンジスタQ1のベース電流i1は、 となる。ここで、同一IC内ではhfe（Q6）＝hfe（Q1）で
あるから、 となる。つまり、この場合のベース電流i1は、（５）式
から明らかなようにhfeの項を含まないため、hfeがばら
ついても変化しない。
ず、定電流源回路において、トランジスタQ6のエミッタ
面積がトランジスタQ4のＮ倍であるから、同一エミッタ
電流i2＝i3でのベース・エミッタ間電圧VBEの差ΔV
BEは、 となる。この回路はフィードバックの働きにより、ΔV
BEとベース抵抗RB1による電圧降下とが等しくなったと
ころで安定する。このときの電流i3は、 となる。ここで、トランジスタQ2〜Q5の２つのカレント
ミラー回路の働きにより、i2＝i3＝i4であるから、トラ
ンジスタQ1のベース電流i1は、 となる。ここで、同一IC内ではhfe（Q6）＝hfe（Q1）で
あるから、 となる。つまり、この場合のベース電流i1は、（５）式
から明らかなようにhfeの項を含まないため、hfeがばら
ついても変化しない。
したがって、上記構成によれば、トランジスタQ1のベー
ス電流をそのhfeに影響されずに一定に維持することが
できるので、精度の高い微少電流を得ることができる。
この結果、発振回路は、上記微少電流生成回路で得られ
る安定した微少電流で集積回路内部コンデンサを放電す
るので、高精度な発振出力を得ることができる。
ス電流をそのhfeに影響されずに一定に維持することが
できるので、精度の高い微少電流を得ることができる。
この結果、発振回路は、上記微少電流生成回路で得られ
る安定した微少電流で集積回路内部コンデンサを放電す
るので、高精度な発振出力を得ることができる。
第２図は第１図の変形例を示している。第２図におい
て、第１図と同一部分には同一符号を付して示す。
て、第１図と同一部分には同一符号を付して示す。
第２図において、トランジスタQ7,Q8はカレントミラー
回路を構成しており、それぞれ同じ値の電流i5,i6を出
力する。トランジスタQ7,Q10及び前記トランジスタQ5も
カレントミラー回路を構成しているが、この場合はi5を
コレクタ電流とするトランジスタQ9のベースをベース抵
抗RB2を介してトランジスタQ10,Q5の各ベースに接続し
ている。トランジスタQ10はQ5のＮ倍のエミッタ面積を
有し、i6をコレクタ電流として入力する。
回路を構成しており、それぞれ同じ値の電流i5,i6を出
力する。トランジスタQ7,Q10及び前記トランジスタQ5も
カレントミラー回路を構成しているが、この場合はi5を
コレクタ電流とするトランジスタQ9のベースをベース抵
抗RB2を介してトランジスタQ10,Q5の各ベースに接続し
ている。トランジスタQ10はQ5のＮ倍のエミッタ面積を
有し、i6をコレクタ電流として入力する。
すなわち、この回路では、トランジスタQ5,Q7〜Q10及び
ベース抵抗RB2により、エミッタ電流密度の差によるベ
ース・エミッタ間電圧とベース電流及び抵抗RB2の積に
よる電圧とが等しくなるようにフィードバックをかけた
定電流回路を構成している。この構成では前記トランジ
スタQ1のエミッタ電流i4がトランジスタQ10のコレクタ
電流i6の1/Nとなるため、トランジスタQ1のベース電流i
1を第１図の回路より小さくすることができる。
ベース抵抗RB2により、エミッタ電流密度の差によるベ
ース・エミッタ間電圧とベース電流及び抵抗RB2の積に
よる電圧とが等しくなるようにフィードバックをかけた
定電流回路を構成している。この構成では前記トランジ
スタQ1のエミッタ電流i4がトランジスタQ10のコレクタ
電流i6の1/Nとなるため、トランジスタQ1のベース電流i
1を第１図の回路より小さくすることができる。
第３図は他の実施例を示すもので、被制御トランジスタ
が複数個（ここでは２個）ある場合にこの発明を適用し
た場合の構成を示している。第３図において、Q11,Q12
は被制御トランジスタで、このトランジスタQ11,Q12の
各エミッタはトランジスタQ13,Q14のコレクタに接続さ
れる。このトランジスタQ13,Q14はトランジスタQ15と共
にカレントミラー回路を構成する。また、このトランジ
スタQ15はトランジスタQ16とも、及びベース抵抗RB3を
介してトランジスタQ17ともそれぞれカレントミラー回
路を構成する。トランジスタQ16,Q17のコレクタ電流は
カレントミラー回路を構成するトランジスタQ18,Q19か
ら供給される。トランジスタQ17は他のトランジスタQ13
〜Q16のＮ倍のエミッタ面積を有する。このトランジス
タQ17のコレクタ電流はトランジスタQ20によって増幅さ
れ、上記トランジスタQ15のコレクタ・ベース電流とし
て出力される。
が複数個（ここでは２個）ある場合にこの発明を適用し
た場合の構成を示している。第３図において、Q11,Q12
は被制御トランジスタで、このトランジスタQ11,Q12の
各エミッタはトランジスタQ13,Q14のコレクタに接続さ
れる。このトランジスタQ13,Q14はトランジスタQ15と共
にカレントミラー回路を構成する。また、このトランジ
スタQ15はトランジスタQ16とも、及びベース抵抗RB3を
介してトランジスタQ17ともそれぞれカレントミラー回
路を構成する。トランジスタQ16,Q17のコレクタ電流は
カレントミラー回路を構成するトランジスタQ18,Q19か
ら供給される。トランジスタQ17は他のトランジスタQ13
〜Q16のＮ倍のエミッタ面積を有する。このトランジス
タQ17のコレクタ電流はトランジスタQ20によって増幅さ
れ、上記トランジスタQ15のコレクタ・ベース電流とし
て出力される。
すなわち、この回路でも前述したエミッタ電流密度差を
利用した定電流回路を構成しているが、この場合被制御
トランジスタQ11,Q12に対してそれぞれのエミッタ電流
を規制するベース共通のトランジスタQ13,Q14を設けて
いるので、各トランジスタQ11,Q12のベース電流をhfeに
比例させることができ、これによって複数の微少電流を
得ることができる。
利用した定電流回路を構成しているが、この場合被制御
トランジスタQ11,Q12に対してそれぞれのエミッタ電流
を規制するベース共通のトランジスタQ13,Q14を設けて
いるので、各トランジスタQ11,Q12のベース電流をhfeに
比例させることができ、これによって複数の微少電流を
得ることができる。
第４図は第２図の変形例を示している。第４図において
第２図と同一部分には同一符号を付して示す。
第２図と同一部分には同一符号を付して示す。
第４図において、トランジスタQ21〜Q23はカレントミラ
ー回路を構成しており、Q21のコレクタ電流は帰還用ト
ランジスタQ24のコレクタに、Q22,Q23の各コレクタ電流
は前記トランジスタQ9,Q10のコレクタ及びQ9のベースに
供給される。また、Q22のコレクタ電流はQ24のベースに
も供給される。
ー回路を構成しており、Q21のコレクタ電流は帰還用ト
ランジスタQ24のコレクタに、Q22,Q23の各コレクタ電流
は前記トランジスタQ9,Q10のコレクタ及びQ9のベースに
供給される。また、Q22のコレクタ電流はQ24のベースに
も供給される。
この構成によれば、第２図の回路より多少構成が複雑と
なるが、帰還部を分離させているので、さらに安定化を
図ることができる。
なるが、帰還部を分離させているので、さらに安定化を
図ることができる。
尚、この発明は上記実施例に限定されるものではなく、
この発明の要旨を種々変形しても実施可能であることは
いうまでもない。
この発明の要旨を種々変形しても実施可能であることは
いうまでもない。
［発明の効果］ 以上詳述したようにこの発明によれば、トランジスタの
ベース電流を一定にして、該トランジスタのhfeの影響
を受けない微少電流を得ることのできる微少電流生成回
路と、この回路を利用して高精度な発振出力が得られる
発振回路を提供することができる。
ベース電流を一定にして、該トランジスタのhfeの影響
を受けない微少電流を得ることのできる微少電流生成回
路と、この回路を利用して高精度な発振出力が得られる
発振回路を提供することができる。
第１図はこの発明に係る微少電流生成回路とこの回路を
利用した発振回路の一実施例を示す回路図、第２図乃至
第４図はそれぞれこの発明に係る他の実施例を示す回路
図、第５図はこの発明が適用可能な従来の発振回路の構
成を示す回路図、第６図は第５図の発振回路の動作を説
明するための波形図である。 Q1〜Q24……トランジスタ、Ｃ……コンデンサ、 CMP……レベル比較器、Ｓ……スイッチ。
利用した発振回路の一実施例を示す回路図、第２図乃至
第４図はそれぞれこの発明に係る他の実施例を示す回路
図、第５図はこの発明が適用可能な従来の発振回路の構
成を示す回路図、第６図は第５図の発振回路の動作を説
明するための波形図である。 Q1〜Q24……トランジスタ、Ｃ……コンデンサ、 CMP……レベル比較器、Ｓ……スイッチ。
Claims (2)
- 【請求項１】ベースがコレクタに接続されるエミッタ接
地の第１のトランジスタと、一方端が前記第１のトラン
ジスタのベースに接続されるベース抵抗と、前記第１の
トランジスタとはエミッタ面積が異なり、ベースが前記
ベース抵抗の他方端に接続されるエミッタ接地の第２の
トランジスタと、前記第１及び第２のトランジスタそれ
ぞれに互いに等しいコレクタ電流を流す電流供給手段
と、ベースが前記第１及び第２のトランジスタのいずれ
か一方のベースに接続されるエミッタ接地の第３のトラ
ンジスタと、エミッタが前記第３のトランジスタのコレ
クタに接続され、コレクタが電源電圧ラインに接続され
る第４のトランジスタとを具備し、少なくとも前記第１
乃至第４のトランジスタは同一の集積回路内に形成さ
れ、前記第４のトランジスタのベースに微少電流を生じ
させるようにしたことを特徴とする微少電流生成回路。 - 【請求項２】ベースがコレクタに接続されるエミッタ接
地の第１のトランジスタと、一方端が前記第１のトラン
ジスタのベースに接続されるベース抵抗と、前記第１の
トランジスタとはエミッタ面積が異なり、ベースが前記
ベース抵抗の他方端に接続されるエミッタ接地の第２の
トランジスタと、前記第１及び第２のトランジスタそれ
ぞれに互いに等しいコレクタ電流を流す電流供給手段
と、ベースが前記第１及び第２のトランジスタのいずれ
か一方のベースに接続されるエミッタ接地の第３のトラ
ンジスタと、エミッタが前記第３のトランジスタのコレ
クタに接続され、コレクタが電源電圧ラインに接続され
る第４のトランジスタと、一方端が第４のトランジスタ
のベースに接続され、他方端が接地されるコンデンサ
と、前記第４のトランジスタのベースと前記コンデンサ
との接続点を選択的に前記電源電圧ラインに接続するス
イッチ回路と、前記第４のトランジスタのベースと前記
コンデンサとの接続点の電位が第１の基準電位以下にな
るとき前記スイッチ回路をオンさせ、前記第１の基準電
位より高い第２の基準電位以上となるとき前記スイッチ
回路をオフさせるヒステリシス特性を有するレベル比較
器とを具備し、少なくとも前記第１乃至第４のトランジ
スタは同一の集積回路内に形成されることを特徴とする
発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61292047A JPH0766303B2 (ja) | 1986-12-08 | 1986-12-08 | 微少電流生成回路とこの回路を用いた発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61292047A JPH0766303B2 (ja) | 1986-12-08 | 1986-12-08 | 微少電流生成回路とこの回路を用いた発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63145514A JPS63145514A (ja) | 1988-06-17 |
| JPH0766303B2 true JPH0766303B2 (ja) | 1995-07-19 |
Family
ID=17776848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61292047A Expired - Fee Related JPH0766303B2 (ja) | 1986-12-08 | 1986-12-08 | 微少電流生成回路とこの回路を用いた発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0766303B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2543725Y2 (ja) * | 1990-07-30 | 1997-08-13 | ミツミ電機株式会社 | 発振回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56164413A (en) * | 1980-05-21 | 1981-12-17 | Toshiba Corp | Constant voltage circuit |
| JPS5925244A (ja) * | 1982-08-02 | 1984-02-09 | Hitachi Ltd | 半導体装置 |
-
1986
- 1986-12-08 JP JP61292047A patent/JPH0766303B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63145514A (ja) | 1988-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05206755A (ja) | 基準電圧発生回路 | |
| US5384505A (en) | Delayed-pulse generator having means for stabilizing the charging current | |
| JPH0766303B2 (ja) | 微少電流生成回路とこの回路を用いた発振回路 | |
| JP3607309B2 (ja) | 発振器 | |
| JP2956781B2 (ja) | エミッタ結合マルチバイブレータ回路 | |
| JPS635922B2 (ja) | ||
| JPH07249965A (ja) | クロック発振回路及びクロック発振回路に用いるゲート回路 | |
| JPH0659020B2 (ja) | 非安定マルチバイブレ−タ | |
| JPH11205095A (ja) | 電圧制御発振回路 | |
| JPH0244174B2 (ja) | ||
| JP2772957B2 (ja) | レベル切り換え回路 | |
| JP3272205B2 (ja) | 発振回路 | |
| JP3671519B2 (ja) | 電流供給回路 | |
| JPH0224271Y2 (ja) | ||
| JP2982192B2 (ja) | クランプ回路 | |
| JPH11150448A (ja) | 発振回路 | |
| JPH053933B2 (ja) | ||
| JPS5912821Y2 (ja) | 発振器 | |
| JP2778029B2 (ja) | 周波数変調回路 | |
| JPH0646370B2 (ja) | 定電流回路 | |
| JPS61118820A (ja) | 定電流回路 | |
| JPS5995723A (ja) | 三角波発振器 | |
| JPS59181802A (ja) | 電流入力型増幅装置 | |
| JPH0148697B2 (ja) | ||
| JPH0315369B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |