JP2982192B2 - クランプ回路 - Google Patents
クランプ回路Info
- Publication number
- JP2982192B2 JP2982192B2 JP1326892A JP32689289A JP2982192B2 JP 2982192 B2 JP2982192 B2 JP 2982192B2 JP 1326892 A JP1326892 A JP 1326892A JP 32689289 A JP32689289 A JP 32689289A JP 2982192 B2 JP2982192 B2 JP 2982192B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- circuit
- clamp
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路に関し、特にクランプ回路
に関する。
に関する。
従来例を第２図に示す。トランジスタ６と差動対を成
すトランジスタ７のベースには基準電圧回路が接続さ
れ、コレクタには、抵抗13,15,トランジスタ14,16から
構成される電流ミラー回路の入力が接続され、この電流
ミラー回路の出力はトランジスタ６のベース，コレクタ
と共に、信号線９に接続され、電圧フォロワ回路を構成
する。トランジスタ２と３による差動対の共通エミッタ
には、定電流回路５が接続され、トランジスタ３のコレ
クタは、上述の電圧フォロワ回路の差動対の共通エミッ
タに接続され、電圧フォロワ回路に動作電流を供給す
る。トランジスタ２のコレクタは抵抗13とトランジスタ
14のエミッタとに接続される。
すトランジスタ７のベースには基準電圧回路が接続さ
れ、コレクタには、抵抗13,15,トランジスタ14,16から
構成される電流ミラー回路の入力が接続され、この電流
ミラー回路の出力はトランジスタ６のベース，コレクタ
と共に、信号線９に接続され、電圧フォロワ回路を構成
する。トランジスタ２と３による差動対の共通エミッタ
には、定電流回路５が接続され、トランジスタ３のコレ
クタは、上述の電圧フォロワ回路の差動対の共通エミッ
タに接続され、電圧フォロワ回路に動作電流を供給す
る。トランジスタ２のコレクタは抵抗13とトランジスタ
14のエミッタとに接続される。
クランプ期間においては、トランジスタ３がオン，ト
ランジスタ２がオフするように、端子1,4間に電圧が与
えられる。よって、トランジスタ6,7,14,16,及び、抵抗
13,15とによって構成される電圧フォロワ回路が動作
し、信号線９の電圧は、端子８に与えられた基準電圧と
ほぼ等しく設定される。
ランジスタ２がオフするように、端子1,4間に電圧が与
えられる。よって、トランジスタ6,7,14,16,及び、抵抗
13,15とによって構成される電圧フォロワ回路が動作
し、信号線９の電圧は、端子８に与えられた基準電圧と
ほぼ等しく設定される。
電流ミラー回路でフィードバックを行なうことで、電
圧フォロワ回路自体は、広範囲の入力電圧に対して均一
にオフセットの小さい出力が得られ、他用途スイッチと
して用いた場合は大変有効であるが、目的をクランプ動
作に限った場合、余剰性能と言える。
圧フォロワ回路自体は、広範囲の入力電圧に対して均一
にオフセットの小さい出力が得られ、他用途スイッチと
して用いた場合は大変有効であるが、目的をクランプ動
作に限った場合、余剰性能と言える。
上記クランプ期間以外においては、トランジスタ２が
オン、トランジスタ３がオフするよう端子1,4間に電圧
が与えられる。動作電流をカットしたことでトランジス
タ６が、また、抵抗13での電圧降下によってエミッタ、
ベース間が逆バイアスされてトランジスタ14がそれぞれ
オフし、信号線から見た電圧フォロワ回路はハイ・イン
ピーダンスとなる。
オン、トランジスタ３がオフするよう端子1,4間に電圧
が与えられる。動作電流をカットしたことでトランジス
タ６が、また、抵抗13での電圧降下によってエミッタ、
ベース間が逆バイアスされてトランジスタ14がそれぞれ
オフし、信号線から見た電圧フォロワ回路はハイ・イン
ピーダンスとなる。
上述した従来のクランプ回路は、電流ミラー回路によ
って帰還ループを作る電圧フォロワ構成されるため、そ
の電流ミラー回路には、差動対トランジスタとは異なる
導電型、つまり、pnp型のトランジスタが必要であっ
た。このうち、第２図中のトランジスタ14は、npn型ト
ランジスタ6,3等と同程度の高速度でスイッチングする
必要があるが、その様なpnp型トランジスタは集積回路
上に実現するためには、より複雑な製造プロセスと、コ
ストの増加が必要になるという欠点がある。
って帰還ループを作る電圧フォロワ構成されるため、そ
の電流ミラー回路には、差動対トランジスタとは異なる
導電型、つまり、pnp型のトランジスタが必要であっ
た。このうち、第２図中のトランジスタ14は、npn型ト
ランジスタ6,3等と同程度の高速度でスイッチングする
必要があるが、その様なpnp型トランジスタは集積回路
上に実現するためには、より複雑な製造プロセスと、コ
ストの増加が必要になるという欠点がある。
本発明のクランプ回路は、ベース，コレクタが信号線
に接続された第１のトランジスタと、前記第１のトラン
ジスタと差動対を成し、ベースが基準電圧回路に接続さ
れた第２のトランジスタと、クランプ期間中に一定電圧
を発生させるエミッタフォロワトランジスタと、前記エ
ミッタフォロワトランジスタのエミッタと信号線とを接
続する負荷抵抗と、前記第1,第２のトランジスタの共通
エミッタに接続された電流供給源とよって電圧フォロワ
回路を構成している。
に接続された第１のトランジスタと、前記第１のトラン
ジスタと差動対を成し、ベースが基準電圧回路に接続さ
れた第２のトランジスタと、クランプ期間中に一定電圧
を発生させるエミッタフォロワトランジスタと、前記エ
ミッタフォロワトランジスタのエミッタと信号線とを接
続する負荷抵抗と、前記第1,第２のトランジスタの共通
エミッタに接続された電流供給源とよって電圧フォロワ
回路を構成している。
第１図は本発明の一実施例である。従来例と同一機能
を有する部分は同一符号をふり、説明を省略する。
を有する部分は同一符号をふり、説明を省略する。
他端を電源に接続した抵抗10にトランジスタ２のコレ
クタと共に、ベースが接続され、コレクタが電源に接続
されたエミッタフォロワトランジスタ11のエミッタと信
号線とが、負荷抵抗12を介して接続され、トランジスタ
７のコレクタは電源に接続され、トランジスタ6,7,11,
負荷抵抗12で電圧フォロワ回路を構成している。
クタと共に、ベースが接続され、コレクタが電源に接続
されたエミッタフォロワトランジスタ11のエミッタと信
号線とが、負荷抵抗12を介して接続され、トランジスタ
７のコレクタは電源に接続され、トランジスタ6,7,11,
負荷抵抗12で電圧フォロワ回路を構成している。
但し、R12 :負荷抵抗12 VCC :電源電圧 Vref:基準電圧（端子８） VBE :トランジスタ11のベース・エミッタ間電
圧 IO :定電流源５による電流 と設定すると、クランプ期間においては、トランジスタ
6,7のコレクタ電流はほぼ等しくなり、仮に若干のアン
バランスを生じた場合、例えば、トランジスタ６のコレ
クタ電流のアンバランス分をΔI,出力電圧VO,出力電圧
の誤差分をΔＶとすると、 但し、K:ボルツマン定数 T:絶対温度 q:電子の電荷量 が成り立ち、VO＝3.5Vのときに が10％であっても、ΔV/VOは0.2％足らずとなり、信号
線はほぼ端子８の基準電圧に設定される。また、端子８
の入力電圧が上記Vrefと異なる場合、抵抗12の端子電圧
が圧迫、拡大される割合に応じて、トランジスタ６のコ
レクタ電流は変化し、トランジスタ6,7のコレクタ電流
のアンバランスに応じたベース・エミッタ間電圧の差
が、入出力間のオフセットとして生ずる。しかし、これ
もクランプ動作のみに目的を限った場合、上記入力電圧
は、一定バイアスであるため、実用上問題は無い。
圧 IO :定電流源５による電流 と設定すると、クランプ期間においては、トランジスタ
6,7のコレクタ電流はほぼ等しくなり、仮に若干のアン
バランスを生じた場合、例えば、トランジスタ６のコレ
クタ電流のアンバランス分をΔI,出力電圧VO,出力電圧
の誤差分をΔＶとすると、 但し、K:ボルツマン定数 T:絶対温度 q:電子の電荷量 が成り立ち、VO＝3.5Vのときに が10％であっても、ΔV/VOは0.2％足らずとなり、信号
線はほぼ端子８の基準電圧に設定される。また、端子８
の入力電圧が上記Vrefと異なる場合、抵抗12の端子電圧
が圧迫、拡大される割合に応じて、トランジスタ６のコ
レクタ電流は変化し、トランジスタ6,7のコレクタ電流
のアンバランスに応じたベース・エミッタ間電圧の差
が、入出力間のオフセットとして生ずる。しかし、これ
もクランプ動作のみに目的を限った場合、上記入力電圧
は、一定バイアスであるため、実用上問題は無い。
電源電圧を5V,端子８基準電圧を3.85V,定電流源５の
電流を600μA,負荷抵抗12を1KΩそしてクランプ容量を2
0pFと設定すると、10nSのクランプ期間中のクランプ容
量の充放電電圧は、計算値として最大200mV程度、実測
においてもほぼ同程度の結果を得ており、高速クランプ
回路として機能している。
電流を600μA,負荷抵抗12を1KΩそしてクランプ容量を2
0pFと設定すると、10nSのクランプ期間中のクランプ容
量の充放電電圧は、計算値として最大200mV程度、実測
においてもほぼ同程度の結果を得ており、高速クランプ
回路として機能している。
クランプ期間以外においては、動作電流をカットした
ことで、トランジスタ６が、また、抵抗10での電圧降下
によってエミッタ・ベース間が逆バイアスされてトラン
ジスタ11がそれぞれオフし、信号線から見た電圧フォロ
ワ回路は、ハイ、インピーダンスとなる。
ことで、トランジスタ６が、また、抵抗10での電圧降下
によってエミッタ・ベース間が逆バイアスされてトラン
ジスタ11がそれぞれオフし、信号線から見た電圧フォロ
ワ回路は、ハイ、インピーダンスとなる。
以上説明した様に、本発明は、電圧フォロワ回路を構
成する差動対のコレクタに、npn型トランジスタを用い
たエミッタフォロワ回路と、負荷抵抗とを接続すること
により、高速pnp型トランジスタを全く必要とせず、よ
り簡単で低コストのプロセスで、高速クランプ回路を実
現できるという効果がある。
成する差動対のコレクタに、npn型トランジスタを用い
たエミッタフォロワ回路と、負荷抵抗とを接続すること
により、高速pnp型トランジスタを全く必要とせず、よ
り簡単で低コストのプロセスで、高速クランプ回路を実
現できるという効果がある。
第１図は本発明の一実施例図、第２図は従来例図であ
る。 1,4……クランプパルス入力端子、５……定電流回路、
８……基準電圧入力端子、９……信号線、2,3,6,7,11,1
4,16……トランジスタ、10,12,13,15……抵抗。
る。 1,4……クランプパルス入力端子、５……定電流回路、
８……基準電圧入力端子、９……信号線、2,3,6,7,11,1
4,16……トランジスタ、10,12,13,15……抵抗。
Claims (1)
- 【請求項１】信号波形の一部を所望の電圧値に設定した
いタイミングまたは期間（以降、クランプ期間と称す）
においてのみ電圧フォロワ回路を動作させ、信号線を所
望の電圧に設定し、クランプ期間以外においては、信号
に処理を加えることなく通加させるクランプ回路におい
て，ベース，コレクタが信号線に接続された第１のトラ
ンジスタと、前記第１のトランジスタと差動対を成し、
ベースが基準電圧回路に接続された第２のトランジスタ
と、クランプ期間中に一定電圧を発生させるエミッタフ
ォロワトランジスタと、前記エミッタフォロワトランジ
スタのエミッタと信号線とを接続する負荷抵抗と、前記
第1,第２のトランジスタの共通エミッタに接続された電
流供給源とによって電圧フォロワ回路を構成したことを
特徴とするクランプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1326892A JP2982192B2 (ja) | 1989-12-15 | 1989-12-15 | クランプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1326892A JP2982192B2 (ja) | 1989-12-15 | 1989-12-15 | クランプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03187507A JPH03187507A (ja) | 1991-08-15 |
| JP2982192B2 true JP2982192B2 (ja) | 1999-11-22 |
Family
ID=18192912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1326892A Expired - Fee Related JP2982192B2 (ja) | 1989-12-15 | 1989-12-15 | クランプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2982192B2 (ja) |
-
1989
- 1989-12-15 JP JP1326892A patent/JP2982192B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03187507A (ja) | 1991-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2861346B2 (ja) | 電流ミラー回路 | |
| JPS62100008A (ja) | 電流電圧変換回路 | |
| JPH0259912A (ja) | 差動電圧源 | |
| JPH07104372B2 (ja) | 電圧比較回路 | |
| JPS5944123A (ja) | 比較回路 | |
| JP2982192B2 (ja) | クランプ回路 | |
| JP2542623B2 (ja) | カレントミラ−回路 | |
| JPH073646B2 (ja) | 定電流回路 | |
| JPH09105763A (ja) | コンパレータ回路 | |
| KR930007795B1 (ko) | 저전압동작형 증폭회로 | |
| JP2563380B2 (ja) | 比較回路 | |
| JP2933443B2 (ja) | 正負波形分離回路 | |
| JPS643371B2 (ja) | ||
| JP2572758B2 (ja) | 直流再生回路 | |
| JP2000293244A (ja) | 直流安定化電源装置 | |
| JPH0413695Y2 (ja) | ||
| JPH0449701Y2 (ja) | ||
| JPH03220913A (ja) | 電子コンパレータデバイス | |
| JP2653437B2 (ja) | 電圧／電流変換回路 | |
| JP3671519B2 (ja) | 電流供給回路 | |
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JPH0588566B2 (ja) | ||
| JP2585285B2 (ja) | サンプル・ホ−ルド回路 | |
| JP2550416B2 (ja) | クランプ回路 | |
| JP3826463B2 (ja) | サンプルホールド回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |