JPS5944123A - 比較回路 - Google Patents
比較回路Info
- Publication number
- JPS5944123A JPS5944123A JP57155466A JP15546682A JPS5944123A JP S5944123 A JPS5944123 A JP S5944123A JP 57155466 A JP57155466 A JP 57155466A JP 15546682 A JP15546682 A JP 15546682A JP S5944123 A JPS5944123 A JP S5944123A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal
- comparator
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0233—Bistable circuits
- H03K3/02337—Bistables with hysteresis, e.g. Schmitt trigger
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は比較回路、特に入力電圧に対する出力電圧がヒ
ステリシス特性を持つ比較回路に関する。
ステリシス特性を持つ比較回路に関する。
従来のこの種の比較回路の一例を第１図に示す。
第１図において、比較器３の非反転入力端子２は抵抗８
を通して出力端子５に接続されるとともに、抵抗７およ
び基準電源９を通して接地されており、入力信号は反転
入力端子ｌに印加される。端子４および６はそれぞれ電
源および接地端子である。
を通して出力端子５に接続されるとともに、抵抗７およ
び基準電源９を通して接地されており、入力信号は反転
入力端子ｌに印加される。端子４および６はそれぞれ電
源および接地端子である。
この回路にて、入力信号が徐々に上昇されて出力端子５
の出力′電圧がほぼ電源電圧けから急激にほぼ接地電圧
に遷移する入力電圧Ｖｔ）ｌと、この状態から入力信号
が徐々に下降されて出力電圧がほぼ接地電圧から電源に
ほぼ屯源区圧けに遷移する入力電圧ＶｔＬとの差電圧、
即ちヒステリシス特性Ｖｔは抵抗７および８の抵抗値を
それぞれ几ｌおよびＲ２とすると、近似的に次式で得ら
れる。
の出力′電圧がほぼ電源電圧けから急激にほぼ接地電圧
に遷移する入力電圧Ｖｔ）ｌと、この状態から入力信号
が徐々に下降されて出力電圧がほぼ接地電圧から電源に
ほぼ屯源区圧けに遷移する入力電圧ＶｔＬとの差電圧、
即ちヒステリシス特性Ｖｔは抵抗７および８の抵抗値を
それぞれ几ｌおよびＲ２とすると、近似的に次式で得ら
れる。
但り、ｏ＜ＶＲ，、、Ｆ＜ｖ”
このように、従来のヒステリシス特性を持つ比較回路の
ヒステリシス電圧は、出力端子５より非反転入力端子２
に正帰還して得られるものである。
ヒステリシス電圧は、出力端子５より非反転入力端子２
に正帰還して得られるものである。
よって、入力信号に重畳する雑音等により発生する出力
電圧の遷移繰り返し現象を除くに必要なヒステリシス電
圧値を、抵抗７および８の抵抗値を適切に選択すること
により設定できる。ところが、＋ このヒステリシス電圧値は電源電圧Ｖ ＫＪＥ％比例
し、電源電圧の変動に伴って変化してしまう欠点がある
。さらに、高゛亀源電圧で期用される比較回路において
、ヒステリシス電圧を小さく設定する場合には、抵抗７
および８の抵抗比が大きくなり、このため集積回路で実
現する場合にそのバラツキ幅が大きく、また抵抗８は高
抵抗となりその占有面積が大きくなり実用に耐えない場
合がある。
電圧の遷移繰り返し現象を除くに必要なヒステリシス電
圧値を、抵抗７および８の抵抗値を適切に選択すること
により設定できる。ところが、＋ このヒステリシス電圧値は電源電圧Ｖ ＫＪＥ％比例
し、電源電圧の変動に伴って変化してしまう欠点がある
。さらに、高゛亀源電圧で期用される比較回路において
、ヒステリシス電圧を小さく設定する場合には、抵抗７
および８の抵抗比が大きくなり、このため集積回路で実
現する場合にそのバラツキ幅が大きく、また抵抗８は高
抵抗となりその占有面積が大きくなり実用に耐えない場
合がある。
本発明の目的は、電源電圧によるヒステリシス電圧の変
動をなくシ、集積回路で実現するに好適な帰還抵抗を設
定し得る比較回路を提供することにある。
動をなくシ、集積回路で実現するに好適な帰還抵抗を設
定し得る比較回路を提供することにある。
本発明によれば、反転、非反転入力端子を有する比較器
と、この比較器の出力信号の一部を正帰還せしめる帰還
回路と、入力信号が脇１の設定電圧以上で、更にこの第
１の設定電圧より小さい第２の設定電圧以下で前記比較
器の出力信号レベルを保持する出力電圧保持回路とを備
えた比較回路を得る。
と、この比較器の出力信号の一部を正帰還せしめる帰還
回路と、入力信号が脇１の設定電圧以上で、更にこの第
１の設定電圧より小さい第２の設定電圧以下で前記比較
器の出力信号レベルを保持する出力電圧保持回路とを備
えた比較回路を得る。
以下、本発明の実施例につき図面を参照して詳細に説明
する。
する。
第２図は本発明の一実施例を示す比！咬回路の回路図で
ある。第２図において、１３は反転入力端子１１および
非反転入力端子１２ケ入力端子とする比較器であり、電
源の一端は電源端子１４に、他端は接地端子１６に接続
されている。抵抗１７および１８は帰還抵抗、１９は基
準電圧源である。
ある。第２図において、１３は反転入力端子１１および
非反転入力端子１２ケ入力端子とする比較器であり、電
源の一端は電源端子１４に、他端は接地端子１６に接続
されている。抵抗１７および１８は帰還抵抗、１９は基
準電圧源である。
比較器１３の出力端子１５は互いに導電型の異なるトラ
ンジスタ２１およびトランジスタ２２の共通エミッタに
接続されており、トランジスタ２１および２２のベース
は共に基準電圧源１９に妾続されている。トランジスタ
２１のコレクタは電源端子１４に接続されており、トラ
ンジスタ２２のコレクタは接地端子１６に接続されてい
る。比較器の出力端子１５に入力端子の一端が、他の入
力端子が抵抗１７と基準電圧源１９の接続点に接続され
た比較器２９の出力端が比較回路の出力端子２６に接続
されている。
ンジスタ２１およびトランジスタ２２の共通エミッタに
接続されており、トランジスタ２１および２２のベース
は共に基準電圧源１９に妾続されている。トランジスタ
２１のコレクタは電源端子１４に接続されており、トラ
ンジスタ２２のコレクタは接地端子１６に接続されてい
る。比較器の出力端子１５に入力端子の一端が、他の入
力端子が抵抗１７と基準電圧源１９の接続点に接続され
た比較器２９の出力端が比較回路の出力端子２６に接続
されている。
かかる構成において、いま反転入力端子１１に印加され
る入力端子が基準電圧源１９の基準電圧ＶＲＥＦより充
分小さい場合には、比較器出力端子１５はハイレベルに
あり、その電圧はトランジスタ２２が導通しているので
、基準電圧ＶＲＥＦよりトランジスタ２２のベース・エ
ミッタ間順方向電圧ＶＢＥだけ高い電圧に保持されてい
る。非反転入力端子１２には電圧ＶＢＥの抵抗１７およ
び１８による分圧電圧Ｖ１だけ基準電圧ＶＲＫＦよりさ
らに商い電圧が加えられている。比較回路出力端子２６
の出力電圧は比較器２９で反転されるから、はぼ接地醒
位付近にある。入力電圧が徐々に上昇して非反転入力端
子１２の印加電圧（ＶＲＥＦ＋ Ｖ １ ）より高く
なると、出力端子１５はロウレベルとなってトランジス
タ２１が導通し、出力Ｉ端子２６の出力゛電圧は電源醒
王Ｖ＋付近に上昇する。出力端子１５の出カド圧は、基
準電圧ｖＲＥμリトランジスタ２１のベース・エミッタ
間電圧Ｖおだけ低い電圧に保持され、非反転入力端子１
２には、その電圧■ＢＦｉの抵抗１７および１８による
分圧電圧■ｌだけ基準電圧ＶＲＥＦより低い電圧が加え
られる。入力電圧が更に上昇してもこの状態は変らない
。
る入力端子が基準電圧源１９の基準電圧ＶＲＥＦより充
分小さい場合には、比較器出力端子１５はハイレベルに
あり、その電圧はトランジスタ２２が導通しているので
、基準電圧ＶＲＥＦよりトランジスタ２２のベース・エ
ミッタ間順方向電圧ＶＢＥだけ高い電圧に保持されてい
る。非反転入力端子１２には電圧ＶＢＥの抵抗１７およ
び１８による分圧電圧Ｖ１だけ基準電圧ＶＲＫＦよりさ
らに商い電圧が加えられている。比較回路出力端子２６
の出力電圧は比較器２９で反転されるから、はぼ接地醒
位付近にある。入力電圧が徐々に上昇して非反転入力端
子１２の印加電圧（ＶＲＥＦ＋ Ｖ １ ）より高く
なると、出力端子１５はロウレベルとなってトランジス
タ２１が導通し、出力Ｉ端子２６の出力゛電圧は電源醒
王Ｖ＋付近に上昇する。出力端子１５の出カド圧は、基
準電圧ｖＲＥμリトランジスタ２１のベース・エミッタ
間電圧Ｖおだけ低い電圧に保持され、非反転入力端子１
２には、その電圧■ＢＦｉの抵抗１７および１８による
分圧電圧■ｌだけ基準電圧ＶＲＥＦより低い電圧が加え
られる。入力電圧が更に上昇してもこの状態は変らない
。
この状態から入力電圧を下降させて基準電圧ｖＲＦｉＦ
よりも低い非反転入力端子１２の電圧（ＶｎｎｖＶｌ
）に達すると、出力端子１５はノ・イレベルとなり、出
力端子２６の出力電圧はほぼ接地電圧に遷位する。
よりも低い非反転入力端子１２の電圧（ＶｎｎｖＶｌ
）に達すると、出力端子１５はノ・イレベルとなり、出
力端子２６の出力電圧はほぼ接地電圧に遷位する。
このように比較回路のの力端子２６の出力′電圧は入力
電圧に対してヒステリシス特性を有し、ヒステリシス電
圧■ｔ は抵抗１７および１８の抵抗値をそれぞれ几□
ｌおよび几１２とすると、近似的に次式で得られる。
電圧に対してヒステリシス特性を有し、ヒステリシス電
圧■ｔ は抵抗１７および１８の抵抗値をそれぞれ几□
ｌおよび几１２とすると、近似的に次式で得られる。
すなわち、従来のヒステリシス電圧は電源電圧＋
■ に依存するのに対して、本発明のヒステリシス電圧
は電源電圧Ｖ＋に依存せず、はぼ定電圧なトランジスタ
のベース・エミッタ間順方向電圧ｖＢＥで膜受される。
は電源電圧Ｖ＋に依存せず、はぼ定電圧なトランジスタ
のベース・エミッタ間順方向電圧ｖＢＥで膜受される。
更に通常、電圧ｖＢＦ、の直は電源成圧Ｖ＋に対して充
分小さくヒステリシス電圧を小さく設定する場合でも、
抵抗１７およ２抵抗１８の抵抗比は従来例より充分小さ
くなりこの事は集積回路で実現するのに好適である。
分小さくヒステリシス電圧を小さく設定する場合でも、
抵抗１７およ２抵抗１８の抵抗比は従来例より充分小さ
くなりこの事は集積回路で実現するのに好適である。
第３図は本発明の他の実施例で、第２図の実用例と同一
のものは同一符号を用いてそれらの説明は省略する。第
３図では、トランジスタ２１のエミッタがツェナーダイ
オード２７を通して比較器の出力端子１５に接続されて
おり、コレクタは抵抗２０を通して電源端子１４に接続
されると共にトランジスタ２４のベースに接続されてい
る。同様に、トランジスタ２２のエミッタはツェナーダ
イオード２８を通して出力端子１５に接続されており、
コレクタは抵抗２３を通して接地端子１６に４妾続され
ると共にトランジスタの２５のベースに接続されている
。トランジスタ２４のエミッタは電源端子１４へ、トラ
ンジスタ２５のエミッタは接地端子１６へ接続されてお
ハ トランジスタ２４．２５のコレクタはそれぞれ共通
接１読されて出力端子２６に接続されている。
のものは同一符号を用いてそれらの説明は省略する。第
３図では、トランジスタ２１のエミッタがツェナーダイ
オード２７を通して比較器の出力端子１５に接続されて
おり、コレクタは抵抗２０を通して電源端子１４に接続
されると共にトランジスタ２４のベースに接続されてい
る。同様に、トランジスタ２２のエミッタはツェナーダ
イオード２８を通して出力端子１５に接続されており、
コレクタは抵抗２３を通して接地端子１６に４妾続され
ると共にトランジスタの２５のベースに接続されている
。トランジスタ２４のエミッタは電源端子１４へ、トラ
ンジスタ２５のエミッタは接地端子１６へ接続されてお
ハ トランジスタ２４．２５のコレクタはそれぞれ共通
接１読されて出力端子２６に接続されている。
上記構成の比較回路において、ヒステリシｚ噂圧は成田
ＶＴ３Ｅとツェナーダイオードの降伏電圧ｖ２と帰還抵
抗１７１１８の抵抗比で設定され、第２図の実施例と同
等の効果を得ることができる。
ＶＴ３Ｅとツェナーダイオードの降伏電圧ｖ２と帰還抵
抗１７１１８の抵抗比で設定され、第２図の実施例と同
等の効果を得ることができる。
本実施例はＶＢＥとｖｚ のその１願係数は異符号の同
程度の値を示すことから温度依存の少ないヒステリシス
醒圧を得ることができる。爽に、反転増幅器として抵抗
２０ν２３およびトランジスタ２４．２５より構成する
ことにより、回路の簡略化を計ることができる。
程度の値を示すことから温度依存の少ないヒステリシス
醒圧を得ることができる。爽に、反転増幅器として抵抗
２０ν２３およびトランジスタ２４．２５より構成する
ことにより、回路の簡略化を計ることができる。
＄４図は、本発明のさらに他の実施例で、第２図の実施
例と異なる点は次にある。比較器１３が抵抗３１および
３２Ｉトランジスタ３３．３４および３６ならびに定電
流源３５および３６で構成されている。比較器２９に却
当する反転増１嘔器を非反転増幅器とし、その非反転増
幅器がトランジスタ３７および４６．ならびに抵抗３８
および３９とで構成される。トランジスタ４０と抵抗３
９との接続点が出力端子２６に接続され、入力端のトラ
ンジスタ３７のベースがトランジスタ３４と抵抗３２の
接続点に接続されている。上記構成の比較回路において
、非反転増幅器の入力端子に比較器１３の段間より得ら
れる出力信号を加えるもので、第２図の実施例と同等の
効果が得られる。
例と異なる点は次にある。比較器１３が抵抗３１および
３２Ｉトランジスタ３３．３４および３６ならびに定電
流源３５および３６で構成されている。比較器２９に却
当する反転増１嘔器を非反転増幅器とし、その非反転増
幅器がトランジスタ３７および４６．ならびに抵抗３８
および３９とで構成される。トランジスタ４０と抵抗３
９との接続点が出力端子２６に接続され、入力端のトラ
ンジスタ３７のベースがトランジスタ３４と抵抗３２の
接続点に接続されている。上記構成の比較回路において
、非反転増幅器の入力端子に比較器１３の段間より得ら
れる出力信号を加えるもので、第２図の実施例と同等の
効果が得られる。
以上説明したように、本発明の比較回路によれば、半導
体集積回路に適した回路構成の比較回路が得られ、ヒス
テリシス醒圧と′電源電圧を独立に設定できる。
体集積回路に適した回路構成の比較回路が得られ、ヒス
テリシス醒圧と′電源電圧を独立に設定できる。
同、本発明は上述した例にのみ限定されず、幾多の変更
を加え得るものとする。例えばトランジスタ２１および
２２のベースにバイアスする基準電圧源を各々別電源と
してヒステリシス屯圧を設定することができる。
を加え得るものとする。例えばトランジスタ２１および
２２のベースにバイアスする基準電圧源を各々別電源と
してヒステリシス屯圧を設定することができる。
【図面の簡単な説明】
第１図は従来の比較回路の回路図 ｒ、’ｇ ２図は本
発明の比較回路の一実施例を示す回路図、第３図及び第
４図は本発明の比較回路の他の実施例を示す回路図であ
る。 １．２，１１，１２・・・・・・入力端子、３．１３゜
２９・・・・・・比較器、４．１４・・・・・・電源端
子、５Ｔ１５Ｉ２６・・」・・・出力端子、６・１６・
・・・・・接地端子、７・８ｐ１７ｐ１８ ２２０ｔ２
３ Ｉ ３１＋３２＋３８＋３９・・・・・・抵抗、
９．１９・・・・・・基準電圧源、２１゜２２＋２４ν
２５＋３３＋ ３４シ３６＋３７１４０・・・・・・ト
ランジスタ、２７．２８・・・・・・ツェナーダイオー
ド、３５．３６・・・・・・定電流源。 第１図 第２図 １４ 第３図
発明の比較回路の一実施例を示す回路図、第３図及び第
４図は本発明の比較回路の他の実施例を示す回路図であ
る。 １．２，１１，１２・・・・・・入力端子、３．１３゜
２９・・・・・・比較器、４．１４・・・・・・電源端
子、５Ｔ１５Ｉ２６・・」・・・出力端子、６・１６・
・・・・・接地端子、７・８ｐ１７ｐ１８ ２２０ｔ２
３ Ｉ ３１＋３２＋３８＋３９・・・・・・抵抗、
９．１９・・・・・・基準電圧源、２１゜２２＋２４ν
２５＋３３＋ ３４シ３６＋３７１４０・・・・・・ト
ランジスタ、２７．２８・・・・・・ツェナーダイオー
ド、３５．３６・・・・・・定電流源。 第１図 第２図 １４ 第３図
Claims (1)
- 入力信号電圧が供給される第１の入力端子および該第１
の入力端子と異極性の第２の入力端子を有する比較器と
、該比較器の出力信号電圧の一部を前記第２の入力端子
に帰還せしめる帰還回路と、前記入力信号電圧が第１の
設定電圧以上で更に該第１の設定電圧よジ小さい第２の
設定電圧以下で前記比較器の出力信号レベルを保持する
出力電圧保持回路とを１４ａえてなることを特徴とする
比較回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57155466A JPS5944123A (ja) | 1982-09-07 | 1982-09-07 | 比較回路 |
| US06/529,880 US4556805A (en) | 1982-09-07 | 1983-09-06 | Comparator circuit having hysteresis voltage substantially independent of variation in power supply voltage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57155466A JPS5944123A (ja) | 1982-09-07 | 1982-09-07 | 比較回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5944123A true JPS5944123A (ja) | 1984-03-12 |
| JPH0446009B2 JPH0446009B2 (ja) | 1992-07-28 |
Family
ID=15606663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57155466A Granted JPS5944123A (ja) | 1982-09-07 | 1982-09-07 | 比較回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4556805A (ja) |
| JP (1) | JPS5944123A (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4644198A (en) * | 1984-10-31 | 1987-02-17 | Rca Corporation | Signal clamp |
| JPH07104372B2 (ja) * | 1986-09-18 | 1995-11-13 | キヤノン株式会社 | 電圧比較回路 |
| JPH01173913A (ja) * | 1987-12-26 | 1989-07-10 | Toshiba Corp | ヒステリシス付き電圧比較回路 |
| DE3810058A1 (de) * | 1988-03-25 | 1989-10-05 | Philips Patentverwaltung | Schmitt-trigger-schaltung |
| US4940907A (en) * | 1989-01-19 | 1990-07-10 | Ford Motor Company | Precision CMOS comparator with hysteresis |
| DE4006504A1 (de) * | 1990-03-02 | 1991-09-05 | Telefunken Electronic Gmbh | Schaltungsanordnung fuer opto-schmitt-trigger |
| GB2263549B (en) * | 1991-12-31 | 1996-04-03 | Square D Co | Improvements in and relating to proximity switches |
| US6005438A (en) * | 1997-12-10 | 1999-12-21 | National Semiconductor Corporation | Output high voltage clamped circuit for low voltage differential swing applications in the case of overload |
| DE19919140B4 (de) | 1998-04-29 | 2011-03-31 | National Semiconductor Corp.(N.D.Ges.D.Staates Delaware), Santa Clara | Niederspannungs-Differenzsignaltreiber mit Vorverstärkerschaltung |
| US7342420B2 (en) * | 2004-09-24 | 2008-03-11 | Integrated Device Technology, Inc. | Low power output driver |
| CN101164220B (zh) * | 2005-04-21 | 2012-05-23 | 半导体元件工业有限责任公司 | 电源控制方法及其结构 |
| GB2593607B (en) * | 2019-09-06 | 2022-04-27 | Cirrus Logic Int Semiconductor Ltd | Force sensing circuitry |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5426348U (ja) * | 1977-07-25 | 1979-02-21 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3309618A (en) * | 1964-07-27 | 1967-03-14 | Paul E Harris | Positive-feedback boxcar circuit |
| JPS5426348B2 (ja) * | 1973-12-29 | 1979-09-03 | ||
| US3916328A (en) * | 1974-08-19 | 1975-10-28 | Electro Corp America | Zero crossover detector with variable hysteresis |
-
1982
- 1982-09-07 JP JP57155466A patent/JPS5944123A/ja active Granted
-
1983
- 1983-09-06 US US06/529,880 patent/US4556805A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5426348U (ja) * | 1977-07-25 | 1979-02-21 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0446009B2 (ja) | 1992-07-28 |
| US4556805A (en) | 1985-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| JPS5944123A (ja) | 比較回路 | |
| JPS60251414A (ja) | 改良形バンドギヤツプ電圧基準回路 | |
| JPH02186706A (ja) | バイアス電圧発生回路及びその方法 | |
| US3192405A (en) | Diode bias circuit | |
| JPH07104372B2 (ja) | 電圧比較回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH03788B2 (ja) | ||
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JPH09105763A (ja) | コンパレータ回路 | |
| JPH0554072B2 (ja) | ||
| JP2729001B2 (ja) | 基準電圧発生回路 | |
| JP2710473B2 (ja) | 定電流回路 | |
| JPS6035303Y2 (ja) | 波形整形回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH0421365B2 (ja) | ||
| KR900005303B1 (ko) | 전원전압 추종형 바이아스회로 | |
| JP2663449B2 (ja) | 定電流回路 | |
| JP3107590B2 (ja) | 電流極性変換回路 | |
| JPH0352031Y2 (ja) | ||
| JPS6029229Y2 (ja) | 差動増幅器 | |
| JP3183410B2 (ja) | 定電流回路 | |
| JPH065812B2 (ja) | 振幅制限回路 | |
| JPH0425567B2 (ja) |