JPH0770935B2 - 差動電流増幅回路 - Google Patents
差動電流増幅回路Info
- Publication number
- JPH0770935B2 JPH0770935B2 JP1260293A JP26029389A JPH0770935B2 JP H0770935 B2 JPH0770935 B2 JP H0770935B2 JP 1260293 A JP1260293 A JP 1260293A JP 26029389 A JP26029389 A JP 26029389A JP H0770935 B2 JPH0770935 B2 JP H0770935B2
- Authority
- JP
- Japan
- Prior art keywords
- bipolar transistor
- transistor
- current
- collector
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45174—Mirror types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45008—Indexing scheme relating to differential amplifiers the addition of two signals being made by a resistor addition circuit for producing the common mode signal
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、半導体集積回路内に形成される差動電流増幅
回路に関する。
回路に関する。
（従来の技術） 従来、差動的な入力信号電流を増幅するための差動電流
増幅回路は、第５図に示すように構成されている。即
ち、IN1は直流成分Ｉに信号成分（＋ｉ）が重畳された
入力信号電流（Ｉ＋ｉ）が入力する第１の信号入力端、
Q1は第１の信号入力端IN1にコレクタ・ベースが接続さ
れ、エミッタが接地電位GNDに接続されたNPNトランジス
タ、Q2はトランジスタQ1のｎ倍のエミッタ面積を有し、
このトランジスタQ1にカレントミラー接続され、コレク
タが第１の出力端OUT1に接続されたNPNトランジスタで
あり、トランジスタQ1およびQ2は第１のカレントミラー
回路を形成している。一方、IN2は前記信号成分（＋
ｉ）に対して差動的な信号成分（−ｉ）が直流成分Ｉに
重畳された入力信号電流（Ｉ−ｉ）が入力する第２の信
号入力端、Q3は第２の信号入力端IN2にコレクタ・ベー
スが接続され、エミッタがGNDに接続されたNPNトランジ
スタ、Q4はトランジスタQ3のｎ倍のエミッタ面積を有
し、このトランジスタQ3にカレントミラー接続され、コ
レクタが第２の出力端OUT2に接続されたNPNトランジス
タであり、トランジスタQ3およびQ4は第２のカレントミ
ラー回路を形成している。
増幅回路は、第５図に示すように構成されている。即
ち、IN1は直流成分Ｉに信号成分（＋ｉ）が重畳された
入力信号電流（Ｉ＋ｉ）が入力する第１の信号入力端、
Q1は第１の信号入力端IN1にコレクタ・ベースが接続さ
れ、エミッタが接地電位GNDに接続されたNPNトランジス
タ、Q2はトランジスタQ1のｎ倍のエミッタ面積を有し、
このトランジスタQ1にカレントミラー接続され、コレク
タが第１の出力端OUT1に接続されたNPNトランジスタで
あり、トランジスタQ1およびQ2は第１のカレントミラー
回路を形成している。一方、IN2は前記信号成分（＋
ｉ）に対して差動的な信号成分（−ｉ）が直流成分Ｉに
重畳された入力信号電流（Ｉ−ｉ）が入力する第２の信
号入力端、Q3は第２の信号入力端IN2にコレクタ・ベー
スが接続され、エミッタがGNDに接続されたNPNトランジ
スタ、Q4はトランジスタQ3のｎ倍のエミッタ面積を有
し、このトランジスタQ3にカレントミラー接続され、コ
レクタが第２の出力端OUT2に接続されたNPNトランジス
タであり、トランジスタQ3およびQ4は第２のカレントミ
ラー回路を形成している。
第５図の差動電流増幅回路において、トランジスタQ2の
コレクタ電流（第１の出力端OUT1の出力電流）はｎ（Ｉ
＋ｉ）となり、トランジスタQ4のコレクタ電流（第２の
出力端OUT2の出力電流）はｎ（Ｉ−ｉ）となる。
コレクタ電流（第１の出力端OUT1の出力電流）はｎ（Ｉ
＋ｉ）となり、トランジスタQ4のコレクタ電流（第２の
出力端OUT2の出力電流）はｎ（Ｉ−ｉ）となる。
従って、電流利得Giは、 Gi＝ｎ ……（１） となり、カレントミラー倍（ｎ）しかとれない。
一方、第６図に示す差動電流増幅回路の応用例は、第５
図の差動電流増幅回路と比べて、直流成分Ｉに信号成分
（＋ｉあるいは−ｉ）が重畳された差動的な入力信号電
流を供給する入力信号電流源と、トランジスタQ5および
Q6が付加されている点が異なり、その他は同じであるの
で第５図中と同一符号を付している。即ち、上記入力信
号電流源は、各エミッタが共通接続された差動対をなす
PNPトランジスタQ01およびQ02と、このトランジスタQ01
およびQ02のエミッタ共通接続点とVcc電源電位との間に
接続されて定電流2Iを流す定電流源60とからなる。トラ
ンジスタQ01およびQ02の各コレクタが対応して、トラン
ジスタQ1およびQ3の各コレクタに接続されており、トラ
ンジスタQ01およびQ02の各ベースに対応して差動的な信
号成分を含む入力電圧INA、INBが印加されることによ
り、トランジスタQ1およびQ3に対応して信号電流（Ｉ＋
ｉ）および（Ｉ−ｉ）が流れる。また、PNPトランジス
タQ3およびQ6はカレントミラー接続されてなり、各エミ
ッタがVcc電位に接続され、各ベース相互が接続され、
各コレクタが対応してトランジスタQ2およびQ4の各コレ
クタに接続されており、トランジスタQ6のベース・コレ
クタ相互が接続されている。そして、トランジスタQ5の
コレクタが出力端子OUTに接続され、この出力端子OUTと
GNDとの間に負荷抵抗RLが接続されている。
図の差動電流増幅回路と比べて、直流成分Ｉに信号成分
（＋ｉあるいは−ｉ）が重畳された差動的な入力信号電
流を供給する入力信号電流源と、トランジスタQ5および
Q6が付加されている点が異なり、その他は同じであるの
で第５図中と同一符号を付している。即ち、上記入力信
号電流源は、各エミッタが共通接続された差動対をなす
PNPトランジスタQ01およびQ02と、このトランジスタQ01
およびQ02のエミッタ共通接続点とVcc電源電位との間に
接続されて定電流2Iを流す定電流源60とからなる。トラ
ンジスタQ01およびQ02の各コレクタが対応して、トラン
ジスタQ1およびQ3の各コレクタに接続されており、トラ
ンジスタQ01およびQ02の各ベースに対応して差動的な信
号成分を含む入力電圧INA、INBが印加されることによ
り、トランジスタQ1およびQ3に対応して信号電流（Ｉ＋
ｉ）および（Ｉ−ｉ）が流れる。また、PNPトランジス
タQ3およびQ6はカレントミラー接続されてなり、各エミ
ッタがVcc電位に接続され、各ベース相互が接続され、
各コレクタが対応してトランジスタQ2およびQ4の各コレ
クタに接続されており、トランジスタQ6のベース・コレ
クタ相互が接続されている。そして、トランジスタQ5の
コレクタが出力端子OUTに接続され、この出力端子OUTと
GNDとの間に負荷抵抗RLが接続されている。
第６図の差動電流増幅回路によれば、トランジスタQ2の
出力電流ｎ（Ｉ＋ｉ）とトランジスタQ4の出力電流ｎ
（Ｉ−ｉ）とを第３のカレントミラー回路により減算し
て信号成分を取出すことにより、出力電流ioutは2niと
なる、つまり、電流利得Giは、 Gi＝2n ……（２） となり、第５図の差動電流増幅回路のGiの２倍になる。
出力電流ｎ（Ｉ＋ｉ）とトランジスタQ4の出力電流ｎ
（Ｉ−ｉ）とを第３のカレントミラー回路により減算し
て信号成分を取出すことにより、出力電流ioutは2niと
なる、つまり、電流利得Giは、 Gi＝2n ……（２） となり、第５図の差動電流増幅回路のGiの２倍になる。
しかし、第６図の差動電流増幅回路においては、電流利
得Giを大きくとるには、カレントミラー回路の折り返し
が多段必要となるので、使用素子数が増大し、消費電流
が大きくなる。また、電流利得Giを大きくとるために、
カレントミラーの比ｎを大きくすると、トランジスタの
サイズが大きくなり、集積回路のチップサイドも大きく
なり、集積回路のコストが高くなり、消費電流も大きく
なる。
得Giを大きくとるには、カレントミラー回路の折り返し
が多段必要となるので、使用素子数が増大し、消費電流
が大きくなる。また、電流利得Giを大きくとるために、
カレントミラーの比ｎを大きくすると、トランジスタの
サイズが大きくなり、集積回路のチップサイドも大きく
なり、集積回路のコストが高くなり、消費電流も大きく
なる。
（発明が解決しようとする課題） 上記したように従来の差動電流増幅回路は、電流利得を
大きくとるには、使用素子数が増大し、あるいは、トラ
ンジスタのサイズが大きくなるので、消費電流が大きく
なり、集積回路のチップサイズが大きくなり、集積回路
のコストが高くなるという問題がある。
大きくとるには、使用素子数が増大し、あるいは、トラ
ンジスタのサイズが大きくなるので、消費電流が大きく
なり、集積回路のチップサイズが大きくなり、集積回路
のコストが高くなるという問題がある。
本発明は、上記問題点を解決すべくなされたもので、そ
の目的は、新たに直流電流源を必要としない比較的簡易
な回路構成により電流利得を大きくとることが可能にな
り、使用素子数が少なく、消費電流が少なくて済み、集
積回路のコストダウンを図り得る差動電流増幅回路を提
供することにある。
の目的は、新たに直流電流源を必要としない比較的簡易
な回路構成により電流利得を大きくとることが可能にな
り、使用素子数が少なく、消費電流が少なくて済み、集
積回路のコストダウンを図り得る差動電流増幅回路を提
供することにある。
［発明の構成］ （課題を解決するための手段） 本発明の差動電流増幅回路は、同一極性の第１〜第６の
バイポーラトランジスタおよび第１、第２の抵抗を有
し、前記第１のバイポーラトランジスタおよび第２のバ
イポーラトランジスタは、エミッタ相互が共通接続され
ており、前記第１の抵抗および第２の抵抗は、対応して
上記第１のバイポーラトランジスタおよび第２のバイポ
ーラトランジスタのコレクタ・ベース間に接続されてお
り、前記第３のバイポーラトランジスタは、ベース・コ
レクタ相互が接続され、前記第１のバイポーラトランジ
スタおよび第２のバイポーラトランジスタのエミッタ共
通接続点と所定電位端との間にコレクタ・エミッタ間が
接続されており、前記第４のバイポーラトランジスタ
は、上記第３のバイポーラトランジスタとベース相互お
よびエミッタ相互がそれぞれ共通接続されており、前記
第５のバイポーラトランジスタおよび第６のバイポーラ
トランジスタは、エミッタ相互が共通接続されて前記第
４のバイポーラトランジスタのコレクタに接続され、各
ベースが対応して前記第２のバイポーラトランジスタお
よび第１のバイポーラトランジスタの各コレクタに接続
され、各コレクタが対応して第２の出力端および第１の
出力端に接続されており、前記第１のバイポーラトラン
ジスタおよび第２のバイポーラトランジスタは、ベース
相互が共通接続されると共に各コレクタが対応して第１
の信号入力端および第２の信号入力端に接続され、また
は、コレクタ相互が共通接続されると共に各ベースが対
応して第１の信号入力端および第２の信号入力端に接続
されることを特徴とする。
バイポーラトランジスタおよび第１、第２の抵抗を有
し、前記第１のバイポーラトランジスタおよび第２のバ
イポーラトランジスタは、エミッタ相互が共通接続され
ており、前記第１の抵抗および第２の抵抗は、対応して
上記第１のバイポーラトランジスタおよび第２のバイポ
ーラトランジスタのコレクタ・ベース間に接続されてお
り、前記第３のバイポーラトランジスタは、ベース・コ
レクタ相互が接続され、前記第１のバイポーラトランジ
スタおよび第２のバイポーラトランジスタのエミッタ共
通接続点と所定電位端との間にコレクタ・エミッタ間が
接続されており、前記第４のバイポーラトランジスタ
は、上記第３のバイポーラトランジスタとベース相互お
よびエミッタ相互がそれぞれ共通接続されており、前記
第５のバイポーラトランジスタおよび第６のバイポーラ
トランジスタは、エミッタ相互が共通接続されて前記第
４のバイポーラトランジスタのコレクタに接続され、各
ベースが対応して前記第２のバイポーラトランジスタお
よび第１のバイポーラトランジスタの各コレクタに接続
され、各コレクタが対応して第２の出力端および第１の
出力端に接続されており、前記第１のバイポーラトラン
ジスタおよび第２のバイポーラトランジスタは、ベース
相互が共通接続されると共に各コレクタが対応して第１
の信号入力端および第２の信号入力端に接続され、また
は、コレクタ相互が共通接続されると共に各ベースが対
応して第１の信号入力端および第２の信号入力端に接続
されることを特徴とする。
（作 用） 第１の信号入力端に直流成分に信号成分が重畳された入
力信号電流（Ｉ＋ｉ）が入力し、第２の信号入力端に前
記信号成分（＋ｉ）とは差動的な信号成分（−ｉ）が直
流成分Ｉに重畳された入力信号電流（Ｉ−ｉ）が入力し
た場合、２個の抵抗の値が例えば等しくＲであるとする
と、第１のトランジスタおよび第２のトランジスタのベ
ース共通接続点またはコレクタ共通接続点は仮想接地電
位点と考えられ、信号電流成分ｉは２個の抵抗に流れ、
第１のトランジスタおよび第２のトランジスタには流れ
ない。つまり、第３のトランジスタには、信号電流が重
畳されていないクリーンな直流電流2Iが流れるので、こ
の第３のトランジスタにカレントミラー接続された第４
のトランジスタには、2n・Ｉ（ｎはカレントミラー比）
なる直流電流が流れるようになる。第５のトランジスタ
および第６のトランジスタは、それぞれｎ・Ｉなる直流
電流が流れるので、それぞれの交流エミッタ抵抗reは、 re＝VT/（ｎ・Ｉ） （Vrは熱電圧） となる。第５のトランジスタおよび第６のトランジスタ
に流れる信号電流成分をi2とすると、 i2＝Ｒ・i/re となり、電流利得Giは、 Gi＝i2/i＝ｎ・Ｉ・R/VT となる。
力信号電流（Ｉ＋ｉ）が入力し、第２の信号入力端に前
記信号成分（＋ｉ）とは差動的な信号成分（−ｉ）が直
流成分Ｉに重畳された入力信号電流（Ｉ−ｉ）が入力し
た場合、２個の抵抗の値が例えば等しくＲであるとする
と、第１のトランジスタおよび第２のトランジスタのベ
ース共通接続点またはコレクタ共通接続点は仮想接地電
位点と考えられ、信号電流成分ｉは２個の抵抗に流れ、
第１のトランジスタおよび第２のトランジスタには流れ
ない。つまり、第３のトランジスタには、信号電流が重
畳されていないクリーンな直流電流2Iが流れるので、こ
の第３のトランジスタにカレントミラー接続された第４
のトランジスタには、2n・Ｉ（ｎはカレントミラー比）
なる直流電流が流れるようになる。第５のトランジスタ
および第６のトランジスタは、それぞれｎ・Ｉなる直流
電流が流れるので、それぞれの交流エミッタ抵抗reは、 re＝VT/（ｎ・Ｉ） （Vrは熱電圧） となる。第５のトランジスタおよび第６のトランジスタ
に流れる信号電流成分をi2とすると、 i2＝Ｒ・i/re となり、電流利得Giは、 Gi＝i2/i＝ｎ・Ｉ・R/VT となる。
上記したように、第３のトランジスタおよび第４のトラ
ンジスタには、信号電流が重畳されていないクリーンな
直流電流が流れるので、この部分に新たに直流電流源を
必要とせず、比較的簡易な回路構成となり、使用素子数
が少なく、消費電流が少なくて済み、集積回路のコスト
ダウンを図ることが可能になる。
ンジスタには、信号電流が重畳されていないクリーンな
直流電流が流れるので、この部分に新たに直流電流源を
必要とせず、比較的簡易な回路構成となり、使用素子数
が少なく、消費電流が少なくて済み、集積回路のコスト
ダウンを図ることが可能になる。
（実施例） 以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第１図は、半導体集積回路内に形成された差動電流増幅
回路の第１実施例を示している。第１図において、Q1お
よびQ2は、エミッタ相互およびベース相互がそれぞれ共
通接続された第１のNPNトランジスタおよび第２のNPNト
ランジスタである。このトランジスタQ1およびQ2は、各
コレクタとベース共通接続点との間にそれぞれ抵抗R1お
よびR2が接続されており、各コレクタが対応して第１の
信号入力端IN1および第２の信号入力端IN2に接続されて
いる。
回路の第１実施例を示している。第１図において、Q1お
よびQ2は、エミッタ相互およびベース相互がそれぞれ共
通接続された第１のNPNトランジスタおよび第２のNPNト
ランジスタである。このトランジスタQ1およびQ2は、各
コレクタとベース共通接続点との間にそれぞれ抵抗R1お
よびR2が接続されており、各コレクタが対応して第１の
信号入力端IN1および第２の信号入力端IN2に接続されて
いる。
Q3はトランジスタQ1およびQ2のエミッタ共通接続点と低
電位側の電源電位（本例では接地電位GND）との間にコ
レクタ・エミッタ間が接続され、コレクタ・ベース相互
が接続された（つまり、ダイオード接続された）定電流
源用の第３のNPNトランジスタ、Q4はこのトランジスタQ
3のｎ倍のエミッタ面積を有し、このトランジスタQ3に
カレントミラー接続された（つまり、ベース相互および
エミッタ相互がそれぞれ共通接続された）第４のNPNト
ランジスタである。
電位側の電源電位（本例では接地電位GND）との間にコ
レクタ・エミッタ間が接続され、コレクタ・ベース相互
が接続された（つまり、ダイオード接続された）定電流
源用の第３のNPNトランジスタ、Q4はこのトランジスタQ
3のｎ倍のエミッタ面積を有し、このトランジスタQ3に
カレントミラー接続された（つまり、ベース相互および
エミッタ相互がそれぞれ共通接続された）第４のNPNト
ランジスタである。
一方、Q5およびQ6は、エミッタ相互が共通接続された第
５のNPNトランジスタおよび第６のNPNトランジスタであ
る。この差動対トランジスタQ5およびQ6は、エミッタ共
通接続点がトランジスタQ4のコレクタに接続され、各ベ
ースが対応してトランジスタQ2およびQ1の各コレクタに
接続され、各コレクタが対応して第２の出力端OUT2およ
び第１の出力端OUT1に接続されている。
５のNPNトランジスタおよび第６のNPNトランジスタであ
る。この差動対トランジスタQ5およびQ6は、エミッタ共
通接続点がトランジスタQ4のコレクタに接続され、各ベ
ースが対応してトランジスタQ2およびQ1の各コレクタに
接続され、各コレクタが対応して第２の出力端OUT2およ
び第１の出力端OUT1に接続されている。
第１図の差動電流増幅回路において、第１の信号入力端
IN1に直流成分Ｉに信号成分（＋ｉ）が重畳された入力
信号電流（Ｉ＋ｉ）が入力し、第２の信号入力端IN2に
前記信号成分（＋ｉ）とは差動的な信号成分（−ｉ）が
直流成分Ｉに重畳された入力信号電流（Ｉ−ｉ）が入力
した場合、トランジスタQ1およびQ2の特性が比較的揃っ
ており、抵抗R1およびR2の値が等しい（それぞれＲ）と
すると、トランジスタQ1およびQ2のベース共通接続点は
仮想接地電位点と考えられ、信号電流成分i1（＝ｉ）は
抵抗R1およびR2に流れ、トランジスタQ1およびQ2には流
れない。つまり、トランジスタQ3には、信号電流が重畳
されていないクリーンな直流電流21が流れるので、この
トランジスタQ3に1:nの比でカレントミラー接続された
トランジスタQ4には、2n・Ｉなる直流電流が流れるよう
になる。
IN1に直流成分Ｉに信号成分（＋ｉ）が重畳された入力
信号電流（Ｉ＋ｉ）が入力し、第２の信号入力端IN2に
前記信号成分（＋ｉ）とは差動的な信号成分（−ｉ）が
直流成分Ｉに重畳された入力信号電流（Ｉ−ｉ）が入力
した場合、トランジスタQ1およびQ2の特性が比較的揃っ
ており、抵抗R1およびR2の値が等しい（それぞれＲ）と
すると、トランジスタQ1およびQ2のベース共通接続点は
仮想接地電位点と考えられ、信号電流成分i1（＝ｉ）は
抵抗R1およびR2に流れ、トランジスタQ1およびQ2には流
れない。つまり、トランジスタQ3には、信号電流が重畳
されていないクリーンな直流電流21が流れるので、この
トランジスタQ3に1:nの比でカレントミラー接続された
トランジスタQ4には、2n・Ｉなる直流電流が流れるよう
になる。
一方、トランジスタQ5およびQ6は、それぞれｎ・Ｉなる
直流電流が流れるので、それぞれの交流エミッタ抵抗re
（re5およびre6）は、 re＝re5＝re6＝VT/n・Ｉ となる。ここで、VTは熱電圧であり、300゜Kで26mVであ
る。
直流電流が流れるので、それぞれの交流エミッタ抵抗re
（re5およびre6）は、 re＝re5＝re6＝VT/n・Ｉ となる。ここで、VTは熱電圧であり、300゜Kで26mVであ
る。
上記トランジスタQ5およびQ6に流れる信号電流成分をi2
とすると、 i1・Ｒ＝re・i2 より、 i2＝R.i1/re となる。従って、電流利得Giは、 Gi＝i2/i1＝ｎ・Ｉ・R/VT ……（３） となる。上式（３）のGiは、前式（１）で示される従来
例の第５図の差動電流増幅回路におけるGiよりも、Ｉ・
R/VT倍に大きくなっている。
とすると、 i1・Ｒ＝re・i2 より、 i2＝R.i1/re となる。従って、電流利得Giは、 Gi＝i2/i1＝ｎ・Ｉ・R/VT ……（３） となる。上式（３）のGiは、前式（１）で示される従来
例の第５図の差動電流増幅回路におけるGiよりも、Ｉ・
R/VT倍に大きくなっている。
ここで、ｎ＝１、Ｉ＝100μＡ、Ｒ＝10kΩとすると、 Gi＝38.5（＝31.7dB） となり、従来例の第５図の差動電流増幅回路におけるGi
よりも約38.5倍も大きくなることが可能になる。
よりも約38.5倍も大きくなることが可能になる。
第２図は、第１図の差動電流増幅回路の応用例を示して
おり、第１図の差動電流増幅回路と比べて、直流成分Ｉ
に信号成分（＋ｉあるいは−ｉ）が重畳された差動的な
入力信号電流を供給する入力信号電流源と、PNPトラン
ジスタQ7およびQ8が付加されている点が異なり、その他
は同じであるので第１図中と同一符号を付している。即
ち、上記入力信号電流源は、各エミッタが共通接続され
た差動対をなすPNPトランジスタQ01およびQ02と、この
トランジスタQ01およびQ02のエミッタ共通接続点と高電
位側の電源電位（本例ではVcc電源電位）との間に接続
されて定電流2Iを流す定電流源20とからなる。トランジ
スタQ01およびQ02の各コレクタが対応してトランジスQ1
およびQ2の各コレクタに接続されており、トランジスタ
Q01およびQ02の各ベースに対応して差動的な信号成分を
含む入力電圧INA、INBが印加されることにより、トラン
ジスタQ1およびQ2に対応して信号電流（Ｉ＋ｉ）および
（Ｉ−ｉ）が流れる。また、前記PNPトランジスタQ7お
よびQ8はカレントミラー接続されており、エミッタ相互
が共通にVcc電位に接続され、ベース相互が共通接続さ
れており、トランジスタQ7のベース・コレクタ相互が接
続され、各コレクタが対応して前記トランジスタQ5およ
びQ6の各コレクタに接続されている。そして、上記トラ
ンジスタQ8のコレクタが出力端子OUTに接続され、この
出力端子OUTとGNDとの間に負荷抵抗RLが接続されてい
る。
おり、第１図の差動電流増幅回路と比べて、直流成分Ｉ
に信号成分（＋ｉあるいは−ｉ）が重畳された差動的な
入力信号電流を供給する入力信号電流源と、PNPトラン
ジスタQ7およびQ8が付加されている点が異なり、その他
は同じであるので第１図中と同一符号を付している。即
ち、上記入力信号電流源は、各エミッタが共通接続され
た差動対をなすPNPトランジスタQ01およびQ02と、この
トランジスタQ01およびQ02のエミッタ共通接続点と高電
位側の電源電位（本例ではVcc電源電位）との間に接続
されて定電流2Iを流す定電流源20とからなる。トランジ
スタQ01およびQ02の各コレクタが対応してトランジスQ1
およびQ2の各コレクタに接続されており、トランジスタ
Q01およびQ02の各ベースに対応して差動的な信号成分を
含む入力電圧INA、INBが印加されることにより、トラン
ジスタQ1およびQ2に対応して信号電流（Ｉ＋ｉ）および
（Ｉ−ｉ）が流れる。また、前記PNPトランジスタQ7お
よびQ8はカレントミラー接続されており、エミッタ相互
が共通にVcc電位に接続され、ベース相互が共通接続さ
れており、トランジスタQ7のベース・コレクタ相互が接
続され、各コレクタが対応して前記トランジスタQ5およ
びQ6の各コレクタに接続されている。そして、上記トラ
ンジスタQ8のコレクタが出力端子OUTに接続され、この
出力端子OUTとGNDとの間に負荷抵抗RLが接続されてい
る。
上記第２図の差動電流増幅回路においては、基本的な動
作は第１図の回路と同様であるが、トランジスタQ5の電
流ｎ（Ｉ−i2）およびトランジスタQ6の電流ｎ（Ｉ＋
i2）をトランジスタQ7およびQ8により減算して信号成分
を取り出すことにより、出力電流ioutは2i2となる、つ
まり、電流利得Giは、 Gi＝iout/i ＝2n・Ｉ・R/VT ……（４） となる。上式（４）のGiは、従来例の第６図の差動電流
増幅回路における（２）式で示されるGiよりも、Ｉ・R/
VT倍に大きくなっている。
作は第１図の回路と同様であるが、トランジスタQ5の電
流ｎ（Ｉ−i2）およびトランジスタQ6の電流ｎ（Ｉ＋
i2）をトランジスタQ7およびQ8により減算して信号成分
を取り出すことにより、出力電流ioutは2i2となる、つ
まり、電流利得Giは、 Gi＝iout/i ＝2n・Ｉ・R/VT ……（４） となる。上式（４）のGiは、従来例の第６図の差動電流
増幅回路における（２）式で示されるGiよりも、Ｉ・R/
VT倍に大きくなっている。
ここで、ｎ＝１、Ｉ＝100μＡ、Ｒ＝10kΩとすると、前
式（２）で示される従来例の第６図の差動電流増幅回路
におけるGiは、 Gi＝２（6dB） であるが、本例におけるGiは、 Gi＝２×100μＡ×10kΩ/26mV ＝76.9（＝37.7dB） となり、従来例の第６図の差動電流増幅回路の約38.5倍
も大きくとることが可能になる。
式（２）で示される従来例の第６図の差動電流増幅回路
におけるGiは、 Gi＝２（6dB） であるが、本例におけるGiは、 Gi＝２×100μＡ×10kΩ/26mV ＝76.9（＝37.7dB） となり、従来例の第６図の差動電流増幅回路の約38.5倍
も大きくとることが可能になる。
もし、従来例の第５図あるいは第６図の差動電流増幅回
路において、電流利得Giを大きくとるために、カレント
ミラーの比ｎを38.5倍にすると、トランジスタのサイズ
が大きくなり、集積回路のチップサイズも大きくなり、
集積回路のコストが高くなり、消費電流も大きくなる。
路において、電流利得Giを大きくとるために、カレント
ミラーの比ｎを38.5倍にすると、トランジスタのサイズ
が大きくなり、集積回路のチップサイズも大きくなり、
集積回路のコストが高くなり、消費電流も大きくなる。
第３図は、本発明の差動電流増幅回路の第２実施例を示
しており、第１図に示した差動電流増幅回路と比べて、
前記第１のNPNトランジスタQ1および第２のNPNトランジ
スタQ2は、エミッタ相互およびコレクタ相互がそれぞれ
共通接続され、各ベースが対応して第１の信号入力端IN
1および第２の信号入力端IN2に接続され、前記第１の抵
抗R1および第２の抵抗R2が、上記第１のNPNトランジス
タQ1および第２のNPNトランジスタQ2の各ベースとコレ
クタ共通接続点との間に対応して接続されている点が異
なり、その他は同じであるので第１図中と同一符号を付
している。
しており、第１図に示した差動電流増幅回路と比べて、
前記第１のNPNトランジスタQ1および第２のNPNトランジ
スタQ2は、エミッタ相互およびコレクタ相互がそれぞれ
共通接続され、各ベースが対応して第１の信号入力端IN
1および第２の信号入力端IN2に接続され、前記第１の抵
抗R1および第２の抵抗R2が、上記第１のNPNトランジス
タQ1および第２のNPNトランジスタQ2の各ベースとコレ
クタ共通接続点との間に対応して接続されている点が異
なり、その他は同じであるので第１図中と同一符号を付
している。
上記第３図の差動電流増幅回路において、第１図の回路
と同様な動作により、電流利得Giは、 Gi＝i2/i1＝ｎ・Ｉ・R/VT ……（５） となり、前式（３）で示される第１図の差動電流増幅回
路と同様になる。
と同様な動作により、電流利得Giは、 Gi＝i2/i1＝ｎ・Ｉ・R/VT ……（５） となり、前式（３）で示される第１図の差動電流増幅回
路と同様になる。
第４図は、第３図の差動電流増幅回路の応用例を示して
おり、第３図の差動電流増幅回路と比べて、直流成分Ｉ
と信号成分（＋ｉあるいは−ｉ）とを含んだ差動的な入
力信号電流を供給する入力信号電流源と、PNPトランジ
スタQ7およびQ8が付加されている点が異なり、その他は
同じであるので第３図中と同一符号を付している。
おり、第３図の差動電流増幅回路と比べて、直流成分Ｉ
と信号成分（＋ｉあるいは−ｉ）とを含んだ差動的な入
力信号電流を供給する入力信号電流源と、PNPトランジ
スタQ7およびQ8が付加されている点が異なり、その他は
同じであるので第３図中と同一符号を付している。
上記入力信号電流源は、第２図の差動電流増幅回路と同
様に接続されたPNPトランジスタQ01およびQ02と、定電
流源40とからなる。また、前記PNPトランジスタQ7およ
びQ8は、第２図の差動電流増幅回路と同様に接続されて
おり、トランジスタQ8のコレクタが出力端子OUTに接続
され、この出力端子OUTとGNDとの間に負荷抵抗RLが接続
されている。
様に接続されたPNPトランジスタQ01およびQ02と、定電
流源40とからなる。また、前記PNPトランジスタQ7およ
びQ8は、第２図の差動電流増幅回路と同様に接続されて
おり、トランジスタQ8のコレクタが出力端子OUTに接続
され、この出力端子OUTとGNDとの間に負荷抵抗RLが接続
されている。
第４図の差動電流増幅回路においては、第２図の回路と
同様な動作により、トランジスタQ5の電流ｎ（Ｉ−i2）
およびトランジスタQ6の電流ｎ（Ｉ＋i2）をトランジス
タQ7およびQ8により減算して信号成分を取り出すことに
より、出力電流ioutは2i2となる。したがって、電流利
得Giは、 Gi＝iout/i ＝2n・Ｉ・R/VT ……（６） となり、前式（４）で示される第２図の差動電流増幅回
路と同様になる。
同様な動作により、トランジスタQ5の電流ｎ（Ｉ−i2）
およびトランジスタQ6の電流ｎ（Ｉ＋i2）をトランジス
タQ7およびQ8により減算して信号成分を取り出すことに
より、出力電流ioutは2i2となる。したがって、電流利
得Giは、 Gi＝iout/i ＝2n・Ｉ・R/VT ……（６） となり、前式（４）で示される第２図の差動電流増幅回
路と同様になる。
なお、上記各実施例におけるVcc電流電位を接地電位に
置き換えると共に接地電位を負の電源電位に置き換えて
もよく、また、上記各実施例における高電位側の電源電
位と低電位側の電源電位とを入れ換えると共にPNPトラ
ンジスタとNPNトランジスタとを入れ替えてもよい。
置き換えると共に接地電位を負の電源電位に置き換えて
もよく、また、上記各実施例における高電位側の電源電
位と低電位側の電源電位とを入れ換えると共にPNPトラ
ンジスタとNPNトランジスタとを入れ替えてもよい。
［発明の効果］ 上述したように本発明の差動電流増幅回路によれば、新
たに直流電流源を必要としない比較的簡易な回路構成に
より電流利得を大きくとることができ、使用素子数が少
なく、消費電流が少なくて済み、集積回路のコストダウ
ンを図ることができる。
たに直流電流源を必要としない比較的簡易な回路構成に
より電流利得を大きくとることができ、使用素子数が少
なく、消費電流が少なくて済み、集積回路のコストダウ
ンを図ることができる。
第１図は本発明の差動電流増幅回路の一実施例を示す回
路図、第２図は第１図の差動電流増幅回路の応用例を示
す回路図、第３図は本発明の差動電流増幅回路の他の実
施例を示す回路図、第４図は第３図の差動電流増幅回路
の応用例を示す回路図、第５図は従来の差動電流増幅回
路を示す回路図、第６図は第５図の差動電流増幅回路の
応用例を示す回路図である。 Q1〜Q6……第１〜第６のNPNトランジスタ、R1,R2……第
1,第２の抵抗、IN1,IN2……第1,第２の信号入力端、OUT
1,OUT2……第1,第２の出力端。
路図、第２図は第１図の差動電流増幅回路の応用例を示
す回路図、第３図は本発明の差動電流増幅回路の他の実
施例を示す回路図、第４図は第３図の差動電流増幅回路
の応用例を示す回路図、第５図は従来の差動電流増幅回
路を示す回路図、第６図は第５図の差動電流増幅回路の
応用例を示す回路図である。 Q1〜Q6……第１〜第６のNPNトランジスタ、R1,R2……第
1,第２の抵抗、IN1,IN2……第1,第２の信号入力端、OUT
1,OUT2……第1,第２の出力端。
Claims (3)
- 【請求項１】同一極性の第１〜第６のバイポーラトラン
ジスタおよび第１、第２の抵抗を有し、 前記第１のバイポーラトランジスタおよび第２のバイポ
ーラトランジスタは、エミッタ相互が共通接続されてお
り、 前記第１の抵抗および第２の抵抗は、対応して前記第１
のバイポーラトランジスタおよび第２のバイポーラトラ
ンジスタのコレクタ・ベース間に接続されており、 前記第３のバイポーラトランジスタは、ベース・コレク
タ相互が接続され、前記第１のバイポーラトランジスタ
および第２のバイポーラトランジスタのエミッタ共通接
続点と所定電位端との間にコレクタ・エミッタ間が接続
されており、 前記第４のバイポーラトランジスタは、前記第３のバイ
ポーラトランジスタとベース相互およびエミッタ相互が
それぞれ共通接続されており、 前記第５のバイポーラトランジスタおよび第６のバイポ
ーラトランジスタは、エミッタ相互が共通接続されて前
記第４のバイポーラトランジスタのコレクタに接続さ
れ、各ベースが対応して前記第２のバイポーラトランジ
スタおよび第１のバイポーラトランジスタの各コレクタ
に接続され、各コレクタが対応して第２の出力端および
第１の出力端に接続されており、 前記第１のバイポーラトランジスタおよび第２のバイポ
ーラトランジスタは、ベース相互が共通接続されると共
に各コレクタが対応して第１の信号入力端および第２の
信号入力端に接続されることを特徴とする差動電流増幅
回路。 - 【請求項２】同一極性の第１〜第６のバイポーラトラン
ジスタおよび第１、第２の抵抗を有し、 前記第１のバイポーラトランジスタおよび第２のバイポ
ーラトランジスタは、エミッタ相互が共通接続されてお
り、 前記第１の抵抗および第２の抵抗は、対応して前記第１
のバイポーラトランジスタおよび第２のバイポーラトラ
ンジスタのコレクタ・ベース間に接続されており、 前記第３のバイポーラトランジスタは、ベース・コレク
タ相互が接続され、前記第１のバイポーラトランジスタ
および第２のバイポーラトランジスタのエミッタ共通接
続点と所定電位端との間にコレクタ・エミッタ間が接続
されており、 前記第４のバイポーラトランジスタは、前記第３のバイ
ポーラトランジスタとベース相互およびエミッタ相互が
それぞれ共通接続されており、 前記第５のバイポーラトランジスタおよび第６のバイポ
ーラトランジスタは、エミッタ相互が共通接続されて前
記第４のバイポーラトランジスタのコレクタに接続さ
れ、各ベースが対応して前記第２のバイポーラトランジ
スタおよび第１のバイポーラトランジスタの各コレクタ
に接続され、各コレクタが対応して第２の出力端および
第１の出力端に接続されており、 前記第１のバイポーラトランジスタおよび第２のバイポ
ーラトランジスタは、コレクタ相互が共通接続されると
共に各ベースが対応して第１の信号入力端および第２の
信号入力端に接続されることを特徴とする差動電流増幅
回路。 - 【請求項３】前記第１〜第６のバイポーラトランジスタ
はNPNトランジスタであり、前記第１のバイポーラトラ
ンジスタおよび第２のバイポーラトランジスタは比較的
特性が揃っており、前記第１の抵抗および第２の抵抗は
それぞれの抵抗値が等しく、前記所定電位端は接地電位
端であることを特徴とする請求項１又は２記載の差動電
流増幅回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1260293A JPH0770935B2 (ja) | 1989-10-06 | 1989-10-06 | 差動電流増幅回路 |
| US07/689,943 US5132640A (en) | 1989-10-06 | 1990-10-04 | Differential current amplifier circuit |
| PCT/JP1990/001286 WO1993017494A1 (fr) | 1989-10-06 | 1990-10-04 | Circuit d'amplification differentiel d'intensite constitue d'un circuit integre semi-conducteur |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1260293A JPH0770935B2 (ja) | 1989-10-06 | 1989-10-06 | 差動電流増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03123208A JPH03123208A (ja) | 1991-05-27 |
| JPH0770935B2 true JPH0770935B2 (ja) | 1995-07-31 |
Family
ID=17346035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1260293A Expired - Fee Related JPH0770935B2 (ja) | 1989-10-06 | 1989-10-06 | 差動電流増幅回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5132640A (ja) |
| JP (1) | JPH0770935B2 (ja) |
| WO (1) | WO1993017494A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5446409A (en) * | 1992-11-30 | 1995-08-29 | Sony Corporation | Cross coupled symmetrical current source unit |
| JPH06196945A (ja) * | 1992-12-24 | 1994-07-15 | Toshiba Corp | 差動増幅回路 |
| FR2712127B1 (fr) * | 1993-11-02 | 1995-12-01 | Alcatel Radiotelephone | Elément d'amplification à structure différentielle en mode de courant. |
| JP3754070B2 (ja) * | 1994-02-15 | 2006-03-08 | ラムバス・インコーポレーテッド | 遅延ロック・ループ |
| US5621340A (en) * | 1995-08-02 | 1997-04-15 | Rambus Inc. | Differential comparator for amplifying small swing signals to a full swing output |
| US5606288A (en) * | 1995-08-08 | 1997-02-25 | Harris Corporation | Differential transimpedance amplifier |
| JP2002057532A (ja) * | 2000-08-11 | 2002-02-22 | Nec Corp | 線形トランスコンダクタンスアンプ |
| RU2368065C1 (ru) * | 2008-02-26 | 2009-09-20 | Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") | Токовое зеркало |
| IT1395084B1 (it) * | 2008-12-22 | 2012-09-05 | St Microelectronics Srl | Dispositivo elettronico di amplificazione a specchio di corrente per amplificatori di potenza integrati |
| FR2961976B1 (fr) * | 2010-06-25 | 2012-06-29 | Tekcem | Amplificateur differentiel captant le courant a entree equilibree |
| RU2616573C1 (ru) * | 2015-11-16 | 2017-04-17 | Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) | Дифференциальный операционный усилитель |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4238738A (en) * | 1977-06-15 | 1980-12-09 | Tokyo Shibaura Electric Co., Ltd. | Temperature-compensated amplifier circuit |
| JPS6057248B2 (ja) * | 1980-09-27 | 1985-12-13 | パイオニア株式会社 | 増幅器の入力バイアス調整回路 |
| JPS60103814A (ja) * | 1983-11-11 | 1985-06-08 | Toshiba Corp | 信号処理回路 |
| JPS60187112A (ja) * | 1984-03-06 | 1985-09-24 | Toshiba Corp | 差動増幅器 |
| JPS60248010A (ja) * | 1984-05-23 | 1985-12-07 | Toshiba Corp | 複合トランジスタ回路 |
| JPS61140210A (ja) * | 1984-12-13 | 1986-06-27 | Toshiba Corp | 信号処理回路 |
| JPS61146005A (ja) * | 1984-12-20 | 1986-07-03 | Sanyo Electric Co Ltd | 差動増幅回路 |
-
1989
- 1989-10-06 JP JP1260293A patent/JPH0770935B2/ja not_active Expired - Fee Related
-
1990
- 1990-10-04 US US07/689,943 patent/US5132640A/en not_active Expired - Lifetime
- 1990-10-04 WO PCT/JP1990/001286 patent/WO1993017494A1/ja not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| US5132640A (en) | 1992-07-21 |
| WO1993017494A1 (fr) | 1993-09-02 |
| JPH03123208A (ja) | 1991-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| US4647839A (en) | High precision voltage-to-current converter, particularly for low supply voltages | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0152783B2 (ja) | ||
| JPH0232585B2 (ja) | ||
| US6891437B2 (en) | Current amplifier structure | |
| US4573019A (en) | Current mirror circuit | |
| JPH04127703A (ja) | 演算増幅回路 | |
| EP0384710B1 (en) | Amplifier circuit operable at low power source voltage | |
| JP2588164B2 (ja) | 反転増幅器 | |
| JPH0145766B2 (ja) | ||
| JPH0462608B2 (ja) | ||
| JPH03112214A (ja) | 電圧比較回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH0513051Y2 (ja) | ||
| JPS6121857Y2 (ja) | ||
| JPH01278108A (ja) | 差動増幅回路 | |
| JPH0363847B2 (ja) | ||
| JP3087352B2 (ja) | 非反転増幅器 | |
| JPH05299947A (ja) | 差動増幅器 | |
| EP0512731A1 (en) | Voltage-to-current converter | |
| JPS59181802A (ja) | 電流入力型増幅装置 | |
| JPH077905B2 (ja) | 電圧比較器 | |
| JPS58201176A (ja) | 加算・減算回路 | |
| JPH0487407A (ja) | バッファ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |